KR920010767A - 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법 - Google Patents

플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법 Download PDF

Info

Publication number
KR920010767A
KR920010767A KR1019900019185A KR900019185A KR920010767A KR 920010767 A KR920010767 A KR 920010767A KR 1019900019185 A KR1019900019185 A KR 1019900019185A KR 900019185 A KR900019185 A KR 900019185A KR 920010767 A KR920010767 A KR 920010767A
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
plasma etching
gas
refractory metal
metal silicide
Prior art date
Application number
KR1019900019185A
Other languages
English (en)
Other versions
KR930005227B1 (ko
Inventor
강미영
손곤
안동준
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019900019185A priority Critical patent/KR930005227B1/ko
Publication of KR920010767A publication Critical patent/KR920010767A/ko
Application granted granted Critical
Publication of KR930005227B1 publication Critical patent/KR930005227B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음

Description

플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (3)

  1. 고집적 반도체 소자 제조공정중 Cl2계통의 기체 혼합물을 식각 기체로 사용하는 다결정 실리콘 또는 내한성 금속 실리사이드를 플라즈마 식각공정에 의해 식각할시에 식각 측벽에 형성되는 측벽중합체(side wall polymer)를 제거하기 위한 방법에 있어서, F기를 포함하는 혼합가스(fluorine based gas chemistry)를 식각가스원으로 사용하여, 측벽중합체가 건식식각되도록 플라즈마 표면 처리하는 것을 특징으로 하는 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법.
  2. 제1항에 있어서, 상기 F기를 포함한 혼합가스는 CHF3, CF4및 C2F6로 혼합된 가스인 것을 특징으로 하는 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법.
  3. 제1항에 있어서, 상기 F기를 포함한 혼합가스는 O2, Ar 또는 He 등의 희석기체를 포함하는 것을 특징으로 하는 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900019185A 1990-11-26 1990-11-26 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법 KR930005227B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900019185A KR930005227B1 (ko) 1990-11-26 1990-11-26 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900019185A KR930005227B1 (ko) 1990-11-26 1990-11-26 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법

Publications (2)

Publication Number Publication Date
KR920010767A true KR920010767A (ko) 1992-06-27
KR930005227B1 KR930005227B1 (ko) 1993-06-16

Family

ID=19306523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019185A KR930005227B1 (ko) 1990-11-26 1990-11-26 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법

Country Status (1)

Country Link
KR (1) KR930005227B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269308B1 (ko) * 1997-09-26 2000-10-16 윤종용 반도체장치의hsg실리콘막형성방법
KR100311487B1 (ko) * 1997-12-16 2001-11-15 김영환 산화막식각방법
KR100414300B1 (ko) * 1996-07-02 2004-03-30 주식회사 하이닉스반도체 반도체소자제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414300B1 (ko) * 1996-07-02 2004-03-30 주식회사 하이닉스반도체 반도체소자제조방법
KR100269308B1 (ko) * 1997-09-26 2000-10-16 윤종용 반도체장치의hsg실리콘막형성방법
KR100311487B1 (ko) * 1997-12-16 2001-11-15 김영환 산화막식각방법

Also Published As

Publication number Publication date
KR930005227B1 (ko) 1993-06-16

Similar Documents

Publication Publication Date Title
KR0137841B1 (ko) 식각잔류물 제거방법
KR940007998A (ko) 질화물상의 산화물 선택 에칭방법
KR940022724A (ko) 드라이에칭방법
KR970052763A (ko) 반도체 소자의 폴리머 제거 방법
KR920010767A (ko) 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법
US6069087A (en) Highly selective dry etching process
KR940020494A (ko) 드라이에칭방법
KR950009952A (ko) 알루미늄계 금속 패턴의 형성 방법
KR930005124A (ko) 콘택 에치중의 사이드월 폴리머 제거방법
US7268082B2 (en) Highly selective nitride etching employing surface mediated uniform reactive layer films
KR930020600A (ko) 폴리실리콘의 식각후 발생되는 폴리머 제거방법
KR0137716B1 (ko) 반도체 소자의 콘텍 식각방법
WO2002003439A8 (en) Process for selectively etching doped silicon dioxide over undoped silicon dioxide and silicon nitride
KR970018102A (ko) 높은 종횡비(High aspect ratio)를 갖는 스몰 콘택홀의 형성 방법
KR950012612A (ko) 건식식각공정후의 실리콘기판 표면처리방법
KR980005550A (ko) 반도체 소자의 콘택홀 형성 방법
KR960026122A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR0151176B1 (ko) 포토레지스트 건식 제거 방법
KR970008375A (ko) 반도체장치의 제조방법
KR970001696B1 (ko) 폴리머 제거를 위한 반도체 소자 제조 방법
KR950009945A (ko) 반도체 소자의 금속막 식각방법
KR100327420B1 (ko) 반도체장치제조방법
KR980005578A (ko) 반도체 소자의 콘택홀 형성방법
KR920013633A (ko) 메탈 에치 방법
KR930020601A (ko) 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040331

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee