KR930005227B1 - 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법 - Google Patents

플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법 Download PDF

Info

Publication number
KR930005227B1
KR930005227B1 KR1019900019185A KR900019185A KR930005227B1 KR 930005227 B1 KR930005227 B1 KR 930005227B1 KR 1019900019185 A KR1019900019185 A KR 1019900019185A KR 900019185 A KR900019185 A KR 900019185A KR 930005227 B1 KR930005227 B1 KR 930005227B1
Authority
KR
South Korea
Prior art keywords
gas
etching
plasma etching
sidewall
polycrystalline silicon
Prior art date
Application number
KR1019900019185A
Other languages
English (en)
Other versions
KR920010767A (ko
Inventor
강미영
손곤
안동준
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019900019185A priority Critical patent/KR930005227B1/ko
Publication of KR920010767A publication Critical patent/KR920010767A/ko
Application granted granted Critical
Publication of KR930005227B1 publication Critical patent/KR930005227B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법
본 발명은 고집적 반도체 제조공정의 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법에 관한 것으로, 특히 다결정 실리콘 또는 내화성 실리사이드(refractory-Metal silicide)의 건식식각시 형성되는 측병중합체(side wall polymer)를 F(불소)계를 포함한 혼합가스를 식각개스원으로 사용한 건식방법으로 제거하는 방법에 관한 것이다.
다결정 실리콘 및 내화성 금속실리사이드는 반도체 소자의 제조공정에서 워드라인 및 비트라인으로 많이 사용되고 있다. 이러한 워드라인과 비트라인을 형성하는 경우 소자의 집적도가 커짐에 따라 게이트 선폭이 축소되고 임계선폭제어(critical dimension control)가 중요하게 된다.
따라서 워드라인 및 비트라인 식각시 비등방성 프로필(anisotropic profile)을 형성하기 위해 Cl2를 포함한 혼합가스(chlorine based chemistry)를 사용하고 있다. 이러한 건식각과정에서 측벽중합체가 형성되는데 이는 감광막에서 생성되는 C(carbon)와 Cl기(chlorine radical)가 반응하여 CxCly인 유기중합체(organic polymer)가 형성되는 경우와, 주식각 단계 이후 잔류 다결정 실리콘을 제거하기 위한 추가 식각 단계(over etch step)에서 하층산화막이 식각되면서 생성되는 O2기(oxygen radical) 측벽의 실리콘과 반응하여 SixOy인 무기중합체(Inorganic polymer)가형성되는 경우가 있다.
이러한 측벽중합체는 건식 및 습식 감광막 제거(stripping) 과정에서 완전히 제거되지 않으므로 후속공정에 영향을 초래하게 되며 제거 방법으로는 불산(HF) 혹은 황산(sulfuric acid)을 이용한 습식(wet dip)법을 이용하고 있다. 그러나 습식법은 용액에 담금으로써 다량의 먼지(particle)을 발생할 수 있으며 특히 다결정 실리콘이 게이트로 사용될 경우 게이트 산화막의 특성이 저하될 수 있다.
따라서, 본 발명은 F(불수)를 포함한 혼합가스 CHF3, OF4, C2F6등(Fluorine based gas chemistry)을 식각가스원으로 이용한 건식식각 방법에 의하여 측벽 중합체를 제거하는 방법을 제공하는데 그 목적이 있다.
고집적 반도체 제조공정에서 Cl2계통이 기체 혼합물을 식각기체로 사용하는 플라즈마 식각으로 다결정 실리콘 또는 내화성 폴리 금속 실리사이드를 식각할 때 식각 측벽에 남을 수 있는 중합체를 제거할 수 있는 방법을 이하에서 설명하기로 한다.
본 발명의 제1실시예는 CHF3, CF4C2F6등의 F기를 포함하는 식각가스원으로, 사용한 플라즈마로 표면을 처리하여 측벽중합체를 제거하는 건식식각 방법이다.
한편, 본 발명의 제2실시예로는 O2, Ar, He 등의 희석기체와 CHF3, CF4, C2F6와의 혼합기체를 식각가스원으로 사용한 플라즈마로 표면을 처리하여 상기 측벽중합체를 제거하는 건식식각 방법이다.
본 발명은 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체가 제거될 수 있는 다른 기체를 사용한 플라즈마로 표면을 처리할 수도 있다.
상기한 본 발명의 실시예에 의하면 플라즈마(Plasma)내에서 생선된 F기(fluorine radical)가 높은 전기 음성도(electro negativity)를 가지고 있어 건식식각후 측벽부에 남아있는 측벽중합체와 반응하여 휘발성 물질(volatile by products)을 형성시켜 측벽중합체를 제거시키게 된다.

Claims (3)

  1. 고집적 반도체 소자 제조공정중 Cl2계통의 기체 혼합물을 식각 기체로 사용하는 다결정 실리콘 또는 내화성 금속 실리사이드를 플라즈마 식각공정에 의해 식각할시에 식각 측벽에 형성되는 측벽중합체(side wall polymer)를 제거하기 위한 방법에 있어서, F기를 포함한 혼합가스(fluorine based gas chemistry)를 식각가스원으로 사용하여, 측벽중합체가 건식식각 되도록 플라즈마 표면 처리하는 것을 특징으로 하는 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법.
  2. 제1항에 있어서, 상기 F기를 포함한 혼합가스는 CHF3, CF4및 C2F6로 혼합된 가스인 것을 특징으로 하는 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법.
  3. 제1항 있어서, 상기 F기를 포함하는 혼합가스는 O2, Ar 또는 He등의 희석기체를 포함하는 것을 특징으로 하는 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법.
KR1019900019185A 1990-11-26 1990-11-26 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법 KR930005227B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900019185A KR930005227B1 (ko) 1990-11-26 1990-11-26 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900019185A KR930005227B1 (ko) 1990-11-26 1990-11-26 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법

Publications (2)

Publication Number Publication Date
KR920010767A KR920010767A (ko) 1992-06-27
KR930005227B1 true KR930005227B1 (ko) 1993-06-16

Family

ID=19306523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019185A KR930005227B1 (ko) 1990-11-26 1990-11-26 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법

Country Status (1)

Country Link
KR (1) KR930005227B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414300B1 (ko) * 1996-07-02 2004-03-30 주식회사 하이닉스반도체 반도체소자제조방법
KR100269308B1 (ko) * 1997-09-26 2000-10-16 윤종용 반도체장치의hsg실리콘막형성방법
KR100311487B1 (ko) * 1997-12-16 2001-11-15 김영환 산화막식각방법

Also Published As

Publication number Publication date
KR920010767A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
KR930002679B1 (ko) 제조중에 반도체 장치의 물질 위의 유기막을 위한 애싱(ashing)방법
KR0137841B1 (ko) 식각잔류물 제거방법
US6680164B2 (en) Solvent free photoresist strip and residue removal processing for post etching of low-k films
KR0172779B1 (ko) 감광막 제거 방법
US6130166A (en) Alternative plasma chemistry for enhanced photoresist removal
JPH0218578B2 (ko)
US6605230B1 (en) Solutions and processes for removal of sidewall residue after dry etching
JP2003518738A (ja) シリコンの金属マスクエッチング方法
US20050158667A1 (en) Solvent free photoresist strip and residue removal processing for post etching of low-k films
US7396769B2 (en) Method for stripping photoresist from etched wafer
US5908735A (en) Method of removing polymer of semiconductor device
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
KR930005227B1 (ko) 플라즈마 식각에 기인한 다결정 실리콘 및 내화성 금속 실리사이드의 측벽중합체 제거방법
US7001838B2 (en) Method of wet etching an inorganic antireflection layer
JP3358808B2 (ja) 基板から有機物質を灰化する方法
KR100327420B1 (ko) 반도체장치제조방법
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법
US7268082B2 (en) Highly selective nitride etching employing surface mediated uniform reactive layer films
KR0166838B1 (ko) 반도체 소자의 금속배선 형성방법
KR100701687B1 (ko) 게이트전극 식각방법
JP2001015488A (ja) ドライエッチング用ガスおよび半導体デバイスの加工方法
JPH06232091A (ja) シリコン層の異方性加工方法
Tsai et al. ETCHING MOLYBDENUM SILICIDE USING SF6/HBr/O2
KR20060075786A (ko) 반도체 소자의 식각 챔버 클리닝 방법
JPH0444320A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040331

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee