KR20060075786A - 반도체 소자의 식각 챔버 클리닝 방법 - Google Patents
반도체 소자의 식각 챔버 클리닝 방법 Download PDFInfo
- Publication number
- KR20060075786A KR20060075786A KR1020040114685A KR20040114685A KR20060075786A KR 20060075786 A KR20060075786 A KR 20060075786A KR 1020040114685 A KR1020040114685 A KR 1020040114685A KR 20040114685 A KR20040114685 A KR 20040114685A KR 20060075786 A KR20060075786 A KR 20060075786A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- plasma
- polysilicon
- photoresist pattern
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
- H01J37/32853—Hygiene
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 폴리 실리콘 식각 챔버 내 시즈닝 공정을 수행한다는 것으로, 이를 위하여 본 발명은, 반도체 소자의 제조 과정에서 이용되는 폴리 실리콘 식각 챔버 내 시즈닝 공정은 테스트 웨이퍼, 폴리 실리콘 및 포토 레지스트 패턴을 이용하여 메인 공정 전 또는 습식 세정 후에 수행하는 종래 방법과는 달리, 식각 챔버에서 테스트 웨이퍼 상에 제 1 산화막, 폴리 실리콘, 제 2 산화막, 포토레지스트 패턴을 도넛형태로 순차 증착한 후에, 포토레지스트 패턴에 따라 제 1 플라즈마 조건으로 제 2 산화막의 식각 공정을 수행하고, 포토레지스트 패턴에 따라 제 2 플라즈마 조건으로 폴리 실리콘의 식각 공정을 수행하며, 제 3 플라즈마 조건으로 포토레지스트 패턴을 제거하는 드라이 애싱 공정을 수행한 후에, 제 4 플라즈마 및 제 5 플라즈마 조건의 펌핑 공정을 수행함으로써, 반도체 소자의 제조 과정에서 테스트 웨이퍼에 대해 공정 조건을 달리하는 시즈닝 공정을 수행하여 파티클 감소로 인한 반도체 소자의 수율 및 생산성을 향상시킬 수 있는 것이다.
시즈닝 공정, 식각 챔버, ARC, DUV
Description
도 1a 내지 도 2는 본 발명의 일 실시 예에 따라 반도체 제조 과정에서 사용되는 식각 챔버 내 시즈닝 공정을 수행하는 과정을 나타내는 공정 순서도,
도 2는 본 발명의 일 실시 예에 따라 테스트 웨이퍼 상에 산화막, 폴리 실리콘 및 포토레지스트 패턴이 형성되는 것을 예시한 도면.
본 발명은 폴리 실리콘 식각 챔버 내 시스닝 공정을 수행하는 방법에 관한 것으로, 더욱 상세하게는 반도체 제조 과정에서 폴리 실리콘 식각 챔버 내 시즈닝 공정을 수행하는데 적합한 반도체 소자의 식각 챔버 클리닝 방법에 관한 것이다.
잘 알려진 바와 같이, 플라즈마 식각 공정은 식각될 기판의 노출 부분을 형성하기 위해 상부 기판 표면 위에 마스크를 놓는 과정을 포함한다. 이 후에, 기판 혹은 여러 기판들이 식각 챔버 내에 놓여지고, 식각 챔버 내로 식각 가스가 주입되며, 이러한 공정 중에 플라즈마 내에서 반응 성분이 기판의 노출 부분과 접촉하여 금속, 유전체 또는 반도체 물질의 노출 부분을 식각한다.
이러한 플라즈마 식각 공정은 하나의 기판을 식각하고 난 이후에 다음 기판을 식각하는 과정에 대한 식각율의 변화가 중요하고, 이는 10% 미만이 바람직하다.
그리고, 식각율의 실질적인 변화는 식각 챔버의 세정 공정 후에 체크되는데, 식각 공정 도중에 식각 챔버 내 표면상에 형성된 부산물의 대부분은 식각 챔버 밖으로 펌핑되지만, 이같은 부산물은 휘발성 부산물의 형성을 줄이기 위해 산소 첨가제 등의 할로겐 플라즈마에 의해 실리콘 식각에 사용되는 여러 가스 성분과 반응할 수도 있다.
또한, 휘발성이 약한 성분은 식각 챔버 벽 및 내부의 노출된 표면상에 증착될 수 있고, 이러한 과정이 여러 번 지속될 경우 증착된 성분은 주요 오염원으로 형성되어 마스크나 기판 표면에 결함을 발생하게 한다.
그래서, 이러한 오염을 감소시키기 위해 반도체 소자의 플라즈마 식각 공정 시에 메인 식각 공정 전 테스트 웨이퍼를 이용하여 시즈닝(seasoning) 공정을 수행한다. 여기에서, 시즈닝 공정은 동일한 식각 챔버 내에서 메인 식각 공정을 진행하기 전에 먼저 메인 식각 공정과 동일한 공정 조건으로 테스트 웨이퍼를 식각하는 공정을 의미한다.
한편, 종래 방법에 따른 폴리 실리콘을 식각하는 식각 챔버 내 시즈닝 공정을 수행하는 방법은 메인 공정(예를 들면, 플라즈마 식각 공정 등)을 수행하기 전 또는 습식 세정 공정을 수행한 후에 실리콘 웨이퍼, 폴리 실리콘, 포토레지스트 패턴 등을 이용하여 시즈닝 공정을 수행하게 되는데, 이러한 경우에도 반도체 장비 및 폴리머 증착 특성에 따라 파티클이 증가되고, 습식 세정 주기가 짧아지게 되어 반도체 소자의 수율 및 생산성을 감소시키는 요인으로 작용하고 있는 실정이다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 소자의 제조 과정에서 테스트 웨이퍼 상에 제 1 산화막, 폴리 실리콘, 제 2 산화막 및 포토레지스트 패턴을 순차 형성한 후에 C4F8/Ar 플라즈마, Cl2/HBr/O2 플라즈마로 식각 공정을 수행하고, Ar/O2 플라즈마로 애싱 공정을 수행하며, Cl2/HBr/O2 플라즈마, Ar 플라즈마의 펌핑 공정을 수행하여 식각 챔버 내 파티클을 감소시킬 수 있는 반도체 소자의 식각 챔버 클리닝 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 폴리 실리콘 식각 챔버를 사용하는 반도체 소자의 식각 챔버 시즈닝 공정을 수행하는 방법으로서, 상기 식각 챔버에서 테스트 웨이퍼 상에 제 1 산화막, 폴리 실리콘, 제 2 산화막, 포토레지스트 패턴을 도넛형태로 순차 증착하는 과정과, 상기 포토레지스트 패턴에 따라 제 1 플라즈마 조건으로 상기 제 2 산화막의 식각 공정을 수행하는 과정과, 상기 포토레지스트 패턴에 따라 제 2 플라즈마 조건으로 상기 폴리 실리콘의 식각 공정을 수행하는 과정과, 제 3 플라즈마 조건으로 상기 포토레지스트 패턴을 제거하는 드라이 애싱 공정을 수행하는 과정과, 제 4 플라즈마 및 제 5 플라즈마 조건의 펌핑 공정을 수행하는 과정을 포함하는 반도체 소자의 식각 챔버 클리닝 방법을 제공한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사 람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 반도체 소자의 제조 과정에서 이용되는 폴리 실리콘 식각 챔버 내 시즈닝 공정은 테스트 웨이퍼, 폴리 실리콘 및 포토 레지스트 패턴을 이용하여 메인 공정 전 또는 습식 세정 후에 수행하는 종래 방법과는 달리, 식각 챔버에서 테스트 웨이퍼 상에 제 1 산화막, 폴리 실리콘, 제 2 산화막, 포토레지스트 패턴을 도넛형태로 순차 증착한 후에, 포토레지스트 패턴에 따라 제 1 플라즈마 조건으로 제 2 산화막의 식각 공정을 수행하고, 포토레지스트 패턴에 따라 제 2 플라즈마 조건으로 폴리 실리콘의 식각 공정을 수행하며, 제 3 플라즈마 조건으로 포토레지스트 패턴을 제거하는 드라이 애싱 공정을 수행한 후에, 제 4 플라즈마 및 제 5 플라즈마 조건의 펌핑 공정을 수행한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 1a 내지 도 1d는 본 발명의 일 실시 예에 따라 반도체 제조 과정에서 사용되는 식각 챔버 내 시즈닝 공정을 수행하는 과정을 나타내는 공정 순서도로서, 이들 도면을 참조하여 본 발명의 일 실시 예에 따른 반도체 소자의 식각 챔버 클리닝 방법을 설명한다.
도 1a를 참조하면, 식각 챔버 내에서 테스트 웨이퍼(100) 상에 제 1 산화막(102), 폴리 실리콘(104), 제 2 산화막(106) 및 포토레지스트 패턴(108)을 순차적 으로 증착한다. 여기에서, 제 1 산화막(102), 폴리 실리콘(104), 제 2 산화막(106) 및 포토레지스트 패턴(108)은 도 2 에 도시한 바와 같이 안에서 바깥방향으로 폴리 실리콘(104), 제 2 산화막(106), 포토레지스트 패턴(108)의 순서로 도넛 형태의 구조로 형성된다. 이는 포토레지스트 패턴을 이용한 플라즈마 식각 시에 웨이퍼 중심 부분과 에지 부분에서 생성되는 식각 잔여물을 균일하게 하여 웨이퍼 전체에서 발생되는 식각 잔여물을 줄일 수 있기 때문이다.
이 때, 제 1 산화막(102)은 900 Å - 1100 Å, 제 2 산화막(106)은 90 Å - 110 Å, 폴리 실리콘(104)은 2000 Å - 3000 Å, 포토레지스트 패턴(108)은 5000 Å - 7000 Å의 범위 조건으로 증착하고, 포토레지스트 패턴(108)은 예를 들어 ARC(Anti-Reflective Coating layer) 코팅된 DUV(Deep Ultra Violet) 포토레지스트를 사용한다. 여기에서, 포토레지스트 패턴은 에지에서부터 적어도 2㎝ 이내인 위치까지 형성된다.
그리고, 도 1b에 도시한 바와 같이 제 2 산화막(106)을 포토레지스트 패턴(108)에 따라 식각하는 C4F8/Ar 플라즈마를 이용한 식각 공정을 수행한다. 여기에서, 식각 공정은 60 mTorr - 70 mTorr, 1500 W - 1700 W, 90 sccm - 110 sccm의 C4F8, 250 sccm- 350 sccm의 Ar, 25 초 - 35 초의 범위 조건으로 수행하고, 바람직하게는 65 mTorr, 1600 W, 100 sccm의 C4F8, 300 sccm의 Ar, 30 초의 조건으로 수행한다.
또한, 도 1c에 도시한 바와 같이 폴리 실리콘(106)을 포토레지스트 패턴(108)에 따라 식각하는 Cl2/HBr/O2 플라즈마를 이용한 식각 공정을 수행한다. 여기 에서, 식각 공정은 3 mTorr - 5 mTorr, 400 W - 600 W의 소스전원, 70 W - 90 W의 바이어스전원, 20 sccm - 40 sccm의 Cl2, 10 sccm- 20 sccm의 HBr, 1 sccm - 3 sccm의 O2의 범위 조건으로 EPD(End Point Detect)에 따라 수행하고, 바람직하게는 4 mTorr, 500 W의 소스전원, 80 W의 바이어스전원, 30 sccm의 Cl2, 15 sccm의 HBr, 2 sccm의 O2의 조건으로 EPD에 따라 수행한다.
다음에, 도 1d에 도시한 바와 같이 포토레지스트 패턴(108)을 제거하는 Ar/O2 플라즈마를 이용한 드라이 애싱 공정을 수행한다. 여기에서, 드라이 애싱 공정은 4 mTorr - 6 mTorr, 900 W - 1100 W의 소스전원, 180 W - 220 W의 바이어스전원, 250 sccm - 350 sccm의 Ar, 15 sccm- 25 sccm의 O2, 25 초 - 35 초의 범위 조건으로 수행하고, 바람직하게는 5 mTorr, 1000 W의 소스전원, 200 W의 바이어스전원, 300 sccm의 Ar, 20 sccm의 O2, 30 초의 조건으로 수행한다.
이후에 식각 챔버에서 Cl2/HBr/O2 플라즈마와 Ar 플라즈마의 펌핑 공정을 수행하는데, 이러한 펌핑 공정은 1차로 3 mTorr - 5 mTorr, 400 W - 600 W의 소스전원, 70 W - 90 W의 바이어스전원, 20 sccm - 40 sccm의 Cl2, 10 sccm- 20 sccm의 HBr, 1 sccm - 3 sccm의 O2, 10 초 - 20 초의 범위 조건으로 수행하고, 바람직하게는 4 mTorr, 500 W의 소스전원, 80 W의 바이어스전원, 30 sccm의 Cl2, 15 sccm의 HBr, 2 sccm의 O2, 15초의 조건으로 수행한다.
또한, 펌핑 공정은 2차로 3 mTorr - 5 mTorr, 0 W의 소스전원, 0 W의 바이어스전원, 20 sccm - 40 sccm의 Cl2, 10 sccm- 20 sccm의 HBr, 1 sccm - 3 sccm의 O2, 10 초 - 20 초의 범위 조건으로 수행하고, 바람직하게는 4 mTorr, 0 W의 소스 전원, 0 W의 바이어스전원, 30 sccm의 Cl2, 15 sccm의 HBr, 2 sccm의 O2, 15초의 조건으로 수행한다. 즉, 0 W의 소스전원, 0 W의 바이어스전원의 조건으로 1차 과정을 반복 수행한다.
이러한 펌핑 공정은 3차로 3 mTorr - 5 mTorr, 0 W의 소스전원, 0 W의 바이어스전원, 250 sccm - 350 sccm의 Ar, 10 초 - 20 초의 범위 조건으로 수행하고, 바람직하게는 4 mTorr, 0 W의 소스전원, 0 W의 바이어스전원, 300 sccm의 Ar, 15초의 조건으로 수행하여 도 1e에 도시한 바와 같은 구조를 형성한다.
따라서, 반도체 소자의 제조 과정에서 메인 공정 전에 시즈닝 공정을 수행할 경우 제 1 산화막, 폴리 실리콘, 제 2 산화막, 포토레지스트 패턴을 순차적으로 증착한 후에, 이에 대해 C4F8/Ar 플라즈마, Cl2/HBr/O2 플라즈마로 식각 공정을 수행하고, Ar/O2 플라즈마로 애싱 공정을 수행하며, Cl2/HBr/O2 플라즈마, Ar 플라즈마의 펌핑 공정을 수행하여 플라즈마 식각 공정 중 식각 챔버 내 파티클을 감소시키는 시즈닝 공정을 수행할 수 있다.
이상 설명한 바와 같이 본 발명은, 반도체 소자의 제조 과정에서 이용되는 식각 챔버 내 시즈닝 공정은 반도체 기판, 폴리 실리콘 및 포토 레지스트 패턴을 이용하여 메인 공정 전 또는 습식 세정 후에 수행하는 종래 방법과는 달리, 식각 챔버에서 테스트 웨이퍼 상에 제 1 산화막, 폴리 실리콘, 제 2 산화막, 포토레지스트 패턴을 도넛형태로 순차 증착한 후에, 포토레지스트 패턴에 따라 C4F8/Ar 플라즈마로 제 2 산화막의 식각 공정을 수행하고, 포토레지스트 패턴에 따라 Cl2/HBr/O2 플라즈마로 폴리 실리콘의 식각 공정을 수행하며, Ar/O2 플라즈마로 포토레지스트 패턴을 제거하는 드라이 애싱 공정을 수행한 후에, Cl2/HBr/O2 플라즈마, Ar 플라즈마의 펌핑 공정을 수행함으로써, 반도체 소자의 제조 과정에서 시즈닝 공정을 수행하여 파티클 감소로 인한 반도체 소자의 수율 및 생산성을 향상시킬 수 있는 것이다.
Claims (10)
- 폴리 실리콘 식각 챔버를 사용하는 반도체 소자의 식각 챔버 시즈닝 공정을 수행하는 방법으로서,상기 식각 챔버에서 테스트 웨이퍼 상에 제 1 산화막, 폴리 실리콘, 제 2 산화막, 포토레지스트 패턴을 도넛형태로 순차 증착하는 과정과,상기 포토레지스트 패턴에 따라 제 1 플라즈마 조건으로 상기 제 2 산화막의 식각 공정을 수행하는 과정과,상기 포토레지스트 패턴에 따라 제 2 플라즈마 조건으로 상기 폴리 실리콘의 식각 공정을 수행하는 과정과,제 3 플라즈마 조건으로 상기 포토레지스트 패턴을 제거하는 드라이 애싱 공정을 수행하는 과정과,제 4 플라즈마 및 제 5 플라즈마 조건의 펌핑 공정을 수행하는 과정을 포함하는 반도체 소자의 식각 챔버 클리닝 방법.
- 제 1 항에 있어서,상기 도넛 형태는, 안에서 바깥방향으로 상기 폴리 실리콘, 상기 산화막, 상기 포토레지스트 패턴의 순서로 구성되는 것을 특징으로 하는 반도체 소자의 식각 챔버 클리닝 방법.
- 제 2 항에 있어서,상기 포토레지스트 패턴은, 에지에서부터 적어도 2 ㎝ 이내인 위치까지 형성되는 것을 특징으로 하는 반도체 소자의 식각 챔버 클리닝 방법.
- 제 1 항에 있어서,상기 제 2 산화막의 식각 공정은, C4F8/Ar 가스의 플라즈마 분위기에서 수행되는 식각 공정인 것을 특징으로 하는 반도체 소자의 식각 챔버 클리닝 방법.
- 제 4 항에 있어서,상기 제 2 산화막의 식각 공정은, 25 초 - 35 초의 범위 조건으로 수행되는 것을 특징으로 하는 반도체 소자의 식각 챔버 클리닝 방법.
- 제 1 항에 있어서,상기 폴리 실리콘의 식각 공정은, Cl2/HBr/O2 가스의 플라즈마 분위기에서 수행되는 식각 공정인 것을 특징으로 하는 반도체 소자의 식각 챔버 클리닝 방법.
- 제 6 항에 있어서,상기 폴리 실리콘의 식각 공정은, EPD에 따라 수행되는 것을 특징으로 하는 반도체 소자의 식각 챔버 클리닝 방법.
- 제 1 항에 있어서,상기 드라이 애싱 공정은, Ar/O2 가스의 플라즈마 분위기에서 수행되는 식각 공정인 것을 특징으로 하는 반도체 소자의 식각 챔버 클리닝 방법.
- 제 8 항에 있어서,상기 드라이 애싱 공정은, 25초 - 35초, 900 W - 1100 W의 소스전원의 범위 조건으로 수행되는 것을 특징으로 하는 반도체 소자의 식각 챔버 클리닝 방법.
- 제 1 항에 있어서,상기 펌핑 공정은,400 W - 600 W의 소스전원, 70 W - 90 W의 바이어스전원 조건으로 Cl2/HBr/O2 가스의 플라즈마 분위기에서 1차 펌핑하는 과정과,0 W의 소스전원, 0 W의 바이어스전원 조건으로 Cl2/HBr/O2 가스의 플라즈마 분위기에서 2차 펌핑하는 과정과,0 W의 소스전원, 0 W의 바이어스전원 전원 조건으로 Ar 가스의 플라즈마 분위기에서 3차 펌핑하는 과정을 포함하는 반도체 소자의 식각 챔버 클리닝 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114685A KR100607760B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 식각 챔버 클리닝 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114685A KR100607760B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 식각 챔버 클리닝 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060075786A true KR20060075786A (ko) | 2006-07-04 |
| KR100607760B1 KR100607760B1 (ko) | 2006-08-01 |
Family
ID=37168282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114685A KR100607760B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 식각 챔버 클리닝 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100607760B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800687B1 (ko) * | 2006-12-18 | 2008-02-01 | 동부일렉트로닉스 주식회사 | 플라즈마 애싱장비의 시즈닝 방법 |
-
2004
- 2004-12-29 KR KR1020040114685A patent/KR100607760B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800687B1 (ko) * | 2006-12-18 | 2008-02-01 | 동부일렉트로닉스 주식회사 | 플라즈마 애싱장비의 시즈닝 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100607760B1 (ko) | 2006-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI323487B (en) | Plasma etching method | |
| US7470625B2 (en) | Method of plasma etching a substrate | |
| KR100702290B1 (ko) | 포토레지스트와 에칭 잔여물의 에싱방법 및 처리방법 | |
| KR101299661B1 (ko) | 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법 | |
| TW200516663A (en) | A method of in-situ damage removal - post O2 dry process | |
| US6787455B2 (en) | Bi-layer photoresist method for forming high resolution semiconductor features | |
| US7199059B2 (en) | Method for removing polymer as etching residue | |
| JPH1098029A (ja) | 基板から有機反射防止膜をエッチングする処理法 | |
| JP2023549608A (ja) | 極紫外線（ｅｕｖ）レジストパターニング現像のための方法 | |
| US6027959A (en) | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process | |
| US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
| US20050208773A1 (en) | Method for fabricating a hard mask polysilicon gate | |
| KR100876170B1 (ko) | 반도체 장치 제조 방법 | |
| KR100607760B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| US6214739B1 (en) | Method of metal etching with in-situ plasma cleaning | |
| KR100607761B1 (ko) | 반도체 장치 제조용 식각 챔버의 시즈닝 방법 | |
| KR100461743B1 (ko) | 이리듐-탄탈-산소 전극의 플라즈마 에칭 및 에칭후세정하는 방법 | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| US6399509B1 (en) | Defects reduction for a metal etcher | |
| KR100895828B1 (ko) | 트렌치 형성 방법 | |
| KR940008769B1 (ko) | 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법 | |
| KR0168208B1 (ko) | 다중합체 제거방법 | |
| KR100505423B1 (ko) | 워드라인 형성 방법 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100576438B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |