KR100800687B1 - 플라즈마 애싱장비의 시즈닝 방법 - Google Patents

플라즈마 애싱장비의 시즈닝 방법 Download PDF

Info

Publication number
KR100800687B1
KR100800687B1 KR1020060129649A KR20060129649A KR100800687B1 KR 100800687 B1 KR100800687 B1 KR 100800687B1 KR 1020060129649 A KR1020060129649 A KR 1020060129649A KR 20060129649 A KR20060129649 A KR 20060129649A KR 100800687 B1 KR100800687 B1 KR 100800687B1
Authority
KR
South Korea
Prior art keywords
test wafer
plasma ashing
wafer
seasoning
photosensitive film
Prior art date
Application number
KR1020060129649A
Other languages
English (en)
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060129649A priority Critical patent/KR100800687B1/ko
Application granted granted Critical
Publication of KR100800687B1 publication Critical patent/KR100800687B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 플라즈마 애싱(plasma ashing)장비의 시즈닝(seasoning) 방법에 관한 것으로, 감광막이 서로 다르게 형성된 4종류의 테스트 웨이퍼를 순차적으로 이용하여 시즈닝을 적절하게 실시하게 된다.
시즈닝, 애싱, 플라즈마, 폴리머, DUV, MUV, 웨이퍼, 반도체

Description

플라즈마 애싱장비의 시즈닝 방법{SEASONING METHOD FOR PLASMA ASHING EQUIPMENT}
도 1은 종래의 플라즈마 애싱장비를 보여주는 개략 구성도,
도 2는 종래의 플라즈마 애싱장비에서 시즈닝 과정 진행시 발생되는 문제점을 설명하는 도면,
도 3은 본 발명에 따른 플라즈마 애싱장비의 시즈닝 방법에서 사용되는 테스트 웨이퍼들을 보여주는 개략 평면도,
도 4는 본 발명에 따른 플라즈마 애싱장비의 시즈닝 방법에 따라 공정챔버의 상부벽내에 부착되는 폴리머를 설명하는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 공정챔버 12 : 코일부
14 : 정전척 16 : 반응가스공급노즐
p : 폴리머
p-1, p-3 : DUV 감광막에 따른 폴리머
p-2, p-4 : MUV 감광막에 따른 폴리머
tw : 테스트 웨이퍼 tw-1 : 제1 테스트 웨이퍼
tw-2 : 제2 테스트 웨이퍼 tw-3 : 제3 테스트 웨이퍼
tw-4 : 제4 테스트 웨이퍼 w : 런 웨이퍼
본 발명은 플라즈마 애싱(plasma ashing)장비의 시즈닝(seasoning) 방법에 관한 것으로서, 더욱 상세하게는 감광막이 서로 다르게 형성된 4종류의 테스트 웨이퍼를 순차적으로 이용하여 시즈닝을 적절하게 실시하게 되는 플라즈마 애싱장비의 시즈닝(seasoning) 방법에 관한 것이다.
일반적으로, 반도체 소자 제조과정에서 패턴(pattern) 형성 등을 위해 이용했던 감광막을 제거하는 애싱(ashing)공정은 주로 플라즈마(plasma) 장비를 이용하여 실시하고 있다.
도 1은 종래의 플라즈마 애싱장비를 보여주는 개략 구성도이다.
플라즈마 애싱장비는, 외부와 격리되는 밀폐된 공간을 내부에 형성하여 애싱작업이 진행되게 되는 공정챔버(process chamber)(10)를 구비하며, 해당 공정챔버(10)의 돔(dome)형 상부벽내에는 플라즈마 형성을 위한 소스 파워(source power)가 인가되는 코일(coil)부(12)가 구비되고, 해당 공정챔버(10)내의 하부측에는 공정대상물인 웨이퍼(w)가 안착되어 고정되게 되는 정전척(ESC : Electro Static Chuck)(14)이 구비되게 된다.
그리고, 정전척(14)의 주위로는 소정의 반응가스를 공급하기 위한 반응가스공급노즐(16)이 구비되게 된다.
따라서, 그 작용은, 공정대상물인 웨이퍼(w)를 로딩하여 정전척(14)상에 위치시킨 다음, 반응가스공급노즐(16)로부터 소정의 반응가스를 주입하고, 코일부(12)에 소스 파워를 인가하여 공정챔버(10)내의 상부측에 플라즈마가 형성되도록 함으로써, 주입된 반응가스가 플라즈마에 의해 이온화되어 웨이퍼(w)상에 충돌하여 웨이퍼(w)상의 감광막을 제거하게 된다.
한편, 전술한 바와 같은 플라즈마 애싱장비를 이용함에 있어, 일정기간 이상의 유휴시간(idle time)을 갖은 후에 재가동하는 때에는 공정 분위기 등이 안정화되지 않았기 때문에 첫번째 웨이퍼 효과(first wafer effect)라 일컬어지는 가동 초기 공정불량이 발생되게 되므로, 이러한 첫번째 웨이퍼 효과를 방지하기 위하여 메인 공정을 진행하기에 앞서 우선 시즈닝(seasoning)을 실시하게 된다.
이러한 시즈닝은 런 웨이퍼(run wafer)와 유사한 테스트 웨이퍼(test wafer)를 이용하여 반복적으로 실시하게 되며, 이때의 테스트 웨이퍼로는 실리콘(Si) 기판의 전면상에 MUV(Mind Ultra Violet) 감광막이 형성되어 있는 PR 웨이퍼를 이용하고 있다.
그러나, 이와 같이 PR 웨이퍼를 이용하여 시즈닝함에 있어 다음과 같은 문제점이 발생되고 있다.
시즈닝이 진행됨에 따라 반응가스와 감광막의 반응에 의해 반응 부산물(by-product)로서 폴리머(polymer)가 생성되게 되며, 해당 폴리머의 일부는 외부로 배기되지 못하고 도 2에 나타낸 바와 같이, 알루미늄 산화막 처리되어 있는 공정챔버(10)의 상부벽 내벽측에 쉽게 증착되어 부착되게 되며, 이와 같이 부착된 폴리 머(p)는 이후 런 웨이퍼(w)에 대한 메인 공정 진행시 해당 상부벽으로부터 쉽게 떨어져 파티클(particle) 형태로 하부측의 런 웨이퍼(w)를 오염시키게 됨으로써, 불량을 야기하고 제조되는 반도체 소자의 신뢰성을 저하시키게 된다.
이때, 플라즈마 애싱장비의 일반적인 특성상 웨이퍼(tw)상의 중심부에 비해 에지부에서의 식각제거율이 높게 되며, 이에 따라 웨이퍼(tw) 에지부에 근접하는 상부벽의 하부측에 보다 폴리머(p)가 다량 증착되게 되며, 상대적으로 상부벽의 중심부에는 적게 증착되게 된다.
이와 같이, 상부벽에 대해 폴리머가 증착되게 되면 자주 가동을 정지하고 세정(cleaning)하여 증착된 폴리머(p)를 제거해야만 하므로 장비가동률을 저하시키게 된다.
한편, 메인 공정 진행시에도 웨이퍼(w)상의 에지부와 중심부간에서 식각제거율이 마찬가지로 차이나게 되는데, 현상적으로 다소 오랜 시간 공정을 진행하여 상부벽의 하부측에 중심부보다 보다 두껍게 폴리머가 증착되어 있으면, 다소 식각제거율이 전반적으로 균일해지는 것으로 경험상 확인되고 있다.
본 발명은 상기와 같은 제반 사항을 감안하여 창안된 것으로서, 상부벽에 부착되는 폴리머의 접착력이 향상되도록 하여 이후 해당 폴리머가 쉽게 떨어지지 않도록 하게 됨과 아울러, 미리 상부벽의 하부측에 중심부보다 두껍게 폴리머가 증착되도록 하여 이후의 메인 공정 진행시에 식각제거율이 전반적으로 균일해지도록 하게 되는 플라즈마 애싱장비의 시즈닝 방법을 제공하는데 그 목적이 있다.
본 발명의 상기 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
상술한 목적을 달성하기 위한 본 발명의 플라즈마 애싱장비의 시즈닝 방법은, 웨이퍼(w)상의 감광막을 제거하는데 이용되는 플라즈마 애싱장비에 대해 초기 분위기를 형성을 위해 테스트 웨이퍼를 이용하여 실시하게 되는 플라즈마 애싱장비의 시즈닝 방법으로, 실리콘 기판상의 중앙부는 개방되고 외곽부에만 링 형태로 DUV 감광막이 형성된 제1 테스트 웨이퍼(tw-1)를 이용하여 1차 시즈닝을 진행하는 단계와, 실리콘 기판상의 중앙부는 개방되고 외곽부에만 링 형태로 MUV 감광막이 형성된 제2 테스트 웨이퍼(tw-2)를 이용하여 2차 시즈닝을 진행하는 단계와, 실리콘 기판상의 전면에 DUV 감광막이 형성된 제3 테스트 웨이퍼(tw-3)를 이용하여 3차 시즈닝을 진행하는 단계와, 실리콘 기판상의 전면에 MUV 감광막이 형성된 제4 테스트 웨이퍼(tw-4)를 이용하여 4차 시즈닝을 진행하는 단계를 포함한다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
설명에 앞서, 종래와 동일한 부분에 대해서는 그 상세한 설명을 생략함을 밝힌다.
본 발명에 따른 플라즈마 애싱장비의 시즈닝 방법은 다음과 같다.
먼저, 도 3과 같은 4종류의 테스트 웨이퍼(tw-1, tw-2, tw-3, tw-4)를 준비 하게 되며, 즉 도 3의 (a)와 같이, 실리콘 기판상의 중앙부는 개방되고 외곽부에만 링(ring) 형태로 DUV(Deep Ultra Violet) 감광막이 형성되는 제1 테스트 웨이퍼(tw-1)와, 도 3의 (b)와 같이, 실리콘 기판상의 중앙부는 개방되고 외곽부에만 링 형태로 MUV 감광막이 형성되는 제2 테스트 웨이퍼(tw-2)와, 도 3의 (c)와 같이, 실리콘 기판상의 전면에 DUV 감광막이 형성되는 제3 테스트 웨이퍼(tw-3)와, 도 3의 (d)와 같이, 실리콘 기판상의 전면에 MUV 감광막이 형성되는 제4 테스트 웨이퍼(tw-4)를 준비하게 된다.
여기서, 제1, 제2 테스트 웨이퍼(tw-1, tw-2)상에 링 형태로 감광막을 형성함에 있어, 바람직하게는 원형 형상의 링 형태로 형성하게 되나, 꼭 해당 형상으로 한정되는 것은 아니다.
그리고, 제1, 제3 테스트 웨이퍼(tw-1, tw-3)상의 DUV 감광막은 1,000Å 두께 정도로, 제2, 제4 테스트 웨이퍼(tw-2, tw-4)상의 MUV 감광막은 30,000Å 두께 정도로 형성할 수 있다.
이어서, 전술한 4종류의 테스트 웨이퍼(tw-1, tw-2, tw-3, tw-4)를 이용하여 반복적으로 시즈닝을 실시하게 되며, 그 시즈닝시에는 순차적으로, 제1, 제2, 제3, 제4 테스트 웨이퍼(tw-1, tw-2, tw-3, tw-4)를 이용하여 실시하게 된다.
일 예로서, RIE(Reactive Ion Etching)의 플라즈마 애싱장비에 대한 경우, 공정챔버 압력을 2Torr, 소스 파워를 1,400W, O2가스를 3,000sccm, N2가스를 300sccm, 공정시간을 200초, 공정온도를 250℃의 레시피(recipe) 조건으로 실시할 수 있다.
이에 따라, 제1 테스트 웨이퍼(tw-1)를 이용한 1차 시즈닝을 진행하게 되면, 그에 따라 반응 부산물인 폴리머(p-1)가 해당 테스트 웨이퍼(tw-1)의 에지부에서만 발생되어 그에 대응되는 공정챔버(10)의 상부벽의 하부측에 대부분 부착되게 되는데, 이때에는 종래의 MUV 감광막이 아닌 DUV 감광막과의 반응에 따른 폴리머(p-1)가 발생되어 해당 폴리머(p-1)는 상대적으로 알루미늄 산화막 처리되어 있는 상부벽에 대해 보다 우수한 부착력으로 부착되게 된다.
이어서, 제2 테스트 웨이퍼(tw-2)를 이용한 2차 시즈닝을 진행하게 되면, 그에 따라 생성되는 폴리머(p-2)가 또한 해당 테스트 웨이퍼(tw-2)의 에지부에서만 발생되어 그에 대응되는 공정챔버(10)의 상부벽의 하부측에 대부분 부착되게 되는데, 이때에 MUV 감광막에 따른 폴리머(p-2)는 먼저 부착되어 있는 DUV 감광막에 따른 폴리머(p-1)에 대해 성분이 유사하여 매우 우수하게 부착될 수 있게 된다.
이와 같이, 강한 부착력을 제공할 수 있는 DUV 감광막에 따른 폴리머(p-1)를 우선 부착한 다음 이후 성분이 유사하여 또한 강하게 부착을 이룰 수 있는 MUV 감광막에 따른 폴리머(p-2)가 부착되도록 하게 되면, 해당 폴리머들(p-1, p-2)이 이후에 거의 떨어지지 않게 된다.
이어서, 제3 테스트 웨이퍼(tw-3)를 이용한 3차 시즈닝을 진행하게 되면, 그에 따른 폴리머(p-3)가 해당 테스트 웨이퍼(tw-3)에서 전반적으로 발생되되, 이 경우에도 플라즈마 애싱장비의 일반적인 특성상 에지부에서 보다 많이 발생되게 되며, 이에 따라 1차, 2차 때와는 달리 상부벽의 중심부에 대해서도 DUV 감광막에 따 른 폴리머(p-3)가 부착되게 된다.
다음으로, 제4 테스트 웨이퍼(tw-4)를 이용한 4차 시즈닝을 진행하게 되면, 그에 따른 폴리머(p-4)가 해당 테스트 웨이퍼(tw-4)에서 전반적으로 발생되되, 이 경우에도 플라즈마 애싱장비의 일반적인 특성상 에지부에서 보다 많이 발생되게 되며, 이에 따라 1차, 2차 때와는 달리 상부벽의 중심부에 대해서도 MUV 감광막에 따른 폴리머(p-4)가 부착되게 된다.
이로써, 종국적으로 서로에 대해 강한 부착력을 갖도록 DUV 감광막에 따른 폴리머(p-1, p-3), MUV 감광막에 따른 폴리머(p-2, p-4)가 순차 적층되도록 부착을 이루게 되어 이후의 메인 공정 진행시에도 해당 부착된 폴리머(p-1, p-2, p-3, p-4)가 떨어지지 않게 되어 런 웨이퍼의 불량을 야기하지 않게 되고, 구지 해당 폴리머(p-1, p-2, p-3, p-4)를 제거하기 위해 가동을 정지하고 세정할 필요성이 없게 된다.
그리고, 종국적으로 상부벽의 하부측에는 상부측보다 보다 두껍게 폴리머가 부착되게 되므로, 이후의 메인 공정 진행시에 런 웨이퍼(w)의 에지부와 중심부간의 식각제거율이 보다 균일해지게 되므로, 보다 원활하면서 정확한 에싱작업이 실시될 수 있게 되어, 제조되는 반도체 소자의 신뢰성 및 수율을 향상시킬 수 있게 된다.
나아가, 상부벽의 중심부에도 상대적으로 얇은 두께의 폴리머(p-3, p-4)가 증착되어 있으므로, 이후의 메인 공정 진행시에 발생되는 폴리머가 또한 강한 부착력으로 양호하게 부착될 수 있게 된다.
이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정과 변경을 가할 수 있음을 인지해야 한다.
본 발명에 따르면, 시즈닝의 진행에 따라 공정챔버의 상부벽에 대해 부착되는 폴리머가 보다 강한 부착력으로 부착되게 되므로 이후의 메인 공정 진행시에 탈락되지 않게 되므로, 런 웨이퍼의 오염을 방지하고 폴리머 제거를 위한 잦은 세정을 실시할 필요가 없게 되며, 또한 상부벽의 하부측에 대해 상부측보다 보다 두껍게 폴리머가 부착되게 되므로 이후의 메인 공정 진행시에 런 웨이퍼의 중심부와 에지부간의 식각제거율이 보다 균일해지도록 하게 됨으로써, 결과적으로 제조되는 반도체 소자의 신뢰성과 수율 및 생산성을 향상시킬 수 있는 효과가 달성될 수 있다.

Claims (2)

  1. 웨이퍼(w)상의 감광막을 제거하는데 이용되는 플라즈마 애싱장비에 대해 초기 분위기의 형성을 위해 테스트 웨이퍼를 이용하여 실시하는 플라즈마 애싱장비의 시즈닝 방법으로,
    실리콘 기판상의 중앙부는 개방되고 외곽부에만 링 형태로 DUV 감광막이 형성된 제1 테스트 웨이퍼(tw-1)를 이용하여 1차 시즈닝을 진행하는 단계와,
    실리콘 기판상의 중앙부는 개방되고 외곽부에만 링 형태로 MUV 감광막이 형성된 제2 테스트 웨이퍼(tw-2)를 이용하여 2차 시즈닝을 진행하는 단계와,
    실리콘 기판상의 전면에 DUV 감광막이 형성된 제3 테스트 웨이퍼(tw-3)를 이용하여 3차 시즈닝을 진행하는 단계와,
    실리콘 기판상의 전면에 MUV 감광막이 형성된 제4 테스트 웨이퍼(tw-4)를 이용하여 4차 시즈닝을 진행하는 단계를 포함하는 플라즈마 애싱장비의 시즈닝 방법.
  2. 제 1 항에 있어서,
    상기 1차~4차 시즈닝을 반복하는 것을 특징으로 하는 플라즈마 애싱장비의 시즈닝 방법.
KR1020060129649A 2006-12-18 2006-12-18 플라즈마 애싱장비의 시즈닝 방법 KR100800687B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060129649A KR100800687B1 (ko) 2006-12-18 2006-12-18 플라즈마 애싱장비의 시즈닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060129649A KR100800687B1 (ko) 2006-12-18 2006-12-18 플라즈마 애싱장비의 시즈닝 방법

Publications (1)

Publication Number Publication Date
KR100800687B1 true KR100800687B1 (ko) 2008-02-01

Family

ID=39342261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060129649A KR100800687B1 (ko) 2006-12-18 2006-12-18 플라즈마 애싱장비의 시즈닝 방법

Country Status (1)

Country Link
KR (1) KR100800687B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060028868A (ko) * 2004-09-30 2006-04-04 삼성전자주식회사 반도체 제조 장치용 돔
KR20060075786A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 반도체 소자의 식각 챔버 클리닝 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060028868A (ko) * 2004-09-30 2006-04-04 삼성전자주식회사 반도체 제조 장치용 돔
KR20060075786A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 반도체 소자의 식각 챔버 클리닝 방법

Similar Documents

Publication Publication Date Title
US10629473B2 (en) Footing removal for nitride spacer
US7432172B2 (en) Plasma etching method
JP4825911B2 (ja) 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
TWI445080B (zh) Manufacturing method of semiconductor device
US10950444B2 (en) Metal hard mask layers for processing of microelectronic workpieces
US20050161435A1 (en) Method of plasma etching
US6374832B2 (en) Waferless seasoning process
KR100800687B1 (ko) 플라즈마 애싱장비의 시즈닝 방법
US9378954B2 (en) Plasma pre-treatment for improved uniformity in semiconductor manufacturing
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
US11417527B2 (en) Method and device for controlling a thickness of a protective film on a substrate
KR100607761B1 (ko) 반도체 장치 제조용 식각 챔버의 시즈닝 방법
KR20090044551A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
JP2003017475A (ja) ドライエッチング方法
KR100607760B1 (ko) 반도체 소자의 식각 챔버 클리닝 방법
KR100552842B1 (ko) 반도체 소자의 실리콘 노줄 방지 방법
KR100576439B1 (ko) 반도체 소자의 식각 챔버 클리닝 방법
JP4127370B2 (ja) プラズマ処理方法
US9524866B2 (en) Method for making semiconductor devices including reactant treatment of residual surface portion
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
KR100802307B1 (ko) 금속막 식각 방법
KR100567057B1 (ko) 반도체 소자의 게이트 형성방법
KR20060003420A (ko) 샤워 헤드 홀 세정 방법
JP2011086783A (ja) プラズマエッチング方法
KR20060079380A (ko) 반도체 웨이퍼의 모서리 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee