KR20090044551A - 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법 - Google Patents

반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법 Download PDF

Info

Publication number
KR20090044551A
KR20090044551A KR1020070110688A KR20070110688A KR20090044551A KR 20090044551 A KR20090044551 A KR 20090044551A KR 1020070110688 A KR1020070110688 A KR 1020070110688A KR 20070110688 A KR20070110688 A KR 20070110688A KR 20090044551 A KR20090044551 A KR 20090044551A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor device
manufacturing
guard ring
thin film
Prior art date
Application number
KR1020070110688A
Other languages
English (en)
Inventor
조대희
금경수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070110688A priority Critical patent/KR20090044551A/ko
Publication of KR20090044551A publication Critical patent/KR20090044551A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 종래 기술에 따른 반도체 소자의 제조 방법에 있어서 웨이퍼에 박막을 증착하거나 베벨 에치(Bevel Etch) 공정을 수행할 경우 웨이퍼의 에지 부분에서 흡착 특성이 열화되는 문제가 발생하는데 이를 해결하기 위하여, 웨이퍼의 에지부에 대응하는 웨이퍼 척 부분에 별도의 밀폐형 가드 링(Guard Ring)을 더 구비시킴으로써, 웨이퍼의 흡착 특성을 향상시키고 반도체 소자의 제조 공정을 안정적으로 수행할 수 있도록 하여 반도체 소자의 제조 공정 수율 및 신뢰성을 향상시킬 수 있도록 하는 발명에 관한 것이다.

Description

반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의 제조 방법{APPARATUS FOR MANUFACTURING SEMICONDUCTOR DEVICE AND METHOD USING THE SAME}
도 1 및 도 2는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도들.
도 3 및 도 4는 본 발명에 따른 반도체 소자의 제조 장치를 도시한 평면도들.
도 5는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20, 150 : 웨이퍼
50, 100 : 웨이퍼 척
120: 흡착구
130, 135, 145 : 가드 링
본 발명은 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의 제조 방 법에 관한 것으로, 종래 기술에 따른 반도체 소자의 제조 방법에 있어서 웨이퍼에 박막을 증착하거나 베벨 에치(Bevel Etch) 공정을 수행할 경우 웨이퍼의 에지 부분에서 흡착 특성이 열화되는 문제가 발생하는데 이를 해결하기 위하여, 웨이퍼의 에지부에 대응하는 웨이퍼 척 부분에 별도의 밀폐형 가드 링(Guard Ring)을 더 구비시킴으로써, 웨이퍼의 흡착 특성을 향상시키고 반도체 소자의 제조 공정을 안정적으로 수행할 수 있도록 하여 반도체 소자의 제조 공정 수율 및 신뢰성을 향상시킬 수 있도록 하는 발명에 관한 것이다.
반도체 제조 공정은 물리기상증착(PVD : Physical Vapor Deposition) 또는 화학기상증착(CVD : Chemical Vapor Deposition) 방법을 이용하여 웨이퍼 상에 박막을 형성하는 공정과, 웨이퍼에 형성된 박막들을 패터닝하기 위한 마스크 공정과, 식각 공정 또는 임플란트 공정으로 구분된다.
여기서, 마스크 공정은 웨이퍼 상부에 감광막을 형성하는 공정과, 설계된 패턴이 정의되어 있는 마스크를 이용하여 감광막을 노광하는 공정과, 노광된 감광막을 현상하여 감광막 마스크 패턴을 형성하는 공정을 포함한다.
다음에는, 감광막 마스크 패턴을 이용하여 웨이퍼를 직접 식각하거나, 웨이퍼 상부의 박막들을 식각하여 반도체 소자를 형성한다.
이와 같은 반도체 소자를 제조하기 위한 일련의 공정들은 모두 웨이퍼 척으로 웨이퍼를 고정시킨 후 수행하게 되는데, 웨이퍼 척이 웨이퍼를 정상적으로 고정시키지 못할 경우 불량이 발생하게 된다.
특히 박막 형성 공정은 일반적으로 스핀 코팅 방법을 사용하는데, 스핀 코팅 방법을 사용할 경우에는 반도체 기판인 웨이퍼의 최 외각 부분에 박막이 불균일하게 형성되는 문제가 발생한다. 웨이퍼 에지부의 박막이 불안정하게 형성되면 박막이 일어나서 벗겨지는 결함으로 작용하고 후속 공정에서 불량 발생 비율을 증가시킨다. 따라서 반도체 소자의 제조 공정 수율을 감소시키게 되므로 이를 방지하기 위하여 웨이퍼에 박막을 형성한 후 웨이퍼 에지 부분의 박막을 제거하는 베벨 에치(Bevel Etch) 공정을 수행하게 된다. 그러나, 베벨 에치 공정을 수행할 경우 웨이퍼의 에지부 배면도 같이 식각되어 웨이퍼를 웨이퍼 척 상부에 흡착시킬 때 웨이퍼가 정상적으로 고정되지 못하는 문제가 발생할 수 있다.
도 1 및 도 2는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 단면도이다.
도 1은 웨이퍼(10) 상에 박막을 형성하는 과정에서 웨이퍼(10)에 스트레스가 작용하여 웨이퍼(10)의 에지부가 휘어지는 문제를 도시한 것이다. 따라서, 웨이퍼(10)가 웨이퍼 척(50)과 완전히 밀착되지 못하므로 웨이퍼의 에지 부분에서 진공 누설이 발생하는 문제가 발생한다.
도 2는 박막 형성 공정 중 웨이퍼(20)에 스트레스가 작용하지 않더라도 베벨 에치 공정에서 웨이퍼의 에지 부분이 손상되어 진공 누설이 발생하는 문제를 도시한 것이다.
상술한 바와 같이, 반도체 소자의 제조 공정을 진행하면서 웨이퍼 상부에 박막을 형성할 경우 웨이퍼에 스트레스가 작용하여 웨이퍼가 휘어지는 문제 및 베벨 에치 공정을 수행할 경우 웨이퍼 에지부의 배면이 손상되는 문제들로 인하여 웨이 퍼와 웨이퍼 척 사이의 흡착 특성이 열화된다. 이러한 문제는 웨이퍼의 크기가 대형화 될수록 더욱더 심각해지고 있으며, 후속 공정이 원활하게 수행되지 못하게 하여 반도체 소자의 제조 공정 수율을 감소시키고 있다.
본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 웨이퍼 척의 에지 부분에 웨이퍼와의 밀착 특성을 향상시킬 수 있는 고무 재질의 가드 링(Guard Ring)을 구비하여 웨이퍼의 흡착 특성을 향상시킬 수 있는 웨이퍼 척을 포함하는 반도체 소자의 장치를 제공한다. 베벨 에치 공정이 수행되는 부분인 웨이퍼의 에지부와 대응하는 웨이퍼 척 부분에 단일 또는 다중 링 형태의 가드 링을 더 형성함으로써, 반도체 소자의 제조 공정이 안정적으로 수행될 수 있도록 하는 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 장치는
박막 형성 공정, 마스크 패턴 형성 공정, 식각 공정 또는 임플란트 공정을 수행하는 트랙 장치 내에 구비되는 웨이퍼 척을 포함하는 반도체 소자의 제조 장치에 있어서,
상기 웨이퍼 척은 에지부에 형성된 밀폐형 가드 링(Guard Ring) 및
웨이퍼를 고정시키는 진공 흡착구를 포함하는 것을 특징으로 한다.
여기서, 상기 가드 링은 고무 재질로 형성하는 것을 특징으로 하고, 상기 가 드 링은 다중 구조로 구비되는 것을 특징으로 하고, 상기 진공 흡착구는 상기 가드 링과 인접하여 구비되는 것을 특징으로 한다.
아울러, 본 발명에 따른 반도체 소자의 제조 방법은
웨이퍼를 상기 반도체 소자의 제조 장치의 웨이퍼 척 상부에 로딩시키는 단계와,
상기 웨이퍼를 상기 웨이퍼 척에 진공 흡착시키는 단계 및
상기 웨이퍼에 박막 형성 공정, 마스크 패턴 형성 공정, 식각 공정 또는 임플란트 공정을 수행하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 3 및 도 4는 본 발명에 따른 반도체 소자의 제조 장치를 도시한 평면도들이다.
도 3은 본 발명에 따른 반도체 소자의 제조 장치 중 웨이퍼 척 부분만 도시한 것으로 박막 형성, 마스크 공정, 식각 또는 임플란트 공정을 수행하는 트랙 장치 내에 구비되는 것이다.
먼저, 웨이퍼 척(100)의 상부에 지지핀(미도시)들이 구비된다. 지지핀(미도시)은 미세한 돌기 형태로 구비되어 웨이퍼를 지지할 수 있게 해준다.
다음에는, 웨이퍼 척(100)의 중심부에 삼각형 형태로 리프트 핀(Lift Pin)(미도시)이 구비된다. 리프트 핀은 웨이퍼를 수평 상태로 상/하 운동시키며 웨이퍼가 웨이퍼 척(100)에 안전하게 로딩되거나 탈착되도록 한다.
그 다음에는, 웨이퍼 척(100)의 전면에 흡착구(120)가 구비된다. 흡착구(120)는 진공 펌프와 연결되어 웨이퍼를 진공 흡착 방식으로 고정시킬 수 있도록 한다. 바람직하게는, 진공 흡착구(120)가 후속 공정에서 형성되는 가드 링과 인접하게 구비되어야 한다. 진공 흡착구(120)가 가드 링과 인접하게 구비됨으로써, 흡착 효율을 극대화시킬 수 있다.
그 다음에는, 웨이퍼 척(100)의 외각 둘레를 따라서 가드 링(130)가 구비된다. 이때, 가드 링(130)은 웨이퍼를 손상시키지 않으면서 흡착 특성을 향상시킬 수 있는 고무 재질로 형성하는 것이 바람직하며, 단일 링 형태 또는 다중 구조의 링 형태로 형성할 수 있다.
여기서, 가드 링(130)는 웨이퍼의 에지부에 구비되어 웨이퍼의 에지부에서 발생하는 진공의 누설을 보완하는 기능을 수행하도록 한다.
따라서, 웨이퍼가 웨이퍼 척(100)에 안정적으로 고정되어 후속 공정에서 불량이 발생하지 않도록 할 수 있다.
도 4는 본 발명에 따른 웨이퍼 척(100)에 다중 구조의 가드 링(135, 145)이 구비된 것을 도시한 것이다.
도 5는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도이다. 여기서는, 웨이퍼(150)에 스트레스가 작용하여 에지 부분에 휨 현상이 발생한 경우를 예를 들어 설명한다.
도 5를 참조하면, 웨이퍼(150) 상부에 박막을 형성한다. 이때, 웨이퍼(150)에 스트레스가 작용하여 에지 부분에 휨 현상이 발생할 수 있다.
다음에는, 웨이퍼(150)의 에지 부분에서 발생하는 결함들을 방지하기 위하여 베벨 에치(Bevel Etch) 공정을 수행하여, 웨이퍼(130)의 에지 부분에서 발생될 수 있는 파티클(Particle) 또는 파티클 소스(Particle Soure)들을 제거한다.
그 다음에는, 베벨 에치 공정이 수행된 웨이퍼(150)를 웨이퍼 척(100)에 로딩시킨다.
그 다음에는, 웨이퍼 척(100)에 구비되는 흡착구(미도시)를 통하여 웨이퍼(150)를 웨이퍼 척(100)에 진공 흡착 시킨다. 이때, 가드 링(130)에 의해서 웨이퍼의 에지부에서 발생할 수 있는 진공 누설이 차단될 수 있도록 한다.
그 다음에는, 웨이퍼(150)에 대해 박막 형성 공정, 마스크 패턴 형성 공정, 식각 공정 또는 임플란트 공정을 수행한다.
상술한 바와 같이 웨이퍼상에 형성된 박막에 의해서 웨이퍼에 휨 현상이 발생하는 문제 또는 웨이퍼의 에지부에 발생하는 결함 요소를 제거하기 위하여 베벨 에치(Bevel Etch) 공정을 수행할 경우 웨이퍼의 에지 부분 배면도 식각 되는 문제로 인하여 웨이퍼 척에 웨이퍼가 정상적으로 흡착되지 못하는 문제가 발생하게 되었다. 따라서, 이를 해결하기 위하여 본 발명은 웨이퍼 척의 에지 부분에 가드 링을 더 포함하는 반도체 소자의 장치를 제공한다. 웨이퍼의 에지부분에서 휨 현상이 심화되는 부분 또는 베벨 에치 공정 시 손상이 심하게 나타날 수 있는 웨이퍼의 에지부를 중심으로 웨이퍼와 직접적으로 맞닿을 수 있을 정도의 가드 링을 더 형성함으로써, 진공 흡착이 안정적으로 수행될 수 있도록 하고 반도체 소자의 제조 공정이 안정적으로 수행될 수 있도록 한다. 따라서 후속의 공정 시 웨이퍼를 단단하게 고정시키고 공정을 진행하여 반도체 소자의 제조 공정 수율을 향상시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조 장치 및 제조 방법은 웨이퍼의 휨 현상이 심화되는 부분 또는 베벨 에치(Bevel Etch) 공정시 손상이 심한 부분과 대응하는 웨이퍼 척의 부분에 흡착 특성을 강화할 수 있는 가드 링을 더 형성함으로써, 웨이퍼 척의 흡착 특성을 향상시켜 진공 누설 문제를 해결하고 반도체 소자의 제조 공정 수율 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 박막 형성 공정, 마스크 패턴 형성 공정, 식각 공정 또는 임플란트 공정을 수행하는 트랙 장치 내에 구비되는 웨이퍼 척을 포함하는 반도체 소자의 제조 장치에 있어서,
    상기 웨이퍼 척은 에지부에 형성된 밀폐형 가드 링(Guard Ring); 및
    웨이퍼를 고정시키는 진공 흡착구를 포함하는 것을 특징으로 하는 반도체 소자의 제조 장치.
  2. 제 1 항에 있어서,
    상기 가드 링은 고무 재질로 형성하는 것을 특징으로 하는 반도체 소자의 제조 장치.
  3. 제 1 항에 있어서,
    상기 가드 링은 다중 구조로 구비되는 것을 특징으로 하는 반도체 소자의 제조 장치.
  4. 제 1 항에 있어서,
    상기 진공 흡착구는 상기 가드 링과 인접하여 구비되는 것을 특징으로 하는 반도체 소자의 제조 장치.
  5. 웨이퍼를 상기 제 1 항의 기재 반도체 소자의 제조 장치의 웨이퍼 척 상부에 로딩시키는 단계;
    상기 웨이퍼를 상기 웨이퍼 척에 진공 흡착시키는 단계; 및
    상기 웨이퍼에 박막 형성 공정, 마스크 패턴 형성 공정, 식각 공정 또는 임플란트 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020070110688A 2007-10-31 2007-10-31 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법 KR20090044551A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110688A KR20090044551A (ko) 2007-10-31 2007-10-31 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110688A KR20090044551A (ko) 2007-10-31 2007-10-31 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법

Publications (1)

Publication Number Publication Date
KR20090044551A true KR20090044551A (ko) 2009-05-07

Family

ID=40855097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110688A KR20090044551A (ko) 2007-10-31 2007-10-31 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법

Country Status (1)

Country Link
KR (1) KR20090044551A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180069383A (ko) * 2016-12-15 2018-06-25 세메스 주식회사 진공척
KR20220143491A (ko) * 2021-04-16 2022-10-25 에스아이콘 주식회사 진공척 및 이에 사용되는 용액 분사 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180069383A (ko) * 2016-12-15 2018-06-25 세메스 주식회사 진공척
KR20220143491A (ko) * 2021-04-16 2022-10-25 에스아이콘 주식회사 진공척 및 이에 사용되는 용액 분사 장치

Similar Documents

Publication Publication Date Title
TW201704505A (zh) 利用光刻膠沉積金屬構形的方法
US7781343B2 (en) Semiconductor substrate having a protection layer at the substrate back side
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
TW506005B (en) Method for manufacturing of a semiconductor device
US8716144B2 (en) Method for manufacturing semiconductor device
KR20090044551A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
US7208326B2 (en) Edge protection process for semiconductor device fabrication
US7608544B2 (en) Etching method and storage medium
US6165276A (en) Apparatus for preventing plasma etching of a wafer clamp in semiconductor fabrication processes
US20190341265A1 (en) Mask and fabrication method thereof
JP4928832B2 (ja) エッチング方法及びコンピュータ読み取り可能な記録媒体
KR20090044578A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
KR101037467B1 (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
US20070272270A1 (en) Single-wafer cleaning procedure
US10109474B1 (en) Method for fabricating handling wafer
KR20090044571A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
US20060137711A1 (en) Single-wafer cleaning procedure
KR20090025806A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
KR100934820B1 (ko) 반도체 소자의 제조 장치 및 방법
KR20090052703A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
KR20090044585A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
KR100800687B1 (ko) 플라즈마 애싱장비의 시즈닝 방법
US20070059902A1 (en) Method for manufacturing semiconductor device
KR100828944B1 (ko) 플라즈마 식각 장치용 전극의 제조방법
JP2003273074A (ja) ドライエッチング装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination