KR930020601A - 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법 - Google Patents
폴리실리콘 패턴형성시 생성되는 폴리머 제거방법 Download PDFInfo
- Publication number
- KR930020601A KR930020601A KR1019920003762A KR920003762A KR930020601A KR 930020601 A KR930020601 A KR 930020601A KR 1019920003762 A KR1019920003762 A KR 1019920003762A KR 920003762 A KR920003762 A KR 920003762A KR 930020601 A KR930020601 A KR 930020601A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- polysilicon
- gas
- polysilicon pattern
- polymer
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims abstract 8
- 229920000642 polymer Polymers 0.000 title claims abstract 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 2
- 238000011065 in-situ storage Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법에 관한 것으로, 폴리실리콘 패턴 상부의 감광막 패턴 제거시 O₂/N₂혼합개스에 소량의 CF₄개스를 첨가하여 예정된 온도의 챔버내에서 감광막 패턴 및 폴리실리콘 패턴의 측벽에 형성된 폴리머를 인-시류공정으로 동시에 제거하는 폴리머 제거방법에 관한 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2c도는 본 발명에 의한 폴리실리콘 패턴을 형성하는 단계를 도시한 단면도.
Claims (2)
- 실리콘 기판 상부에 산화막 및 폴리실리콘층을 각각 예정된 두께로 적층하고, 그 상부에 감광막 패턴을 형성한 후 CI₂/He 또는 CI₂/He/HBr의 혼합개스를 이용하여 노출된 폴리실리콘층을 식각하여 폴리실리콘 패턴을 형성하는 단계와, 폴리실리콘 패턴 상부의 감광막 패턴을 제거한 다음, 상기 폴리실리콘 패턴 및 감광막 패턴의 측벽에 형성되는 폴리머를 제거하는 단계로 이루어지는 폴리실리콘 패턴 형성방법에 있어서, 상기 감광막 패턴 제거시 O₂/N₂혼합개스에 소량의 CF 개스를 첨가하여 예정된 온도의 챔버내에서 감광막 패턴 및 폴리실리콘 패턴의 측벽에 형성된 폴리머를 인-시튜공정으로 동시에 제거하는 것을 특징으로 하는 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법.
- 제1항에 있어서, 상기 감광막 패턴 제거시 O₂개스는 3 내지 5 SLM이고, N₂개스는 O 내지 1 SLM이고, CF₄개스는 O₂와N₂혼합개스에 대하여 1내지 30%이고, 챔버내 온도는 200℃내지 400℃인 것을 특징으로 하는 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920003762A KR940008769B1 (ko) | 1992-03-07 | 1992-03-07 | 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920003762A KR940008769B1 (ko) | 1992-03-07 | 1992-03-07 | 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930020601A true KR930020601A (ko) | 1993-10-20 |
KR940008769B1 KR940008769B1 (ko) | 1994-09-26 |
Family
ID=19330093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920003762A KR940008769B1 (ko) | 1992-03-07 | 1992-03-07 | 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940008769B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100390832B1 (ko) * | 1995-11-06 | 2003-09-22 | 주식회사 하이닉스반도체 | 반도체소자제조공정에서의폴리머제거방법 |
-
1992
- 1992-03-07 KR KR1019920003762A patent/KR940008769B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100390832B1 (ko) * | 1995-11-06 | 2003-09-22 | 주식회사 하이닉스반도체 | 반도체소자제조공정에서의폴리머제거방법 |
Also Published As
Publication number | Publication date |
---|---|
KR940008769B1 (ko) | 1994-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930020601A (ko) | 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법 | |
KR970023714A (ko) | 반도체 소자의 콘택부 및 그의 형성방법 | |
KR930020600A (ko) | 폴리실리콘의 식각후 발생되는 폴리머 제거방법 | |
KR970013022A (ko) | 반도체장치의 콘택홀 형성방법 | |
KR970054242A (ko) | 반도체 소자의 제조방법 | |
KR100281549B1 (ko) | 폴리실리콘막 패턴 형성방법 | |
KR940002957A (ko) | 감광막 패턴 형성방법 | |
KR930005124A (ko) | 콘택 에치중의 사이드월 폴리머 제거방법 | |
KR940016589A (ko) | 필드산화막 제조방법 | |
KR950007056A (ko) | 반도체 소자의 소자격리 산화막 형성방법 | |
KR950021377A (ko) | 반도체 소자 분리막 형성방법 | |
KR940004742A (ko) | 시릴화된 레지스트의 박리방법 | |
KR970023813A (ko) | 반도체 소자 제조 방법 | |
KR950021389A (ko) | 반도체 소자의 필드산화막 형성 방법 | |
KR970018180A (ko) | 반도체 소자 제조방법 | |
KR970053120A (ko) | 반도체장치의 제조방법 | |
KR940001346A (ko) | 반도체 소자분리막 제조방법 | |
KR950019933A (ko) | 반도체 소자의 제조방법 | |
KR970023812A (ko) | 반도체 소자의 산화막 식각 방법 | |
KR950004408A (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
KR900002420A (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법 | |
KR970052317A (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
KR960035958A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR940002960A (ko) | 식각 지연 방법 | |
KR940016470A (ko) | 경사면을 갖는 콘택홀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |