KR20030059405A - 이중 게이트 산화막 제조 방법 - Google Patents

이중 게이트 산화막 제조 방법 Download PDF

Info

Publication number
KR20030059405A
KR20030059405A KR1020010088265A KR20010088265A KR20030059405A KR 20030059405 A KR20030059405 A KR 20030059405A KR 1020010088265 A KR1020010088265 A KR 1020010088265A KR 20010088265 A KR20010088265 A KR 20010088265A KR 20030059405 A KR20030059405 A KR 20030059405A
Authority
KR
South Korea
Prior art keywords
gate oxide
oxide film
film
semiconductor substrate
thinner
Prior art date
Application number
KR1020010088265A
Other languages
English (en)
Inventor
조흥재
임관용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010088265A priority Critical patent/KR20030059405A/ko
Publication of KR20030059405A publication Critical patent/KR20030059405A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 이중 게이트 산화막 제조 공정에서 PR을 시너(thinner) 계열의 식각제를 이용하여 제거함으로써 감소 및 소자의 신뢰성 향상시키는 이중 게이트 제조 방법에 관한 것으로서, 반도체 기판에 셀 영역과 주변 영역을 정의하는 필드 산화막을 형성하는 단계와, 상기 반도체 기판의 셀 영역과 주변 영역의 반도체 기판 상부에 소정 두께의 제1 게이트 산화막을 형성하는 단계와, 상기 주변 영역 상부의 제1 게이트 산화막을 노출시키는 PR막을 형성하는 단계와, 상기 PR막을 마스크로 하여 상기 노출된 제1 게이트 산화막을 식각하여 제거하는 단계와, 상기 PR막을 시너 계열의 식각제를 이용하여 제거하는 단계와, 상기 반도체 기판 상의 잔류 PR 및 입자를 세정하는 단계 및 상기 셀 영역 및 주변 영역의 반도체 기판 상부에 제2 게이트 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

이중 게이트 산화막 제조 방법{METHOD OF FORMING DUAL GATE OXIDE}
본 발명은 이중 게이트 산화막 제조 방법에 관한 것으로, 특히 이중 게이트 산화막 제조 공정에서 PR을 시너(thinner) 계열의 식각제를 이용하여 제거함으로써 감소 및 소자의 신뢰성 향상시키는 이중 게이트 제조 방법에 관한 것이다.
종래 기술에 따른 이중 게이트 산화막 제조 방법은 필드 산화막이 형성된 반도체 기판 상에 열산화 방법으로 제1 게이트 산화막을 소정의 두께로 형성한 후에, 마스크를 이용한 식각 공정에 의해 소정 영역의 제1 게이트 산화막을 제거하고, 다시 산화 공정을 수행하여 두께가 상이한 이중 게이트 산화막을 형성하였다. 여기서, 소정 영역의 제1 게이트 산화막을 식각하는 공정에서는, PR 패턴을 마스크로 이용하여 소정 영역의 제1 게이트 산화막을 식각하여 반도체 기판을 노출시키고 PR을 제거하게 된다.
PR 패턴의 제거에 사용되는 방법에는 H2SO4계열을 사용하여 습식 식각하는 방법, O2플라즈마에 의하여 PR을 애싱(ashing)하는 방법, PR을 노광하여 현상하는 방법 등이 있다. H2SO4계열의 식각제을 사용하여 습식 식각하는 방법은 게이트 산화막에 손상을 입히지 않으나 식각되는 PR에 의하여 장비의 배쓰(bath)가 카본으로 오염되며, 사용된 H2SO4계열의 식각제는 재사용이 불가능하여 매번 장비를 세척하여야 하고 비용이 상승된다는 다는 문제점이 있었다. 또한 O2플라즈마에 의하여 PR을 애싱(ashing)하는 방법은 게이트 산화막이 손상되며, 노출된 반도체 기판 표면에 형성된 산화막의 질이 저하된다는 문제점이 있었다. PR을 노광하여 현상하는 방법은 노광 및 현상 시간이 길고 현상 용액에 OH-기를 포함하므로 노출된 반도체 기판 표면에 형성된 산화막의 질이 또한 저하된다는 문제점이 있었다.
본 발명은 이러한 문제를 해결하기 위해 PR 제거시 시너 계열의 식각제를 이용함으로써 카본 오염을 방지하며 산화막의 두께 및 균일도가 우수하고 공정이 단순한 이중 게이트 산화막 제조 방법을 제공하는 것을 그 목적으로 한다.
도 1a 내지 도 1e는 본 발명에 따른 이중 게이트 산화막 제조 방법을 도시한 단면도.
본 발명에 따른 이중 게이트 산화막 제조 방법은 반도체 기판에 셀 영역과 주변 영역을 정의하는 필드 산화막을 형성하는 단계와, 상기 반도체 기판의 셀 영역과 주변 영역의 반도체 기판 상부에 소정 두께의 제1 게이트 산화막을 형성하는단계와, 상기 주변 영역 상부의 제1 게이트 산화막을 노출시키는 PR막을 형성하는 단계와, 상기 PR막을 마스크로 하여 상기 노출된 제1 게이트 산화막을 식각하여 제거하는 단계와, 상기 PR막을 시너 계열의 식각제를 이용하여 제거하는 단계와, 상기 반도체 기판 상의 잔류 PR 및 입자를 세정하는 단계 및 상기 셀 영역 및 주변 영역의 반도체 기판 상부에 제2 게이트 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본 발명에 따른 이중 게이트 산화막 제조 방법을 도시한 단면도이다. 도 1a 내지 도 1e를 참조하면, 먼저 반도체 기판(10) 상부에 셀 영역(20) 및 주변회로 영역(30)을 정의하는 필드 산화막(15)과 채널 영역(미도시)을 형성하는 공정을 수행한다(도 1a 참조). 필드 산화막(15)은 통상의 STI(shallow trench isolation) 공정 등을 이용하여 형성할 수 있으며, 채널 영역은 통상의 이온 주입 공정등을 이용하여 형성할 수 있다. 다음에는 셀 영역(20) 및 주변회로 영역(30)에 소정 두께의 제1 게이트 산화막(25, 35)을 형성한다(도 1b 참조). 여기서 제1 게이트 산화막(25, 35)은 약 100Å의 두께로 형성하는 것이 바람직하다.
제1 게이트 산화막(35)을 노출시키는 PR 패턴(40)을 상기 구조물의 상부에 형성한다(도 1c 참조). 다음에는 PR 패턴(40)을 마스크로 이용하여, 노출된 제1 게이트 산화막(35)을 식각하여 제거한 후, PR 패턴(40)을 시너 계열의 식각제를 이용하여 제거한다(도 1d 참조). 여기서 PR 패턴(40)의 제거 공정은 상온 내지 300℃의온도에서 수행되며, 30초 내지 10분 동안 수행되는 것이 바람직하다. 또한, PR 패턴(40)의 제거 공정은 일정한 용액을 분사하여 PR을 제거하는 단일형(single type) 장비에서 수행되거나 배쓰(bath)를 이용한 배치형(batch type) 장비에서 수행될 수 있다.
다음에는, PR 패턴(40) 제거후 잔류하는 PR, 반도체 기판(10)의 표면에 성장된 산화막 및 파티클 등을 제거하기 위하여 반도체 기판(10)의 표면을 세정한다. 여기서 잔류 PR은 H2SO4계열의 세정제를 사용하여 제거하며, 반도체 기판(10)의 표면에 성장된 산화막은 HF 계열의 세정제를 이용하여 제거 가능하다. 또한, 파티클 등은 NH4OH 계열 또는 HCl 계열의 세정액을 사용하여 제거할 수 있다.
다음에는 반도체 기판(10)을 산화시켜 상기 제2 게이트 산화막(25-1, 35-1)을 형성한다(도 1e 참조). 상기 산화 공정에 의하여 제1 게이트 산화막(25)은 추가적인 산화로 두께가 증가하여 제1 게이트 산화막(25-1)이 되며, 노출된 주변 영역(30)에는 제2 게이트 산화막(35-1)이 형성된다.
이상에서 설명한 바와 같이, 본 발명에 따른 이중 게이트 산화막 제조 방법은 PR 패턴을 제거하는데 시너 계열의 식각제를 이용하므로 공정 시간이 짧으며, 단일형 장비에서 사용이 가능하고 카본 오염을 방지하여 산화막의 두께 및 균일도가 우수하고 원가가 절감되는 효과가 있다.

Claims (6)

  1. 이중 게이트 산화막을 제조하는 방법에 있어서,
    반도체 기판에 셀 영역과 주변 영역을 정의하는 필드 산화막을 형성하는 단계;
    상기 반도체 기판의 셀 영역과 주변 영역의 반도체 기판 상부에 소정 두께의 제1 게이트 산화막을 형성하는 단계;
    상기 주변 영역 상부의 제1 게이트 산화막을 노출시키는 PR막을 형성하는 단계;
    상기 PR막을 마스크로 하여 상기 노출된 제1 게이트 산화막을 식각하여 제거하는 단계;
    상기 PR막을 시너 계열의 식각제를 이용하여 제거하는 단계;
    상기 반도체 기판 상의 잔류 PR 및 입자를 세정하는 단계; 및
    상기 셀 영역 및 주변 영역의 반도체 기판 상부에 제2 게이트 산화막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 이중 게이트 산화막 제조 방법.
  2. 제 1 항에 있어서,
    상기 PR막을 시너 계열의 식각제를 이용하여 제거하는 단계는 상온 내지 300℃의 온도에서 수행되는 것을 특징으로 하는 이중 게이트 산화막 제조 방법.
  3. 제 1 항에 있어서,
    상기 PR막을 시너 계열의 식각제를 이용하여 제거하는 단계는 30초 내지 10분동안 수행되는 것을 특징으로 하는 이중 게이트 산화막 제조 방법.
  4. 제 1 항에 있어서,
    상기 PR막을 시너 계열의 식각제를 이용하여 제거하는 단계는 일정한 용액을 분사하여 PR막을 제거하는 단일형 장비에서 수행되는 것을 특징으로 하는 이중 게이트 산화막 제조 방법.
  5. 제 1 항에 있어서,
    상기 PR막을 시너 계열의 식각제를 이용하여 제거하는 단계는 배쓰를 이용한 배치형 장비에서 수행되는 것을 특징으로 하는 이중 게이트 산화막 제조 방법.
  6. 제 1 항에 있어서,
    상기 반도체 기판 상의 잔류 PR 및 입자를 세정하는 단계는 H2SO4계열, HF 계열, NH4OH 계열 또는 HCl 계열의 세정액을 사용하여 수행되는 것을 특징으로 하는 이중 게이트 산화막 제조 방법.
KR1020010088265A 2001-12-29 2001-12-29 이중 게이트 산화막 제조 방법 KR20030059405A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088265A KR20030059405A (ko) 2001-12-29 2001-12-29 이중 게이트 산화막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088265A KR20030059405A (ko) 2001-12-29 2001-12-29 이중 게이트 산화막 제조 방법

Publications (1)

Publication Number Publication Date
KR20030059405A true KR20030059405A (ko) 2003-07-10

Family

ID=32215841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088265A KR20030059405A (ko) 2001-12-29 2001-12-29 이중 게이트 산화막 제조 방법

Country Status (1)

Country Link
KR (1) KR20030059405A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700274B1 (ko) * 2005-11-14 2007-03-26 매그나칩 반도체 유한회사 트랜지스터의 파라미터를 변화시키기 위한 감광막 제거방법
KR100876768B1 (ko) * 2007-09-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700274B1 (ko) * 2005-11-14 2007-03-26 매그나칩 반도체 유한회사 트랜지스터의 파라미터를 변화시키기 위한 감광막 제거방법
KR100876768B1 (ko) * 2007-09-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US7288488B2 (en) Method for resist strip in presence of regular low k and/or porous low k dielectric materials
US6218084B1 (en) Method for removing photoresist layer
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
US20070272270A1 (en) Single-wafer cleaning procedure
KR20030059405A (ko) 이중 게이트 산화막 제조 방법
US5858861A (en) Reducing nitride residue by changing the nitride film surface property
KR100705231B1 (ko) 반도체 소자의 제조 방법
US5840203A (en) In-situ bake step in plasma ash process to prevent corrosion
JP4699691B2 (ja) 半導体素子のトレンチ形成方法
KR100301250B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
KR20000061508A (ko) 트렌치 격리의 제조 방법
JPH0927473A (ja) レジスト除去方法およびその装置
KR960013781B1 (ko) 필드산화막 제조방법
KR20020007589A (ko) Ｃｆ４가스를 이용한 에싱 방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100447261B1 (ko) 반도체 소자의 제조방법
KR20040001037A (ko) 에칭 공정시 발생하는 폴리머 제거 방법
KR20040003652A (ko) 반도체 소자의 게이트 형성 방법
KR100691133B1 (ko) 반도체 소자의 제조 방법
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법
KR100414300B1 (ko) 반도체소자제조방법
KR100960483B1 (ko) 반도체소자 제조방법
KR930008845B1 (ko) 반도체소자의 소자 격리방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination