KR100691133B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100691133B1
KR100691133B1 KR1020050115448A KR20050115448A KR100691133B1 KR 100691133 B1 KR100691133 B1 KR 100691133B1 KR 1020050115448 A KR1020050115448 A KR 1020050115448A KR 20050115448 A KR20050115448 A KR 20050115448A KR 100691133 B1 KR100691133 B1 KR 100691133B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
seconds
water
semiconductor device
plasma
Prior art date
Application number
KR1020050115448A
Other languages
English (en)
Inventor
정성희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050115448A priority Critical patent/KR100691133B1/ko
Application granted granted Critical
Publication of KR100691133B1 publication Critical patent/KR100691133B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Abstract

본 발명은 감광막을 완전히 제거하기 위한 것으로서, 전도층을 포함하는 반도체 기판 위에 감광막을 형성하는 단계, 감광막을 플라스마를 이용한 제1 애싱 공정으로 제거하는 제1 단계, 제1 단계를 마친 감광막을 스크러버(scrubber)로 제거하는 제2 단계, 제2 단계를 마친 반도체 기판을 유기물 화학 처리제를 이용하여 케미컬 세정 작업을 진행하는 제3 단계, 제3 단계를 마친 반도체 기판을 QDR(quick dump rinse) 세정하는 제4 단계, 제4 단계를 마친 반도체 기판을 최종 린스(risne)하는 제5 단계, 제5 단계를 마친 반도체 기판의 물기를 제거하는 제6 단계, 그리고 감광막을 플라스마를 이용한 제2 애싱 공정으로 제거하는 제7 단계를 포함한다.
이와 같은 공정을 통해 감광막을 완전히 제거함으로써 후속 공정에서 감광막 마스크를 이용하여 층을 패터닝하는 공정을 진행할 경우, 이전에 형성된 감광막의 잔여물로 인해 반도체 소자의 패턴에 왜곡이 발생하는 것을 방지할 수 있어 반도체 소자의 전기적 특성 및 제품의 수율이 향상될 수 있다.
감광막, 파티클

Description

반도체 소자의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1 내지 도 5는 본 발명의 한 실시예에 따른 반도체 소자의 제조 공정 단계를 도시한 단면도이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 감광막의 이물질을 제거하는 방법에 관한 것이다.
근래에 들어 반도체 소자가 고집적화 됨에 따라 반도체 소자의 회로 패턴의 디자인이 미세화 되어가고 있다. 이에 따라 반도체 소자의 제조 공정 단계에서 반도체 기판 위에 생성 또는 부착되는 각종 파티클(particle), 금속 물질, 유기물 등이 제품의 수율이나 신뢰성에 주는 영향이 커지고 있다. 따라서, 반도체 소자의 제조 공정 중 반도체 기판에 부착된 오염물질을 세정하는 중요성이 더욱 높아지고 있다.
이러한 오염물질은 식각 공정 및 패터닝 공정을 진행할 때 주로 발생한다.
반도체 소자의 패터닝을 위한 공정은 반도체 기판 또는 반도체 기판 상에 일정한 디자인으로 패터닝하고자 하는 층 위에 감광막을 적층하고 일정한 패턴을 갖 는 포토마스크(photo mask)를 이용하여 감광막을 패터닝하고 이를 마스크로 삼아 작업을 진행함으로써 금속 배선 및 비아홀(via hole)과 같은 패턴을 만든다. 그러나 이와 같은 공정을 통해 회로 패턴을 설계하는 도중 CD(critical dimension) 등의 문제로 인해 이전의 감광막을 제거하고 다시 감광막을 형성하여 패턴을 다시 설계해야 하는 경우가 발생할 수 있다. 이와 같이 감광막 패턴을 다시 설계해야 하는 공정을 앞으로 감광막 재공정(rework)이라 정의한다.
이러한 감광막 재공정을 진행하기 위해 앞서 반도체 기판 위에 비정상적인 패턴으로 만들어진 감광막을 제거해야 하는데, 감광막을 제거하기 위해 건식 세정(dry cleaning)과 습식 세정(wet cleaning) 작업을 진행한다.
그러나 감광막을 제거한 반도체 기판 위에는 건식 세정 및 습식 세정을 통해 미쳐 제거하지 못한 감광막의 잔여물(paticle)이 남아있다. 이러한 반도체 기판 위에 감광막 재공정을 진행하여 금속 배선 및 비아홀 등을 만들면 이전 감광막의 잔여물에 영향을 받아 CD(critical dimension)의 왜곡이 생기게 되어 반도체 소자의 전기적인 특성 및 제품의 수율이 저하될 수 있다.
따라서, 본 발명은 감광막 재공정을 위해 이전에 만들어진 비정상적인 패턴의 감광막을 완전히 제거하여 반도체 소자의 전기적 특성 및 제품의 수율을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 전도층을 포함하는 반 도체 기판 위에 감광막을 형성하는 단계, 상기 감광막을 플라스마를 이용한 제1 애싱 공정으로 제거하는 제1 단계, 상기 제1 단계를 마친 상기 감광막을 스크러버(scrubber)로 제거하는 제2 단계, 상기 제2 단계를 마친 상기 반도체 기판을 유기물 화학 처리제를 이용하여 케미컬 세정 작업을 진행하는 제3 단계, 상기 제3 단계를 마친 상기 반도체 기판을 QDR(quick dump rinse) 세정하는 제4 단계, 상기 제4 단계를 마친 상기 반도체 기판을 최종 린스(risne)하는 제5 단계, 상기 제5 단계를 마친 상기 반도체 기판의 물기를 제거하는 제6 단계, 그리고 상기 감광막을 플라스마를 이용한 제2 애싱 공정으로 제거하는 제7 단계를 포함한다.
상기 QDR 세정은 초순수물(DI water)을 분사하는 방식으로 진행할 수 있다.
상기 최종 린스 세정은 초순수물(DI water)을 오버플로우(overflow) 방식으로 진행할 수 있다.
상기 유기물 화학 처리제는 NE14일 수 있다.
전도층을 포함하는 반도체 기판 위에 감광막을 형성하는 단계, 상기 감광막을 플라스마를 이용한 제1 애싱 공정으로 제거하는 제1 단계, 상기 제1 단계를 마친 상기 감광막을 스크러버(scrubber)로 제거하는 제2 단계, 상기 제2 단계를 마친 상기 반도체 기판에 NE14 유기물 화학 처리제를 이용한 케미컬 세정 작업을 37초 내지 45초 동안 진행하는 제3 단계, 상기 제3 단계를 마친 상기 반도체 기판에 초순수물(deionized water, DI water)을 250초 내지 350초 동안 분사하는 QDR(quick dump rinse) 세정 작업을 진행하는 제4 단계, 상기 제4 단계를 마친 상기 반도체 기판에 초순수물을 550초 내지 650초 동안 오버플로우(overflow) 하는 방식으로 최 종 린스(risne) 작업을 진행하는 제5 단계, 상기 제5 단계를 마친 상기 반도체 기판 위에 이소프로필알코올(isopropylalcohol, IPA)을 540초 내지 660초 동안 분사하여 물기를 제거하는 제6 단계, 그리고 상기 감광막을 플라스마를 이용한 제2 애싱 공정으로 제거하는 제7 단계를 포함하며, 상기 스크러버는 30초 내지 120초동안 초순수물(deionized water, DI water)을 분사하면서 1,000 내지 3,000 RPM(revolution per minute)으로 회전한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명한다.
도 1 내지 도 5는 본 발명의 한 실시예에 따른 반도체 소자의 제조 공정 단계를 도시한 단면도이다.
우선, 도 1에 도시한 바와 같이, 소자 분리막(50)이 형성된 반도체 기판(100) 위에 게이트 절연막(60) 및 게이트 전극(70)을 차례로 형성하고, 게이트 전극(70)과 게이트 절연막(60) 측벽에 스페이서(spacer)(80)를 형성한다. 여기서, 스페이서(80)는 인접하는 게이트 전극(70)간의 전기적 차단 수단으로 사용된다.
이어, 스페이서(80)와 게이트 전극(70)을 마스크로 하여 노출된 반도체 기판(100) 위에 불순물 이온을 고농도로 주입하여 고농도 접합 영역(90)을 형성한다.
다음, 반도체 기판(100), 스페이서(80) 및 게이트 전극(70) 위에 절연막(110)을 형성하고, 절연막(110) 위에 포토 마스크(photo mask)를 통해 패터닝한 제1 감광막(120)을 형성한다.
이때, 제1 감광막(120)을 마스크로 삼아 절연막(110)을 식각할 경우, 인접하는 게이트 전극(70) 사이의 전기적 영향을 차단하는 스페이서(80)가 제거되고 스페이서(80) 하부에 있는 반도체 기판(100)이 노출되어 반도체 소자가 비정상적으로 만들어질 수 있다.
따라서, 제1 감광막(120)을 도 2에 도시한 바와 같이, 플라스마(plasma)를 이용한 애싱(ashing) 공정으로 제거해야 한다. 이때, 절연막(110) 위에는 제1 감광막(120)을 제거는 과정 중 발생한 잔여물(121)이 존재한다.
본 발명에서는 잔여물(121)을 제거하기 위해 스크러버(scrubber)(200)를 이용한 잔여물(121) 제거 작업을 진행한다. 이때, 스크러버(200)는 30초 내지 120초동안 초순수물(deionized water, DI water)을 반도체 기판에 분사하면서 1,000 내지 3,000 RPM(revolution per minute)으로 회전한다.
이어, 60초 내지 120초 동안 반도체 기판(100)을 건조한다.
그리고 도 3에 도시한 바와 같이, 절연막(110) 위에 아주 적은 양으로 남아 있는 잔여물(121)의 굳기는 케미컬 바스(chemical bath) 내에서 NE14와 같은 유기물(organic) 화학 처리제를 이용하여 37초 내지 45초 동안 진행하는 1차 클리닝(cleaning) 작업과 QDR(quick dump rinse) 바스(bath) 내에 초순수물(de-ionized water, DI water)을 넣고 반도체 기판(100) 위에 250초 내지 350초 동안 분사하여 반도체 기판을 세정하는 2차 공정, 그리고 550초 내지 650초 동안 초순수물(DI water)을 이용하여 오버플로우(ovwer flow) 방식으로 반도체 기판(100)을 세정하는 최종 린스(rinse) 작업을 통해 작아진다.
그 다음, 이소프로필알코올(isopropylalcohol, IPA)를 540초 내지 660초 동안 반도체 기판(100) 전면에 분사하여 반도체 기판(100) 상에 존재하는 물기를 제거한다.
다음, 물러진 잔여물(121)은 플라스마를 이용한 애싱 공정을 통해 도 4에 도시한 바와 같이, 완전히 제거된다.
그 다음, 절연막(110) 위에 반도체 소자에 적합한 디자인으로 패터닝된 제2 감광막(130)을 형성하고, 이를 마스크로 삼아 절연막(110)을 패터닝하여 접촉구(112, 116)를 형성한다.
이와 같이, 절연막(110) 상부에 잔여물(121)이 존재하지 않으므로 제 1 감광막(120)의 잔여물(121)의 영향을 받아 발생하는 CD(critical dimension) 왜곡현상을 방지할 수 있어, 잔여물(121)에 의해 절연막(110)의 접촉구(112, 116)의 패턴이 왜곡되어 반도체 소자의 전기적 특성 및 신뢰성이 저하되는 것을 방지할 수 있다.
이어, 도 5에 도시한 바와 같이, 접촉구(112, 116) 내에 금속박막을 채우고 금속배선(142, 146)을 형성한다.
이러한 금속 배선(142, 146)은 앞서 설명한 바와 같이, 잔여물(121)이 완전히 제거된 절연막(110) 위에 반도체 기판(100)의 고농도 접합 영역(90), 게이트 전극(70) 및 스페이서(80) 등의 하부 구조를 고려한 패턴을 갖는 제2 감광막(130)을 형성함에 따라 절연막(110)이 정상적인 패턴을 가지는 접촉구(112, 116)를 갖게 됨으로써 정상적인 선폭(critical dimension, CD)으로 만들어질 수 있는 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 정상적인 패턴을 갖는 제2 감광막을 만들기 위해 이전에 비정상적인 디자인으로 패터닝된 제1 감광막을 완전히 제거하기 위해 제1 감광막을 플라스마를 이용한 애싱 공정을 진행한 다음, 30초 내지 120초동안 초순수물(deionized water, DI water)을 분사하면서 1,000 내지 3,000 RPM(revolution per minute)으로 회전하는 스크러버(scrubber). 공정을 진행하고, 60초 내지 120초 동안 반도체 기판을 건조하고, 1 단계로 케미컬 바스(chemical bath) 내에서 NE14와 같은 유기물(organic) 화학 처리제를 이용하여 41초 동안 클리닝(cleaning) 작업을 진행하고, 2 단계로 QDR(quick dump rinse) 바스(bath) 내에 초순수물(de-ionized water, DI water)을 넣어 반도체 기판 위에 초순수물을 250초 내지 350초 동안 분사하여 세정하고, 3 단계로 반도체 기판 위에 초순수물(DI water)를 오버플로우(ovwer flow) 방식으로 550초 내지 650초 동안 세정하는 린스(rinse) 작업을 진행한 다음, 이소프로필알코올(isopropylalcohol, IPA)를 반도체 기판 전면에 분사하여 반도체 기판 상에 존재하는 물기를 제거하고, 플라스마를 이용한 애싱 공정을 진행하여 제1 감광막을 완전히 제거한다. 이에 따라 제2 감광막을 마스크로 하여 패터닝 되는 층은 제1 감광막의 잔류물에 의해 영향을 받지 않아 반도체 소자의 디자인 룰에 적합한 패턴으로 만들어져 반도체 소자의 전기적 특성 및 제품의 수율을 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (5)

  1. 전도층을 포함하는 반도체 기판 위에 감광막을 형성하는 단계,
    상기 감광막을 플라스마를 이용한 제1 애싱 공정으로 제거하는 제1 단계,
    상기 제1 단계를 마친 상기 감광막을 스크러버(scrubber)로 제거하는 제2 단계,
    상기 제2 단계를 마친 상기 반도체 기판을 유기물 화학 처리제를 이용하여 케미컬 세정 작업을 진행하는 제3 단계,
    상기 제3 단계를 마친 상기 반도체 기판을 QDR(quick dump rinse) 세정하는 제4 단계,
    상기 제4 단계를 마친 상기 반도체 기판을 최종 린스(risne)하는 제5 단계,
    상기 제5 단계를 마친 상기 반도체 기판의 물기를 제거하는 제6 단계, 그리고
    상기 감광막을 플라스마를 이용한 제2 애싱 공정으로 제거하는 제7 단계
    를 포함하며,
    상기 스크러버는 초순수물(deionized water, DI water)을 분사하면서 1,000 내지 3,000 RPM(revolution per minute)으로 회전하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    상기 QDR 세정은 초순수물(DI water)을 분사하는 방식으로 진행하는 반도체 소자의 제조 방법.
  3. 제1항에서,
    상기 최종 린스 세정은 초순수물(DI water)을 오버플로우(overflow) 방식으로 진행하는 반도체 소자의 제조 방법.
  4. 제1항에서,
    상기 유기물 화학 처리제는 NE14인 반도체 소자의 제조 방법.
  5. 전도층을 포함하는 반도체 기판 위에 감광막을 형성하는 단계,
    상기 감광막을 플라스마를 이용한 제1 애싱 공정으로 제거하는 제1 단계,
    상기 제1 단계를 마친 상기 감광막을 스크러버(scrubber)로 제거하는 제2 단계,
    상기 제2 단계를 마친 상기 반도체 기판에 NE14 유기물 화학 처리제를 이용한 케미컬 세정 작업을 37초 내지 45초 동안 진행하는 제3 단계,
    상기 제3 단계를 마친 상기 반도체 기판에 초순수물(deionized water, DI water)을 250초 내지 350초 동안 분사하는 QDR(quick dump rinse) 세정 작업을 진행하는 제4 단계,
    상기 제4 단계를 마친 상기 반도체 기판에 초순수물을 550초 내지 650초 동안 오버플로우(overflow) 하는 방식으로 최종 린스(risne) 작업을 진행하는 제5 단계,
    상기 제5 단계를 마친 상기 반도체 기판 위에 이소프로필알코올 (isopropylalcohol, IPA)을 540초 내지 660초 동안 분사하여 물기를 제거하는 제6 단계, 그리고
    상기 감광막을 플라스마를 이용한 제2 애싱 공정으로 제거하는 제7 단계
    를 포함하며,
    상기 스크러버는 30초 내지 120초동안 초순수물(deionized water, DI water)을 분사하면서 1,000 내지 3,000 RPM(revolution per minute)으로 회전하는 반도체 소자의 제조 방법.
KR1020050115448A 2005-11-30 2005-11-30 반도체 소자의 제조 방법 KR100691133B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115448A KR100691133B1 (ko) 2005-11-30 2005-11-30 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115448A KR100691133B1 (ko) 2005-11-30 2005-11-30 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100691133B1 true KR100691133B1 (ko) 2007-03-09

Family

ID=38102716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115448A KR100691133B1 (ko) 2005-11-30 2005-11-30 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100691133B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007413A (ko) * 1998-07-03 2000-02-07 김영환 포토레지스트 패턴의 제거방법
KR100405127B1 (ko) 2001-12-22 2003-11-12 동부전자 주식회사 반도체소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007413A (ko) * 1998-07-03 2000-02-07 김영환 포토레지스트 패턴의 제거방법
KR100405127B1 (ko) 2001-12-22 2003-11-12 동부전자 주식회사 반도체소자의 제조방법

Similar Documents

Publication Publication Date Title
US7410909B2 (en) Method of removing ion implanted photoresist
US20210225903A1 (en) Etching method, manufacturing method of thin film transistor, process device and display device
KR100691133B1 (ko) 반도체 소자의 제조 방법
CN101005037A (zh) 一种半导体器件制造方法
KR100691132B1 (ko) 반도체 소자의 제조 방법
KR100255665B1 (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
KR100622809B1 (ko) 반도체 소자의 세정 방법
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
KR20010046749A (ko) 반도체 소자의 노드 콘택 형성방법
KR100598287B1 (ko) 반도체 소자의 세정 방법
KR100492914B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR100734695B1 (ko) 반도체 소자의 콘택홀 제조방법
KR20060020825A (ko) 반도체 소자의 세정 방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100779399B1 (ko) 반도체 소자의 제조방법
KR20010093006A (ko) 웨이퍼 에지 처리 방법
KR100681687B1 (ko) 웨이퍼 세정방법
KR20100056271A (ko) 반도체소자의 게이트 형성방법
KR20030059405A (ko) 이중 게이트 산화막 제조 방법
KR20070001552A (ko) 반도체소자의 금속배선 제조방법
KR20030056793A (ko) 반도체 소자의 형성 방법
KR19980055927A (ko) 웨이퍼 건조방법
KR20030057891A (ko) 반도체 소자의 세정 방법
KR20030056803A (ko) 반도체 소자의 다마신 금속 배선 형성 방법
KR19990075487A (ko) 옥시나이트라이드막으로 형성된 반사방지막 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee