KR100691132B1

KR100691132B1 - 반도체 소자의 제조 방법

Info

Publication number: KR100691132B1
Application number: KR1020050115446A
Authority: KR
Inventors: 주상민
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2005-11-30
Filing date: 2005-11-30
Publication date: 2007-03-09

Abstract

본 감광막을 완전히 제거하기 위한 것으로서, 전도층을 포함하는 반도체 기판 위에 형성된 감광막을 건식 또는 습식 세정을 통해 제거하는 제1 단계, 제1 단계를 마친 감광막을 스크러버(scrubber)로 제거하는 제2 단계, 반도체 기판을 60초 내지 120초 동안 건조하는 제3 단계, 그리고 제2 단계를 마친 감광막을 산소 플라스마 공정으로 제거하는 제4 단계를 포함하며, 스크러버는 1,000 내지 3,000 RPM(revolution per minute)으로 회전하며 30초 내지 120초동안 초순수물(deionized water, DI water)을 분사하고, 산소 플라스마 공정은 10초 내지 20초동안 소스 파워(source power)는 800W 내지 1,200W로 인가하고, 바이어스 파워(bias power)는 100W 내지 200W로 인가하고, 압력은 10mT 내지 30mT을 유지하면서 100sccm 내지 300sccm의 산소(O2)를 주입한다. 이와 같은 공정을 통해 감광막을 완전히 제거함으로써 후속 공정에서 감광막 마스크를 이용하여 층을 패터닝하는 공정을 진행할 경우, 이전에 형성된 감광막의 잔여물로 인해 반도체 소자의 패턴에 왜곡이 발생하는 것을 방지할 수 있어 반도체 소자의 전기적 특성 및 제품의 수율이 향상될 수 있다.

감광막, 파티클

Description

반도체 소자의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}

도 1 내지 도 5는 본 발명의 한 실시예에 따른 반도체 소자의 제조 공정 단계를 도시한 단면도이다.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 감광막의 이물질을 제거하는 방법에 관한 것이다.

근래에 들어 반도체 소자가 고집적화 됨에 따라 반도체 소자의 회로 패턴의 디자인이 미세화 되어가고 있다. 이에 따라 반도체 소자의 제조 공정 단계에서 반도체 기판 위에 생성 또는 부착되는 각종 파티클(particle), 금속 물질, 유기물 등이 제품의 수율이나 신뢰성에 주는 영향이 커지고 있다. 따라서, 반도체 소자의 제조 공정 중 반도체 기판에 부착된 오염물질을 세정하는 중요성이 더욱 높아지고 있다.

이러한 오염물질은 식각 공정 및 패터닝 공정을 진행할 때 주로 발생한다.

반도체 소자의 패터닝 을 위한 공정은 반도체 기판 또는 반도체 기판 상에 일정한 디자인으로 패터닝하고자 하는 층 위에 감광막을 적층하고 일정한 패턴을 갖는 포토마스크(photo mask)를 이용하여 감광막을 패터닝하고 이를 마스크로 삼아 작업을 진행함으로써 금속 배선 및 비아홀(via hole)과 같은 패턴을 만든다. 그러나 이와 같은 공정을 통해 회로 패턴을 설계하는 도중 CD(critical dimension) 등의 문제로 인해 이전의 감광막을 제거하고 다시 감광막을 형성하여 패턴을 다시 설계해야 하는 경우가 발생할 수 있다. 이와 같이 감광막 패턴을 다시 설계해야 하는 공정을 앞으로 감광막 재공정(rework)이라 정의한다.

이러한 감광막 재공정을 진행하기 위해 앞서 반도체 기판 위에 비정상적인 패턴으로 만들어진 감광막을 제거해야 하는데, 감광막을 제거하기 위해 건식 세정(dry cleaning)과 습식 세정(wet cleaning) 작업을 진행한다.

그러나 감광막을 제거한 반도체 기판 위에는 건식 세정 및 습식 세정을 통해 미쳐 제거하지 못한 감광막의 잔여물(paticle)이 남아있다. 이러한 반도체 기판 위에 감광막 재공정을 진행하여 금속 배선 및 비아홀 등을 만들면 이전 감광막의 잔여물에 영향을 받아 CD(critical dimension)의 왜곡이 생기게 되어 반도체 소자의 전기적인 특성 및 제품의 수율이 저하될 수 있다.

따라서, 본 발명은 감광막 재공정을 위해 이전에 만들어진 비정상적인 패턴의 감광막을 완전히 제거하여 반도체 소자의 전기적 특성 및 제품의 수율을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 전도층을 포함하는 반 도체 기판 위에 형성된 감광막을 건식 또는 습식 세정을 통해 제거하는 제1 단계, 상기 제1 단계를 마친 상기 감광막을 스크러버(scrubber)로 제거하는 제2 단계, 상기 반도체 기판을 60초 내지 120초 동안 건조하는 제3 단계, 그리고 상기 제2 단계를 마친 상기 감광막을 산소 플라스마 공정으로 제거하는 제4 단계를 포함하며, 상기 스크러버는 1,000 내지 3,000 RPM(revolution per minute)으로 회전하며 30초 내지 120초동안 초순수물(deionized water, DI water)을 분사하고, 상기 산소 플라스마 공정은 10초 내지 20초동안 소스 파워(source power)는 800W 내지 1,200W로 인가하고, 바이어스 파워(bias power)는 100W 내지 200W로 인가하고, 압력은 10mT 내지 30mT을 유지하면서 100sccm 내지 300sccm의 산소(O2)를 주입한다.

상기 제1 단계에서 상기 감광막의 잔류물이 상기 반도체 위에 남아 있을 수 있다.

상기 감광막의 잔류물은 상기 제2 및 제3 단계를 통해 완전히 제거할 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명한다.

우선, 도 1에 도시한 바와 같이, 소자 분리막(50)이 형성된 반도체 기판(100) 위에 게이트 절연막(60) 및 게이트 전극(70)을 차례로 형성하고, 게이트 전극(70)과 게이트 절연막(60) 측벽에 스페이서(spacer)(80)를 형성한다. 여기서, 스페이서(80)는 인접하는 게이트 전극(70)간의 전기적 차단 수단으로 사용된다.

이어, 스페이서(80)와 게이트 전극(70)을 마스크로 하여 노출된 반도체 기판(100) 위에 불순물 이온을 고농도로 주입하여 고농도 접합 영역(90)을 형성한다.

다음, 반도체 기판(100), 스페이서(80) 및 게이트 전극(70) 위에 절연막(110)을 형성하고, 절연막(110) 위에 포토 마스크(photo mask)를 통해 패터닝한 제1 감광막(120)을 형성한다.

이때, 제1 감광막(120)을 마스크로 삼아 절연막(110)을 식각할 경우, 인접하는 게이트 전극(70) 사이의 전기적 영향을 차단하는 스페이서(80)가 제거되고 스페이서(80) 하부에 있는 반도체 기판(100)이 노출되어 반도체 소자가 비정상적으로 만들어질 수 있다.

따라서, 도 2에 도시한 바와 같이, 제1 감광막(120)을 건식 세정(dry cleaning) 또는 습식 세정(wet cleaning) 공정으로 제거하고, 제1 감광막(120)을 제거함에 따라 생기는 잔여물(121)을 스크러버(scrubber)(200)를 사용하여 거의 제거한다. 이때, 스크러버(200)는 30초 내지 120초동안 초순수물(deionized water, DI water)을 반도체 기판(100)에 분사하면서 1,000 내지 3,000 RPM(revolution per minute)으로 회전한다.

이어, 60초 내지 120초 동안 반도체 기판(100)을 건조한다.

그 다음, 도 3에 도시한 바와 같이, 산소(O2) 플라스마(plasma)를 진행한다. 이때, 산소(O2) 플라스마(plasma) 공정은 10초 내지 20초동안 소스 파워(source power)는 800W 내지 1,200W로 인가하고, 바이어스 파워(bias power)는 100W 내지 200W로 인가하고, 압력은 10mT 내지 30mT을 유지하면서 100sccm 내지 300sccm의 산소(O2)를 주입하여 진행한다.

이러한 공정을 통해 잔여물(121)은 도 4에 도시한 바와 같이, 완전히 제거된다.

이어, 절연막(110) 위에 제2 감광막(130)을 형성하고, 이를 마스크로 삼아 절연막(110)을 패터닝하여 접촉구(112, 116)을 형성한다.

이와 같이, 절연막(110) 상부에 잔여물(121)이 남아있지 않으므로 제 1 감광막(120)의 잔여물(121)의 영향을 받아 발생하는 CD(critical dimension) 왜곡현상을 방지할 수 있어 왜곡없이 원하는 패턴의 접촉구(112, 116)를 만들 수 있다.

이어, 도 5에 도시한 바와 같이, 접촉구(112, 116) 내에 금속박막을 채워 고농도 접합 영역(90)과 정상적인 구조로 전기적 연결을 이루는 금속배선(142, 146) 을 형성한다.

이러한 금속 배선(142, 146)은 앞서 설명한 바와 같이, 잔여물(121)이 완전히 제거된 절연막(110) 위에 반도체 기판(100)의 고농도 접합 영역(90), 게이트 전극(70) 및 스페이서(80) 등의 하부 구조를 고려한 패턴을 갖는 제2 감광막(130)을 형성함에 따라 절연막(110)이 정상적인 패턴을 가지는 접촉구(112, 116)를 갖게 됨으로써 정상적인 선폭(critical dimension, CD)으로 만들어질 수 있는 것이다.

본 발명에 따른 반도체 소자의 제조 방법은 정상적인 패턴을 갖는 제2 감광막을 만들기 위해 이전에 비정상적인 디자인으로 패터닝된 제1 감광막을 완전히 제거하기 위해 제1 감광막을 건식 또는 습식 세정으로 제거한 다음, 30초 내지 120초동안 초순수물(deionized water, DI water)을 분사하면서 1,000 내지 3,000 RPM(revolution per minute)으로 스크러버를 회전시켜 제1 감광막의 잔류물을 거의 제거하고, 60초 내지 120초 동안 반도체 기판을 건조한 다음, 10초 내지 20초동안 소스 파워(source power)는 800W 내지 1,200W로 인가하고, 바이어스 파워(bias power)는 100W 내지 200W로 인가하고, 압력은 10mT 내지 30mT을 유지하면서 100sccm 내지 300sccm의 산소(O2)를 주입하는 산소(O2) 플라스마(plasma) 공정을 진행함으로써 제1 감광막의 잔류물을 완전히 제거한다. 이에 따라 제2 감광막을 마스크로 하여 패터닝 되는 층은 제1 감광막의 잔류물에 의해 영향을 받지 않아 반도체 소자의 디자인 룰에 적합한 패턴으로 만들어져 반도체 소자의 전기적 특성 및 제품의 수율을 향상시킬 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

전도층을 포함하는 반도체 기판 위에 형성된 감광막을 건식 또는 습식 세정을 통해 제거하는 제1 단계,

상기 제1 단계를 마친 상기 감광막을 스크러버(scrubber)로 제거하는 제2 단계,

상기 반도체 기판을 60초 내지 120초 동안 건조하는 제3 단계, 그리고

상기 제3 단계를 마친 상기 감광막을 산소 플라스마 공정으로 제거하는 제4 단계,

를 포함하며,

상기 스크러버는 1,000 내지 3,000 RPM(revolution per minute)으로 회전하며 30초 내지 120초동안 초순수물(deionized water, DI water)을 분사하고,

상기 산소 플라스마 공정은 10초 내지 20초동안 소스 파워(source power)는 800W 내지 1,200W로 인가하고, 바이어스 파워(bias power)는 100W 내지 200W로 인가하고, 압력은 10mT 내지 30mT을 유지하면서 100sccm 내지 300sccm의 산소(O2)를 주입하는 반도체 소자의 제조 방법.
제1항에서,

상기 제1 단계에서 상기 감광막의 잔류물이 상기 반도체 위에 남아 있는 반도체 소자의 제조 방법.
제2항에서,

상기 감광막의 잔류물은 상기 제2 및 제4 단계를 통해 완전히 제거하는 반도체 소자의 제조 방법.