KR100805695B1 - 메탈퓨즈를 구비한 반도체소자의 제조 방법 - Google Patents

메탈퓨즈를 구비한 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR100805695B1
KR100805695B1 KR1020050075213A KR20050075213A KR100805695B1 KR 100805695 B1 KR100805695 B1 KR 100805695B1 KR 1020050075213 A KR1020050075213 A KR 1020050075213A KR 20050075213 A KR20050075213 A KR 20050075213A KR 100805695 B1 KR100805695 B1 KR 100805695B1
Authority
KR
South Korea
Prior art keywords
pad
metal
fuse
repair
semiconductor device
Prior art date
Application number
KR1020050075213A
Other languages
English (en)
Other versions
KR20070020865A (ko
Inventor
조용태
김석기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050075213A priority Critical patent/KR100805695B1/ko
Publication of KR20070020865A publication Critical patent/KR20070020865A/ko
Application granted granted Critical
Publication of KR100805695B1 publication Critical patent/KR100805695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 리페어/패드 식각 공정시 패드낫오픈 및 퓨즈어택을 동시에 방지하면서도 잔류IMD 두께(Rox)를 수천 Å 이상의 두께로 잔류시킬 수 있는 메탈퓨즈를 구비한 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 제조 방법은 메탈퓨즈패턴 상부에 절연막을 형성하는 단계, 알루미늄막과 Ti/TiN으로 된 메탈패드패턴을 형성하는 단계, 상기 메탈패드패턴 중에서 Ti/TiN을 제거하여 알루미늄막의 표면을 노출시키는 단계, 상기 표면이 노출된 알루미늄막을 포함한 전면에 보호막을 형성하는 단계, 및 상기 메탈퓨즈 상부에서 절연막이 일정 두께로 잔류하는 타겟으로 리페어/패드 식각을 진행하여 상기 메탈퓨즈 상부에 바텀프로파일이 라운드되는 퓨즈박스를 개방시킴과 동시에 상기 알루미늄막의 표면을 노출시키는 패드박스를 개방시키는 단계를 포함하고, 이와 같은 본 발명은 리페어/패드 식각공정시 노출되는 패드박스의 메탈배선(패드)에서 알루미늄막 상부를 미리 노출시킨 상태에서 리페어/패드식각 공정을 진행하므로써, 패드낫오픈 및 퓨즈어택을 동시에 방지하면서도 잔류IMD 두께(Rox)를 수천 Å 이상의 두께로 잔류시킬 수 있는 효과가 있다.
메탈퓨즈, 리페어식각, 패드, 알루미늄, 퓨즈박스, 패드박스

Description

메탈퓨즈를 구비한 반도체소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE WITH METAL FUSE}
도 1은 종래기술에 따른 메탈퓨즈를 구비한 반도체소자의 리페어/패드 식각 방법을 도시한 도면,
도 2a는 종래기술에 따른 패드낫오픈 문제를 도시한 도면,
도 2b는 종래기술에 따른 퓨즈어택 문제를 도시한 도면,
도 3a 내지 도 3c는 본 발명의 실시예에 따른 메탈퓨즈를 구비한 반도체소자의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 층간절연막
23 : 메탈퓨즈패턴 24 : IMD
25 : 메탈패드패턴 25a : 알루미늄패드
26 : 보호막
본 발명은 반도체 제조 기술에 관한 것으로, 특히 메탈퓨즈를 구비한 반도체소자의 제조 방법에 관한 것이다.
반도체 소자 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리 로서의 기능을 수행하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 소자 전체를 불량품으로 폐기하는 것은 수율(yield) 측면에서 비효율적인 처리방법이다.
따라서, 현재는 메모리 내에 미리 설치해둔 예비 메모리 셀, 즉 리던던시(redundancy) 셀을 이용하여 불량 셀을 대체하므로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.
리던던시 셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare low)와 스페어 칼럼(spare column)을 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치환해 주는 방식으로 진행되는데, 이를 구체적으로 기술하면 다음과 같다. 즉, 웨이퍼 가공 완료후 테스트를 통해 불량 메모리 셀을 골라내면 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에 불량 라인에 해당하는 어드레스 신호가 입력되면 이 대신 예비 라인으로 선택이 바뀌게 되는 것이다. 이 프로그램 방식 중의 하나가 바로 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인데, 이렇게 레이저의 조사에 의해 끊어지는 배선을 퓨즈(Fuse)라 하고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스(Fuse box)라 한다.
반도체 소자의 결함(Fail)이 발생한 경우에 결함이 발생한 부분을 리페어하기 위하여 퓨즈를 사용하고 있는데, 퓨즈는 추가적인 공정으로 따로 형성하는 것은 아니고 비트라인(Bit Line), 워드라인(Word line) 또는 커패시터의 플레이트 라인(plate line)을 이루는 도전층을 이용하여 형성한다. 통상, 리페어 퓨즈 박스 영역 상부의 절연막의 일부를 반도체 소자의 패드(Pad) 식각과 함께 식각하고 있기 때문에 리페어/패드 식각(Repair/Pad etch)이라 한다.
도 1은 종래기술에 따른 메탈퓨즈를 구비한 반도체소자의 리페어/패드 식각 방법을 도시한 도면이고, 도 2a는 종래기술에 따른 패드낫오픈 문제를 도시한 도면이고, 도 2b는 종래기술에 따른 퓨즈어택 문제를 도시한 도면이다.
도 1에 도시된 바와 같이, 소정 공정이 완료된 반도체기판(11) 상부에 층간절연막(12)을 형성한 후, 층간절연막(12) 상에 제1메탈로 메탈퓨즈(MT1 fuse, 13)을 형성한다. 여기서, 메탈퓨즈(13)는 알루미늄(13a)과 Ti/TiN(13b, Ti와 TiN의 순서로 적층)이 적층된 구조이다.
이어서, 메탈퓨즈(13) 상부에 IMD(Inter Metal Dielectric, 14)를 형성한 후, IMD(14) 상에 제2메탈로 메탈패드(MT2 pad, 15)를 형성한다. 여기서, IMD(14)는 PETEOS/HSQ(14a), SRO(Silicon Rich Oxide, 14b)의 순서로 적층된 것이며, 메탈패드(15)는 알루미늄(15a)과 Ti/TiN(15b, Ti와 TiN의 순서로 적층)이 적층된 구조이다.
이어서, 패드(15) 상부에 보호막(16)을 형성한다. 여기서, 보호막(16)은 HDP 산화막(16a)과 플라즈마질화막(PE Nitride, 16b)의 순서로 적층된 것이다.
이어서, 메탈퓨즈(13) 상부에서 IMD(14)의 일부가 잔류하도록 제어('Rox')하여 보호막(16)과 IMD(14)의 일부(SRO의 일부)를 식각하여 퓨즈박스(100)를 개방시키고, 동시에 메탈패드(15)의 알루미늄 표면을 노출시키도록 보호막(16)을 식각하여 패드박스(200)를 개방시킨다. 여기서, 메탈패드(15)의 알루미늄(15a) 표면을 노출시키는 이유는, 알루미늄(15a) 상부에 Ti/TiN(15b)이 잔류하게 되면 제품검사시에 프로브(Probe)가 않되어 검사 불량을 초래하므로 반드시 Ti/TiN(15b)은 제거되어야 한다.
위와 같이 퓨즈박스(100) 개방을 위한 식각 공정과 패드박스(200) 개방을 위한 식각공정을 리페어/패드 식각공정이라고 하며, 리페어/패드 식각 공정시 리페어식각타겟은 16000Å∼18000Å의 식각타겟으로 식각하되 SRO(14b) 1000Å 식각시 패드박스(200)의 Ti/TiN(15b)을 완전 제거하면서 퓨즈박스(100)의 메탈퓨즈(13) 위의 잔류IMD두께(Rox)를 2000Å∼3000Å 정도로 제어한다.
그러나, 종래기술은 리페어/패드 식각 공정시 리페어식각 타겟 조절을 위해 가장 중요한 IMD(14), 특히 SRO(14b) 대비 Ti/TiN(15b, 특히 TiN) 식각선택비가 2∼7:1 수준의 성능을 가지는 식각레시피를 사용하는 경우 통상의 산화막 에처(Etcher)에서 가스량/파워/압력 등을 조절하여도 식각선택비 10:1 이하의 레시피 구현은 실질적으로 어렵다. 즉, Ti/TiN을 제거하면서 잔류IMD 두께를 충분히 확보하기가 어렵다.
그리고, 종래기술은 퓨즈박스 내에서 IMD의 높이(메탈퓨즈의 TiN 상부에서)는 패드박스 내 높이(메탈패드의 TiN 상부에서)보다 겨우 약 1000Å∼2000Å 높으며, 이는 리페어/패드식각시 식각해야하는 높이를 고려할 경우 잔류 IMD 두께(Remain oxide, Rox)를 0Å 이상으로 하는 성능을 기대하기 어렵다.
또한, 리페어/패드 식각시 퓨즈박스의 바텀프로파일(Bottom profile)은 식각깊이 증가에 비례하여 트렌치되는데 이러한 트렌치 형상의 바텀프로파일(도 1의 'T' 참조)은 메탈퓨즈 공정의 취약포인트(Weak point)가 된다.
위와 같은 문제점들로 인하여 실제 메탈 퓨즈 공정의 리페어/패드 식각 진행시 퓨즈박스내 잔류IMD 두께(Rox) > 0Å 이상의 성능을 얻는 조건에서는 패드낫오픈(Pad not open)이 발생하고(도 2a 참조), 패드 오픈 성능이 향상된 조건에서는 잔류IMD두께를 확보하지 못하여 퓨즈박스 내에서 퓨즈 어택(Fuse attack)이 발생하는 문제가 있다(도 2b 참조).
이로써, 소자 제조시 리페어가 되지 않아 퓨즈페일 및 수율저하가 발생하고, 더나아가 소자 구현 자체를 불가능하게 한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 리페어/패드 식각 공정시 패드낫오픈 및 퓨즈어택을 동시에 방지하면서도 잔류IMD 두께(Rox)를 수천 Å 이상의 두께로 잔류시킬 수 있는 메탈퓨즈를 구비한 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 반도체 기판 상부에 제1메탈배선층과 제1반사방지층의 순서로 적층된 메탈퓨즈패턴을 형성하는 단계; 상기 메탈퓨즈패턴 상부에 절연막을 형성하는 단계; 상기 절연막 상에 제2메탈배선층과 제2반사방지층의 순서로 적층된 메탈패드패턴을 형성하는 단계; 상기 메탈패드패턴 중에서 상기 제2반사방지층을 제거하여 상기 제2메탈배선층의 표면을 노출시키는 단계; 상기 표면이 노출된 제2메탈배선층을 포함한 전면에 보호막을 형성하는 단계; 및 상기 메탈퓨즈패턴 상부에서 상기 절연막이 일정 두께로 잔류하는 타겟으로 리페어/패드 식각을 진행하여 상기 메탈퓨즈패턴 상부에 바텀프로파일이 라운드되는 퓨즈박스를 개방시킴과 동시에 상기 제2메탈배선층의 표면을 노출시키는 패드박스를 개방시키는 단계를 포함하고, 상기 리페어/패드식각시 불화탄소, 수소화불화탄소, 산소 및 아르곤의 혼합 가스를 이용하는 것을 특징으로 한다.
바람직하게, 상기 제2반사방지층의 제거는 MERIE, ICP 및 ECR로 이루어진 그룹 중에서 선택되는 플라즈마소스에서 CF4/Cl2/Ar의 혼합 가스를 이용하여 식각하는 것을 특징으로 한다.
바람직하게, 상기 리페어/패드 식각은 RIE 형태의 플라즈마소스에서 CF4/CHF3/O2/Ar 혼합 가스를 이용하고, 1000mT∼2000mT의 압력과 1000W∼2000W의 파워를 인가하여 진행하는 것을 특징으로 하며, 상기 압력, 탑파워 및 상기 혼합가스 중의 Ar의 유량을 변화시켜 상기 퓨즈박스의 바텀프로파일의 라운드 곡률을 더 증가시키는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 메탈퓨즈를 구비한 반도체소자의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 소정 공정이 완료된 반도체기판(21) 상부에 층간절연막(22)을 형성한 후, 층간절연막(22) 상에 메탈퓨즈패턴(23)을 형성한다. 여기서, 메탈퓨즈패턴(23)은 제1메탈배선층(23a)과 제1반사방지층(23b)의 순서로 적층된 구조인데, 예컨대 제1메탈배선층(23a)은 알루미늄막(Al)이고, 제1반사방지층(23b)은 Ti/TiN(Ti와 TiN의 순서로 적층)이다.
이어서, 메탈퓨즈패턴(23) 상부에 IMD(Inter Metal Dielectric, 24)를 형성한다. 여기서, IMD(24)는 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), HSQ, SRO(Silicon Rich Oxide)의 순서로 적층된 것으로, PETEOS와 HSQ의 적층을 IMD1(24a)이라 하고, SRO를 IMD2(24b)라 한다.
이어서, IMD(24) 상에 메탈패드를 위한 제2메탈배선층(25a)과 제2반사방지층(25b)를 차례로 적층한 후, 메탈패드를 위한 마스크(도시 생략)를 이용한 패터닝 공정, 즉 제2반사방지층(25b)와 제2메탈배선층(25a)을 패터닝하여 메탈패드패턴(25)을 형성한다. 여기서, 메탈패드패턴(25)에서 제2메탈배선층(25a)은 제1메탈배선층과 동일하게 알루미늄막이고, 제2반사방지층(25b)은 Ti/TiN이다. 이와 같은 제 2반사방지층(25b)은 패터닝공정시 반사방지(Anti Reflective Coating) 역할을 함과 동시에 제2메탈배선층(25a)으로 사용된 알루미늄막의 부식을 방지하는 역할을 하므로, 패터닝 공정시에 반드시 필요하다.
도 3b에 도시된 바와 같이, 메탈패드패턴(25)을 이루고 있는 제2반사방지층(25b)을 선택적으로 제거하여 제2메탈배선층(25a)의 표면을 노출시킨다. 즉, 제2반사방지층(25b)으로 사용된 Ti/TiN을 제거하여 제2메탈배선층(25a)인 알루미늄막의 표면을 노출시킨다. 이상의 공정을 알루미늄 노출 공정(Al nude process)이라고 한다.
제2반사방지층(25b), 즉 Ti/TiN을 식각하기 위한 공정은, MERIE(Magnetic Enhanced Reactive Ion Etching), ICP(Inductively Ccoupled Plasma) 및 ECR(Electron Cyclotron Resonance)로 이루어진 그룹 중에서 선택되는 플라즈마소스에서 CxFy/Cl2/Ar의 혼합 가스를 주입하여 진행하는데, 바람직하게, 혼합가스에서 각 가스의 유량비율은 15:10:30의 비율로 주입하고, 압력은 10mT∼100mT, 파워는 500W∼1500W의 탑파워(Top power)와 100W∼150W의 바텀파워를 이용하며, 혼합가스에서 CxFy(Fluoro Carbon)의 일예로는 CF4를 사용한다.
예를 들어, Ti/TiN을 식각하기 위한 공정시의 레시피로는, 12mT/600W(Top power)/100W(Bottom power)/10Cl2/30Ar/15CF4 조건을 이용한다. 즉, 압력은 12mT, 탑파워(또는 소스파워)는 600W, 바텀파워(또는 바이어스파워)는 100W, Cl2의 유량은 10sccm, Ar의 유량은 30sccm, CF4의 유량은 15sccm을 사용한다.
상술한 식각공정에 의해 알루미늄막으로 형성된 제2메탈배선층(25a)은 표면과 측벽 모두 노출상태(Nude type)가 된다.
상기와 같이 표면이 노출된 제2메탈배선층(25a)은 메탈패드의 역할을 수행하며, 이하 표면이 노출된 제2메탈배선층(25a)을 '알루미늄 패드(25a)'라고 약칭하기로 한다.
도 3c에 도시된 바와 같이, 알루미늄패드(25a)를 포함한 전면에 보호막(26)을 형성한다. 여기서, 보호막(26)은 HDP 산화막과 플라즈마질화막(PE Nitride)의 순서로 적층된 것이다.
이어서, 리페어/패드 식각 공정을 진행한다.
예컨대, 메탈퓨즈패턴(23) 상부에서 IMD(24)의 일부(IMD1 전체 및 IMD2의 일부)가 잔류하도록 제어하여 보호막(26)과 IMD(24)의 일부를 식각하여 퓨즈박스(101)를 개방시키고, 동시에 알루미늄패드(25a) 상부 표면을 노출시키도록 보호막(26)을 식각하여 패드박스(201)를 개방시킨다.
리페어/패드 식각공정은, RIE(Reactive Ion Etching) 형태의 플라즈마소스에서 CxFy/CHxFy/O2/Ar 혼합 가스를 이용하고, 1000mT∼2000mT의 압력과 1000W∼2000W의 탑파워(또는 소스파워)를 인가하여 진행한다(바텀파워는 인가하지 않음). 여기서, CxFy/CHxFy/O2/Ar 혼합 가스에서 CxFy로는 CF4를 사용하고, CHxFy(Hydro Fluoro Carbon)로는 CHF3를 사용한다.
위와 같은 레시피를 이용한 리페어/패드 식각공정은 300mm 웨이퍼 상에서 5% 이하의 식각률 균일도를 가지면서 퓨즈박스(101)의 바텀프로파일이 라운드 형태('R' 참조)가 되는 성능을 얻을 수 있다.
일예로, 리페어/패드 식각공정은, 1500mT/1000W/170 CF4/20 CHF3/20 O2/1500 Ar의 레시피(CxFy/CHxFy/O2/Ar 혼합가스에서 각 가스의 유량비율을 17:2:2:150의 비율)로 하면 잔류IMD두께를 수 천 Å 정도로 남기는 타겟으로 진행하면서 라운드 형태의 바텀프로파일을 얻을 수 있다.
그리고, 바텀프로파일을 더욱 라운드시키면 잔류IMD두께를 더 확보할 수 있는데(바텀프로파일의 라운드 곡률을 증가시킴), 이를 위해서는 식각공정시 CHxFy의 유량을 CxFy보다 상대적으로 다량 주입하는 조건으로 바꾸어주거나 또는 압력/파워/Ar 유량을 변화시키면 된다. 예컨대, 압력/파워/Ar 유량의 조절을 통해, 즉 1000mT/800W(탑파워)/1000sccm)으로 변화시키면 곡률을 증가시킬 수 있다.
상술한 바와 같이, 알루미늄패드 상부의 Ti/TiN을 미리 제거한 상태에서 리페어/패드 식각공정을 메탈퓨즈패턴(23) 상부에서 수 천 Å 정도의 IMD를 남기는 타겟으로 진행하면, 알루미늄패드(25a) 위의 Ti/TiN은 이미 제거된 상태이므로 자연스럽게 패드박스 오픈이 가능하다. 즉, 리페어/패드 식각공정시 패드박스내 TiN과의 식각선택비 고려없이 퓨즈박스의 잔류 IMD 두께만 제어하여도 패드 오픈이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 상술한 실시예에서는 메탈배선 물질로 알루미늄막을 사용한 경우를 예로 들었으나, 메탈배선 물질로 구리막이 사용되고 그 구리막 위에 반사방지층(Ti/TiN)이 사용된 모든 반도체소자의 메탈퓨즈 및 메탈패드 제조 방법에 적용될 수 있다.
상술한 본 발명은 리페어/패드 식각공정시 노출되는 패드박스의 메탈배선에서 알루미늄막 상부를 미리 노출시킨 상태에서 리페어/패드식각 공정을 진행하므로써, 패드낫오픈 및 퓨즈어택을 동시에 방지하면서도 잔류IMD 두께(Rox)를 수천 Å 이상의 두께로 잔류시킬 수 있는 효과가 있다.

Claims (11)

  1. 반도체 기판 상부에 제1메탈배선층과 제1반사방지층의 순서로 적층된 메탈퓨즈패턴을 형성하는 단계;
    상기 메탈퓨즈패턴 상부에 절연막을 형성하는 단계;
    상기 절연막 상에 제2메탈배선층과 제2반사방지층의 순서로 적층된 메탈패드패턴을 형성하는 단계;
    상기 메탈패드패턴 중에서 상기 제2반사방지층을 제거하여 상기 제2메탈배선층의 표면을 노출시키는 단계;
    상기 표면이 노출된 제2메탈배선층을 포함한 전면에 보호막을 형성하는 단계; 및
    상기 메탈퓨즈패턴 상부에서 상기 절연막이 일정 두께로 잔류하는 타겟으로 리페어/패드 식각을 진행하여 상기 메탈퓨즈패턴 상부에 바텀프로파일이 라운드되는 퓨즈박스를 개방시킴과 동시에 상기 제2메탈배선층의 표면을 노출시키는 패드박스를 개방시키는 단계를 포함하고,
    상기 리페어/패드식각시 불화탄소, 수소화불화탄소, 산소 및 아르곤의 혼합 가스를 이용하는 반도체소자의 제조 방법.
  2. 제1항에 있어서,
    상기 제1,2메탈배선층은 알루미늄막으로 형성하고, 상기 제1,2반사방지층은 Ti/TiN으로 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.
  3. 제2항에 있어서,
    상기 메탈패드패턴 중에서 상기 제2반사방지층을 제거하여 상기 제2메탈배선층의 표면을 노출시키는 단계는,
    MERIE, ICP 및 ECR로 이루어진 그룹 중에서 선택되는 플라즈마소스에서 CF4/Cl2/Ar의 혼합 가스를 이용하여 식각하는 것을 특징으로 하는 반도체소자의 제조 방법.
  4. 제3항에 있어서,
    상기 제2반사방지층의 제거는,
    상기 CF4/Cl2/Ar의 혼합 가스에서 각 가스의 유량비율을 15:10:30의 비율로 하는 것을 특징으로 하는 반도체소자의 제조 방법.
  5. 제4항에 있어서,
    상기 제2반사방지층의 제거는,
    10mT∼100mT의 압력과 500W∼1500W의 탑파워를 인가하여 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  6. 제1항에 있어서,
    상기 리페어/패드 식각은,
    RIE 형태의 플라즈마소스에서 상기 혼합가스로 CF4/CHF3/O2/Ar 혼합 가스를 이용하고, 1000mT∼2000mT의 압력과 1000W∼2000W의 탑파워를 인가하여 상기 퓨즈박스의 바텀프로파일을 라운드되게 하는 것을 특징으로 하는 반도체소자의 제조 방법.
  7. 삭제
  8. 제6항에 있어서,
    상기 CF4/CHF3/O2/Ar 혼합가스에서 각 가스의 유량비율을 17:2:2:150의 비율로 하는 것을 특징으로 하는 반도체소자의 제조 방법.
  9. 제6항에 있어서,
    상기 CF4/CHF3/O2/Ar 혼합가스에서 상기 CHF3의 유량을 상기 CF4보다 상대적으로 다량 주입하는 조건으로 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  10. 제6항에 있어서,
    상기 리페어/패드 식각시,
    상기 압력, 탑파워 및 상기 혼합가스 중의 Ar의 유량을 변화시켜 상기 퓨즈박스의 바텀프로파일의 라운드 곡률을 더 증가시키는 것을 특징으로 하는 반도체소자의 제조 방법.
  11. 제1항에 있어서,
    상기 절연막은,
    PETEOS, HSQ, SRO의 순서로 적층하여 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.
KR1020050075213A 2005-08-17 2005-08-17 메탈퓨즈를 구비한 반도체소자의 제조 방법 KR100805695B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050075213A KR100805695B1 (ko) 2005-08-17 2005-08-17 메탈퓨즈를 구비한 반도체소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050075213A KR100805695B1 (ko) 2005-08-17 2005-08-17 메탈퓨즈를 구비한 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070020865A KR20070020865A (ko) 2007-02-22
KR100805695B1 true KR100805695B1 (ko) 2008-02-21

Family

ID=41627396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050075213A KR100805695B1 (ko) 2005-08-17 2005-08-17 메탈퓨즈를 구비한 반도체소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100805695B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101049383B1 (ko) * 2008-07-04 2011-07-14 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861369B1 (ko) * 2007-05-23 2008-10-01 주식회사 하이닉스반도체 퓨즈를 구비하는 반도체소자의 제조방법
CN103412999A (zh) * 2013-08-20 2013-11-27 南通鑫金建设集团有限公司 装饰工程中基于cad的弧度过大弧线放线方法
CN104022103A (zh) * 2014-06-12 2014-09-03 上海先进半导体制造股份有限公司 芯片及其制造方法
JP2016213293A (ja) * 2015-05-01 2016-12-15 エスアイアイ・セミコンダクタ株式会社 半導体集積回路装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268438B1 (ko) * 1998-07-03 2000-10-16 윤종용 복수의 퓨즈들을 갖는 반도체 메모리 장치
JP2002110641A (ja) * 2000-09-27 2002-04-12 Ricoh Co Ltd 半導体装置の製造方法
KR20040108223A (ko) * 2003-06-17 2004-12-23 삼성전자주식회사 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법
KR100475136B1 (ko) * 2000-12-04 2005-03-08 매그나칩 반도체 유한회사 반도체 소자의 콘택 영역 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268438B1 (ko) * 1998-07-03 2000-10-16 윤종용 복수의 퓨즈들을 갖는 반도체 메모리 장치
JP2002110641A (ja) * 2000-09-27 2002-04-12 Ricoh Co Ltd 半導体装置の製造方法
KR100475136B1 (ko) * 2000-12-04 2005-03-08 매그나칩 반도체 유한회사 반도체 소자의 콘택 영역 형성 방법
KR20040108223A (ko) * 2003-06-17 2004-12-23 삼성전자주식회사 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101049383B1 (ko) * 2008-07-04 2011-07-14 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR20070020865A (ko) 2007-02-22

Similar Documents

Publication Publication Date Title
CN1333456C (zh) 用于制造具有细微图案的半导体装置的方法
KR100805695B1 (ko) 메탈퓨즈를 구비한 반도체소자의 제조 방법
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
KR100512904B1 (ko) 반도체소자의 제조방법
CN102136416A (zh) 制造半导体器件的方法
KR100673196B1 (ko) 플래쉬 메모리 소자의 금속배선 및 콘택플러그 형성방법
KR100780649B1 (ko) 반도체 메모리 장치의 제조방법
KR20050116600A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100524969B1 (ko) 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법
KR20010058545A (ko) 반도체 소자 제조를 위한 자기정렬콘택 식각 방법
KR100505408B1 (ko) 반도체 소자의 금속절연막 형성 방법
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법
US20080003822A1 (en) Method for fabricating semiconductor device
KR100843903B1 (ko) 반도체 소자의 제조방법
KR100771373B1 (ko) 반도체 소자의 플라즈마 식각 방법
KR100300860B1 (ko) 반도체 소자의 알루미늄 금속배선 형성 방법
KR19990069748A (ko) 반도체 소자의 제조 방법
KR100934844B1 (ko) 반도체 소자 및 그 형성방법
KR101096232B1 (ko) 반도체소자의 퓨즈 형성방법
KR100576438B1 (ko) 반도체 소자 제조 방법
KR20080002515A (ko) 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법
KR20010056779A (ko) 금속을 이용한 반도체 소자의 퓨즈 형성 방법
KR20080060344A (ko) 반도체 소자의 패턴 형성 방법
KR20010083728A (ko) 반도체장치의 제조방법
KR20040008646A (ko) 랜딩플러그콘택 구조를 갖는 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee