JP2002110641A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002110641A
JP2002110641A JP2000293508A JP2000293508A JP2002110641A JP 2002110641 A JP2002110641 A JP 2002110641A JP 2000293508 A JP2000293508 A JP 2000293508A JP 2000293508 A JP2000293508 A JP 2000293508A JP 2002110641 A JP2002110641 A JP 2002110641A
Authority
JP
Japan
Prior art keywords
film
gas
fuse
teos
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000293508A
Other languages
English (en)
Inventor
Yukiyoshi Ishimoto
幸由 石本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2000293508A priority Critical patent/JP2002110641A/ja
Publication of JP2002110641A publication Critical patent/JP2002110641A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ヒューズ上の層間絶縁膜にTEOS−SiO
2膜又はTEOS/O3−SiO2膜が含まれていても、
工程数を増加させることなく、ヒューズ上の層間絶縁膜
の残存膜厚のばらつきを抑制する。 【解決手段】 フォトレジストパターン17をマスクに
して、Si34膜15に開口部を形成した後、エッチン
グガスとしてCF4ガス、CHF3ガス、Arガス及びO
2ガスの混合ガスを用いたドライエッチングにより、ヒ
ューズ3上のPSG膜13、TEOS−SiO2膜9及
びBPSG膜5に開口部を形成してトリミング窓開口部
19を形成すると同時に、ボンディングパッド電極11
上のPSG膜13及びTEOS−SiO2膜9に開口部
を形成してボンディングパッド開口部21を形成する。
エッチングガスにO2ガスを混合することにより、TE
OS−SiO2膜9を含む層間絶縁膜のエッチング速度
のばらつきを抑制する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、抵抗値調整用のヒューズを備え、T
EOS(テトラエチルオルソシリケート)−SiO2
及びTEOS/O3−SiO2膜のうちの少なくともいず
れかを含む2層以上の層間絶縁膜を備えた多層配線構造
をもつ半導体装置の製造方法に関するものである。
【0002】
【従来の技術】半導体装置の製造工程において発生する
電気的な不具合を修復するために、レーザー光線で切断
可能なヒューズが半導体装置内に形成されており、この
ヒューズをレーザー光線で切断することにより電気的修
復(調整)を実施するレーザートリミングが行なわれて
いる。ヒューズへのレーザー光線の照射は、ヒューズ上
の層間絶縁膜を周囲より薄くして形成されたトリミング
窓開口部を介して行なわれる。
【0003】トリミング窓開口部には、ヒューズの保護
を目的として、ヒューズ上に層間絶縁膜が残存されてい
る。その層間絶縁膜の残存膜厚は、(1)ヒューズの抵
抗値が吸湿などにより変化しない程度の厚み以上、
(2)レーザー光線によりヒューズを切断することが可
能な厚み以下、を満たすことが必要である。
【0004】また、レーザートリミングに用いられるレ
ーザー光線の出力は一定であるので、ウエハ面内でトリ
ミング窓開口部の層間絶縁膜の残存膜厚がばらつくと、
絶縁膜の残存膜厚が厚い部分ではヒューズの切り残しを
起こしたり、絶縁膜の残存膜厚が薄い部分では下地にダ
メージを与えたりするため、品質的にもトリミング窓開
口部の残存絶縁膜のウエハ面内均一性は重要である。
【0005】従来、トリミング窓開口部の形成方法とし
て、例えばCF4など一般式Cn2n +2で表わされるガ
ス、CHF3など一般式Cnm2n+2-mで表わされるガ
ス及びArガスを混合したエッチングガスによる異方性
のドライエッチングにより複数層の層間絶縁膜を一気に
エッチングして所定の残存膜厚にする方法が用いられて
いる。
【0006】しかし、層間絶縁膜のうち複数層の少なく
とも1層にTEOS−SiO2膜及びTEOS/O3−S
iO2膜のうちのいずれかが用いられている場合、従来
のドライエッチングでは、ウエハ面内において層間絶縁
膜のエッチング速度がばらつき、ひいてはヒューズ上の
層間絶縁膜の残存膜厚がばらつくという問題があった。
【0007】このような問題を解決すべく、ヒューズ上
に形成された層間絶縁膜の中間にエッチング選択性の高
いアルミミウムなどのエッチングストッパーを設けて、
ヒューズ上の層間絶縁膜の残存膜厚精度を保つ方法が提
案されている(特開平10−256373号公報参
照)。しかし、その方法では工程数が増加するという問
題があった。
【0008】
【発明が解決しようとする課題】そこで本発明は、ヒュ
ーズ上の層間絶縁膜にTEOS−SiO2膜又はTEO
S/O3−SiO2膜が含まれていても、工程数を増加さ
せることなく、ヒューズ上の層間絶縁膜の残存膜厚のば
らつきを抑制できる半導体装置の製造方法を提供するこ
とを目的とするものである。
【0009】
【課題を解決するための手段】本発明は、ヒューズを備
え、TEOS−SiO2膜及びTEOS/O3−SiO 2
膜のうちの少なくともいずれかを含む2層以上の層間絶
縁膜を備えた多層配線構造をもつ半導体装置の製造方法
であって、ヒューズ上の層間絶縁膜を周囲より薄くして
レーザートリミング用のトリミング窓開口部を形成する
際に、少なくとも有機フッ素化合物、不活性ガス及びO
2ガスを含むエッチングガスによる異方性のドライエッ
チングを用いる。
【0010】少なくとも有機フッ素化合物、不活性ガス
及びO2ガスを含むガス、特にO2ガスを混合したエッチ
ングガスを用いることにより、TEOS−SiO2膜又
はTEOS/O3−SiO2膜と他の絶縁膜とのエッチン
グ速度の差を抑制し、ひいてはトリミング窓開口部の層
間絶縁膜の残存膜厚のばらつきを抑制する。
【0011】
【発明の実施の形態】有機フッ素化合物の一例は一般式
n2n+2で表わされるガス及び一般式Cn m2n+2-m
で表わされるガスであり、不活性ガスの一例はArガス
である。エッチングガスのO2ガスの流量比の一例は0.
7〜1.4体積%である。トリミング窓開口部の形成と
同時にボンディングパッド電極上の層間絶縁膜を除去し
てボンディングパッド開口部を形成することが好まし
い。その結果、製造工程数を減少させることができる。
【0012】
【実施例】図1は一実施例を示す工程断面図である。こ
こでは2層メタル配線構造を備えた半導体装置を例に示
す。ただし、本発明はこの実施例に限定されるものでは
なく、特許請求の範囲に記載された要旨の範囲内で種々
の変更が可能である。
【0013】(a)シリコン基板1上に、膜厚が350
0〜5000Å、幅寸法が2.0〜4.0μmのポリシリ
コンからなるヒューズ3を形成した後、その上からシリ
コン基板1上に、層間絶縁膜としてのBPSG膜5を8
000Åの膜厚で形成する。BPSG膜5にスルーホー
ル(図示は省略)を形成した後、BPSG膜5上にアル
ミニウム膜を7000Åの膜厚で形成し、そのアルミニ
ウム膜をパターニングして1層目のアルミニウム配線7
を形成する。さらにその上からBPSG膜5上に層間絶
縁膜としてのTEOS−SiO2膜9を10000Åの
膜厚で形成する。
【0014】TEOS−SiO2膜9にスルーホール
(図示は省略)を形成した後、TEOS−SiO2膜9
上にアルミニウム膜を10000Åの膜厚で形成し、そ
のアルミニウム膜をパターニングしてボンディングパッ
ド電極11及び2層目のアルミニウム配線(図示は省
略)を形成する。その上からTEOS−SiO2膜9上
にPSG膜13を4000Åの膜厚で形成し、さらにそ
の上にSi34膜15を12000Åの膜厚で形成す
る。PSG膜13及びSi34膜15はパッシベーショ
ン膜(表面保護膜)を構成する。
【0015】Si34膜15上に、ボンディングパッド
開口部形成用のフォトレジストパターン17を2500
0Åの膜厚で形成する。フォトレジストパターン17形
成用の写真製版マスクは、ボンディングパッド開口部と
トリミング窓開口部の両方を開口するためのパターンと
なっており、この写真製版により形成されたフォトレジ
ストパターン17には、ヒューズ3上のトリミング窓形
成領域に開口寸法aが8〜16μmの開口部17aが形
成されており、ボンディングパッド電極11上のボンデ
ィングパッド開口部形成領域に開口寸法bが85〜90
μmの開口部17bが形成されている。ここで、フォト
レジストパターン17に代えて、開口部17a,17b
が同様に形成された膜厚が40000Åのポリイミド膜
パターンを用いてもよい。
【0016】(b)フォトレジストパターン17をマス
クにして、平行平板型プラズマエッチャーを用いてドラ
イエッチングにより、ヒューズ3上のSi34膜15に
開口部を形成すると同時に、ボンディングパッド電極1
1上のSi34膜15に開口部を形成する。ここでエッ
チングガスとしてはNF3ガス又はCF4/O2ガスを用
いる。
【0017】さらに、フォトレジストパターン17をマ
スクにして、平行平板型プラズマエッチャーを用いてド
ライエッチングにより、ヒューズ3上のSi34膜15
の開口部を介してPSG膜13、TEOS−SiO2
9及びBPSG膜5に開口部を形成してトリミング窓開
口部19を形成すると同時に、ボンディングパッド電極
11上のSi34膜15の開口部を介してPSG膜13
に開口部を形成してボンディングパッド開口部21を形
成する。
【0018】このドライエッチングにおいて、エッチン
グガスとしては、CF4ガス、CHF3ガス、Arガス及
びO2ガスの混合ガスを用いる。エッチングガスのガス
流量比は、CF4/CHF3/Ar/O2=70/30/
600/5sccmである。ここで、O2ガスの流量は
5〜10sccmの間で変更可能であり、すなわちO2
ガスの流量比は0.7〜1.4体積%の間で変更可能であ
る。その他のドライエッチング条件は、圧力:200P
a,RFパワー:500w,電極間隔:1.0cm,下
部電極温度0℃,処理時間2分であった。このような条
件でエッチングを行なったときの残膜規格は8000±
2000Åである。
【0019】上記のエッチング条件でトリミング窓開口
部19を形成したときの結果を表1に示す。「O2
り」は上記条件でのヒューズ3上の層間絶縁膜の残存膜
厚及び分散を示し、「O2無し」は比較例としてO2ガス
をエッチングガスに混合しなかった場合を示す。
【0020】
【表1】
【0021】表1から、エッチングガスにO2ガスを混
合した場合の方が混合しない場合よりも残存膜厚のばら
つきが大幅に改善されることが分かる。異方性成分のC
HF3ガスとAr/O2ガスを一定比率で混合することに
より、トリミング窓開口部19及びボンディングパッド
開口部21を異方性に仕上げることができるだけでな
く、ポリマー生成物の生成を抑制することが可能とな
り、ウエハ面内における層間絶縁膜のエッチング速度の
ばらつきを抑制することができ、結果として、ヒューズ
3上の層間絶縁膜の残存膜厚のばらつきを抑制すること
ができる。さらに、ヒューズ3上の層間絶縁膜の残存膜
厚の再現性も向上させることができる。実施例では層間
絶縁膜の一部にTEOS−SiO2膜を用いた例を示し
ているが、TEOS/O3−SiO2膜を用いた場合又は
TEOS−SiO2膜とTEOS/O3−SiO2膜の両
方を用いた場合でも同様の効果が得られる。
【0022】このように、ヒューズ上の層間絶縁膜にT
EOS−SiO2膜又はTEOS/O3−SiO2膜が含
まれていても、ヒューズ上の層間絶縁膜の残存膜厚をウ
エハ面内で良好な均一性もって制御することができるの
で、レーザー光線によるヒューズ切断時の不具合を解消
することができる。さらに、アルミニウム等のエッチン
グストッパー膜を形成する必要はないので、工程数を増
やさないで済むことになる。
【0023】上記実施例ではトリミング窓開口部とボン
ディングパッド開口部を同時に形成しているが、別々の
エッチング工程で形成するようにしてもよい。また、上
記実施例では2層メタル配線構造を備えた半導体装置の
製造方法を示しているが、本発明はこれに限定されるも
のではなく、3層以上の多層配線構造を備えた半導体装
置の製造方法にも適用することができる。また、エッチ
ングガスとしてCF4、CHF3、Ar及びO2の混合ガ
スを用いているが、本発明はこれに限定されるものでは
なく、CF4に代えて一般式Cn 2n+2で表わされるガ
ス、例えばC26やC38などを用いることができ、C
HF 3に代えて一般式Cnm2n+2-mで表わされるガ
ス、例えばCH3CF3などを用いることができる。
【0024】また、上記実施例ではポリシリコンからな
るヒューズを用いているが、本発明はこれに限定される
ものではなく、例えばW(タングステン)などの単一金
属層のほか、ポリシリコンに金属層を積層したWSi/
ポリシリコン(WSiはタングステンシリサイドを示
し、WSi2,W5Si3を含む。)、TiSi/ポリシリコン
(TiSiはチタンシリサイドを示し、TiSi,TiSi2,T
i5Si3を含む。)など、他の材料からなるヒューズを用
いてもよい。
【0025】
【発明の効果】本発明にかかる半導体装置の製造方法で
は、ヒューズ上の層間絶縁膜を周囲より薄くしてレーザ
ートリミング用のトリミング窓開口部を形成する際に、
少なくとも有機フッ素化合物、不活性ガス及びO2ガス
を含むエッチングガスによる異方性のドライエッチング
を用いるようにしたので、ヒューズ上の層間絶縁膜にT
EOS−SiO2膜及びTEOS/O3−SiO2膜のう
ちの少なくともいずれかを含む場合であっても、工程数
を増加させることなく、ヒューズ上の層間絶縁膜の残存
膜厚のばらつきを抑制でき、その残存膜厚のウエハ面内
均一性を向上させることができ、さらにその残存膜厚の
再現性を向上させることができる。
【図面の簡単な説明】
【図1】一実施例を示す工程断面図である。
【符号の説明】
1 シリコン基板 3 ヒューズ 5 BPSG膜(層間絶縁膜) 7 アルミニウム配線 9 TEOS−SiO2膜(層間絶縁膜) 11 ボンディングパッド電極 13 PSG膜(表面保護膜) 15 Si34膜(表面保護膜) 17 レジストパターン 19 トリミング窓開口部 21 ボンディングパッド開口部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/822 Fターム(参考) 5F004 AA01 CA02 CA03 DA00 DA01 DA02 DA03 DA16 DA23 DA26 DB04 DB06 DB07 EB03 5F033 HH08 JJ08 KK04 KK08 KK19 KK27 KK28 MM07 QQ09 QQ12 QQ15 QQ16 QQ37 QQ39 RR04 RR06 RR14 RR15 SS04 SS11 VV11 WW06 XX33 XX36 5F038 AV02 AV15 EZ15 EZ20 5F064 FF05 FF27 FF42 GG03

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 抵抗値調整用のヒューズを備え、TEO
    S−SiO2膜及びTEOS/O3−SiO2膜のうちの
    少なくともいずれかを含む2層以上の層間絶縁膜を備え
    た多層配線構造をもつ半導体装置の製造方法において、 前記ヒューズ上の層間絶縁膜を周囲より薄くしてレーザ
    ートリミング用のトリミング窓開口部を形成する際に、
    少なくとも有機フッ素化合物、不活性ガス及びO2ガス
    を含むエッチングガスによる異方性のドライエッチング
    を用いることを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記有機フッ素化合物は、一般式Cn
    2n+2で表わされるガス及び一般式Cnm2n+2-mで表わ
    されるガスであり、前記不活性ガスはArガスである請
    求項1に記載の製造方法。
  3. 【請求項3】 前記エッチングガス中でのO2ガスの流
    量比は0.7〜1.4体積%である請求項1又は2に記載
    の製造方法。
  4. 【請求項4】 前記トリミング窓開口部の形成と同時に
    ボンディングパッド電極上の層間絶縁膜を除去してボン
    ディングパッド開口部を形成する請求項1、2又は3の
    いずれかに記載の製造方法。
JP2000293508A 2000-09-27 2000-09-27 半導体装置の製造方法 Pending JP2002110641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000293508A JP2002110641A (ja) 2000-09-27 2000-09-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000293508A JP2002110641A (ja) 2000-09-27 2000-09-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002110641A true JP2002110641A (ja) 2002-04-12

Family

ID=18776283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000293508A Pending JP2002110641A (ja) 2000-09-27 2000-09-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002110641A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684451B1 (ko) 2004-12-29 2007-02-16 동부일렉트로닉스 주식회사 건식 식각을 이용한 반도체 제조 방법
KR100703837B1 (ko) 2005-06-09 2007-04-06 주식회사 하이닉스반도체 반도체 메모리 장치의 제조방법
KR100718803B1 (ko) * 2005-11-14 2007-05-16 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP2007214177A (ja) * 2006-02-07 2007-08-23 Seiko Epson Corp 半導体装置およびその製造方法
KR100805695B1 (ko) * 2005-08-17 2008-02-21 주식회사 하이닉스반도체 메탈퓨즈를 구비한 반도체소자의 제조 방법
JP2008052255A (ja) * 2006-07-25 2008-03-06 Nec Lcd Technologies Ltd アクティブマトリクス基板の製造方法
JP2017069436A (ja) * 2015-09-30 2017-04-06 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684451B1 (ko) 2004-12-29 2007-02-16 동부일렉트로닉스 주식회사 건식 식각을 이용한 반도체 제조 방법
KR100703837B1 (ko) 2005-06-09 2007-04-06 주식회사 하이닉스반도체 반도체 메모리 장치의 제조방법
KR100805695B1 (ko) * 2005-08-17 2008-02-21 주식회사 하이닉스반도체 메탈퓨즈를 구비한 반도체소자의 제조 방법
KR100718803B1 (ko) * 2005-11-14 2007-05-16 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP2007214177A (ja) * 2006-02-07 2007-08-23 Seiko Epson Corp 半導体装置およびその製造方法
JP4735835B2 (ja) * 2006-02-07 2011-07-27 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2008052255A (ja) * 2006-07-25 2008-03-06 Nec Lcd Technologies Ltd アクティブマトリクス基板の製造方法
JP2017069436A (ja) * 2015-09-30 2017-04-06 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6893969B2 (en) Use of ammonia for etching organic low-k dielectrics
US6090304A (en) Methods for selective plasma etch
JP5134363B2 (ja) プラズマ加工システムによる基板エッチング法
JP5183850B2 (ja) 有機ケイ酸塩誘電体の層を有する半導体ウエハからフォトレジストを剥離する方法
JP2003045964A (ja) 半導体装置及びその製造方法
TWI784183B (zh) 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊
US6271115B1 (en) Post metal etch photoresist strip method
KR20020073393A (ko) 루테늄 또는 루테늄산화물을 갖는 반도체 장치의 제조 방법
JP2002110641A (ja) 半導体装置の製造方法
JPH04251925A (ja) 半導体装置の製造方法
US20180145145A1 (en) Method for forming semiconductor device structure using double patterning
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
US6841467B2 (en) Method for producing semiconductor device
JP2907314B2 (ja) 半導体装置の製造方法
US7001692B2 (en) Method of forming a mask having nitride film
JP2000031123A (ja) 半導体装置の製造方法
US20020039837A1 (en) Method of manufacturing a semiconductor device
JP3211634B2 (ja) 半導体装置の製造方法
KR100475729B1 (ko) 질화티타늄및텅스텐실리사이드막질식각용에천트와그제조방법및이를이용한반도체소자제조방법
JP3877461B2 (ja) 半導体装置の製造方法
JP2000260871A (ja) 半導体装置の製造方法
JP2005101287A (ja) 半導体装置の製造方法及び半導体装置
JPH0669169A (ja) 半導体装置の製造方法
JPH05283378A (ja) 半導体装置の製造方法
JPH05136100A (ja) エツチング方法