JPH1065000A - 半導体装置のコンタクトホール形成方法 - Google Patents
半導体装置のコンタクトホール形成方法Info
- Publication number
- JPH1065000A JPH1065000A JP22022096A JP22022096A JPH1065000A JP H1065000 A JPH1065000 A JP H1065000A JP 22022096 A JP22022096 A JP 22022096A JP 22022096 A JP22022096 A JP 22022096A JP H1065000 A JPH1065000 A JP H1065000A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- pattern
- mask
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 レジストパターンを薄くしてコンタクトホー
ルを高精度に形成することができるとともに、導電性ポ
リマーによる配線間の短絡を防止でき、しかも層間絶縁
膜の膜減りを防止できる半導体装置のコンタクトホール
形成方法を提供すること。 【解決手段】 レジストパターン３９をマスクにして薄
い第２窒化シリコン膜３８をエッチングし、第２窒化シ
リコン膜パターン３８ａを形成する。レジストパターン
３９の除去後、第２窒化シリコン膜パターン３８ａをマ
スクにして層間絶縁膜３７をエッチングする。第１、第
２導電膜パターン３４，３５は第１窒化シリコン膜３６
で覆っておく。第１窒化シリコン膜３６の膜厚ｔ１と第
２窒化シリコン膜３８の膜厚ｔ２はｔ１≦ｔ２に設定す
る。
ルを高精度に形成することができるとともに、導電性ポ
リマーによる配線間の短絡を防止でき、しかも層間絶縁
膜の膜減りを防止できる半導体装置のコンタクトホール
形成方法を提供すること。 【解決手段】 レジストパターン３９をマスクにして薄
い第２窒化シリコン膜３８をエッチングし、第２窒化シ
リコン膜パターン３８ａを形成する。レジストパターン
３９の除去後、第２窒化シリコン膜パターン３８ａをマ
スクにして層間絶縁膜３７をエッチングする。第１、第
２導電膜パターン３４，３５は第１窒化シリコン膜３６
で覆っておく。第１窒化シリコン膜３６の膜厚ｔ１と第
２窒化シリコン膜３８の膜厚ｔ２はｔ１≦ｔ２に設定す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板上の層
間絶縁膜に、同基板上の導電膜パターンに到達するよう
にコンタクトホールを形成する半導体装置のコンタクト
ホール形成方法に関する。
間絶縁膜に、同基板上の導電膜パターンに到達するよう
にコンタクトホールを形成する半導体装置のコンタクト
ホール形成方法に関する。
【０００２】
【従来の技術】従来、半導体基板上の層間絶縁膜に、同
層間絶縁膜下方の高低差を有する導電膜パターンに到達
するようにコンタクトホールを形成するには図４に示す
ように行われている。すなわち、まず、シリコン基板１
１の表面に厚い第１絶縁膜１２と薄い第２絶縁膜１３を
形成する。次に、この第１絶縁膜１２と第２絶縁膜１３
上に第１導電膜パターン１４と第２導電膜パターン１５
を形成する。その後、第１導電膜パターン１４および第
２導電膜パターン１５を覆って基板１１上の全面に層間
絶縁膜１６を形成する。さらに、層間絶縁膜１６上にレ
ジストパターン１７を形成する。そして、このレジスト
パターン１７をマスクとして層間絶縁膜１６をドライエ
ッチングでエッチングすることにより、この層間絶縁膜
１６に第１および第２導電膜パターン１４，１５に到達
するコンタクトホール１８，１９を形成する。
層間絶縁膜下方の高低差を有する導電膜パターンに到達
するようにコンタクトホールを形成するには図４に示す
ように行われている。すなわち、まず、シリコン基板１
１の表面に厚い第１絶縁膜１２と薄い第２絶縁膜１３を
形成する。次に、この第１絶縁膜１２と第２絶縁膜１３
上に第１導電膜パターン１４と第２導電膜パターン１５
を形成する。その後、第１導電膜パターン１４および第
２導電膜パターン１５を覆って基板１１上の全面に層間
絶縁膜１６を形成する。さらに、層間絶縁膜１６上にレ
ジストパターン１７を形成する。そして、このレジスト
パターン１７をマスクとして層間絶縁膜１６をドライエ
ッチングでエッチングすることにより、この層間絶縁膜
１６に第１および第２導電膜パターン１４，１５に到達
するコンタクトホール１８，１９を形成する。
【０００３】しかるに、このような方法では、第１絶縁
膜１２と第２絶縁膜１３の厚さが異なるために、第１導
電膜パターン１４と第２導電膜パターン１５上で層間絶
縁膜１６の厚さが異なり、この層間絶縁膜１６にドライ
エッチングでコンタクトホール１８，１９を形成した
際、層間絶縁膜１６の厚さが薄い第１導電膜パターン１
４上のコンタクトホール１８が先に開孔される。したが
って、そのときから、層間絶縁膜１６の厚さが厚い第２
導電膜パターン１５上のコンタクトホール１９が開孔さ
れるまで、第１導電膜パターン１４はエッチングガスに
晒されることになる。ゆえに、層間絶縁膜１６と導電膜
パターン１４，１５でエッチング速度差があるといって
も、エッチングガスに晒されている間に第１導電膜パタ
ーン１４にエッチングが生じ、図５に示すように第１導
電膜パターン１４の表面に凹部が発生したり、特に層間
絶縁膜１６の膜厚差が極めて大きい場合には、図６に示
すようにコンタクトホール１８が第１導電膜パターン１
４を貫通してしまうということがあった。
膜１２と第２絶縁膜１３の厚さが異なるために、第１導
電膜パターン１４と第２導電膜パターン１５上で層間絶
縁膜１６の厚さが異なり、この層間絶縁膜１６にドライ
エッチングでコンタクトホール１８，１９を形成した
際、層間絶縁膜１６の厚さが薄い第１導電膜パターン１
４上のコンタクトホール１８が先に開孔される。したが
って、そのときから、層間絶縁膜１６の厚さが厚い第２
導電膜パターン１５上のコンタクトホール１９が開孔さ
れるまで、第１導電膜パターン１４はエッチングガスに
晒されることになる。ゆえに、層間絶縁膜１６と導電膜
パターン１４，１５でエッチング速度差があるといって
も、エッチングガスに晒されている間に第１導電膜パタ
ーン１４にエッチングが生じ、図５に示すように第１導
電膜パターン１４の表面に凹部が発生したり、特に層間
絶縁膜１６の膜厚差が極めて大きい場合には、図６に示
すようにコンタクトホール１８が第１導電膜パターン１
４を貫通してしまうということがあった。
【０００４】この問題点を解決したのが図７に示す従来
の第２の方法である。この方法では、第１絶縁膜１２上
と第２絶縁膜１３上に第１、第２導電膜パターン１４，
１５を形成した後、この第１、第２導電膜パターン１
４，１５を覆って窒化シリコン膜２０を形成する。この
窒化シリコン膜２０を形成しておくと、レジストパター
ン１７をマスクとして層間絶縁膜１６をドライエッチン
グでエッチングしてコンタクトホール１８，１９を形成
した際、エッチングは図７（ａ）に示すように窒化シリ
コン膜２０の表面で止まる。したがって、第１導電膜パ
ターン１４上のコンタクトホール１８が先に開孔されて
も、窒化シリコン膜２０によって第１導電膜パターン１
４がエッチングガスに晒されることはなく、第１導電膜
パターン１４は保護される。その後、第２導電膜パター
ン１５上のコンタクトホール１９が開孔されたならば、
レジストパターン１７を除去した上で、あるいはレジス
トパターン１７を残存させたままエッチングガスを変え
て図７（ｂ）に示すようにコンタクトホール１８，１９
底部の窒化シリコン膜２０を同時に同一時間で除去する
ことにより、導電膜パターン１４，１５をエッチングす
ることなくコンタクトホール１８，１９を第１、第２導
電膜パターン１４，１５に到達する構造とすることがで
きる。
の第２の方法である。この方法では、第１絶縁膜１２上
と第２絶縁膜１３上に第１、第２導電膜パターン１４，
１５を形成した後、この第１、第２導電膜パターン１
４，１５を覆って窒化シリコン膜２０を形成する。この
窒化シリコン膜２０を形成しておくと、レジストパター
ン１７をマスクとして層間絶縁膜１６をドライエッチン
グでエッチングしてコンタクトホール１８，１９を形成
した際、エッチングは図７（ａ）に示すように窒化シリ
コン膜２０の表面で止まる。したがって、第１導電膜パ
ターン１４上のコンタクトホール１８が先に開孔されて
も、窒化シリコン膜２０によって第１導電膜パターン１
４がエッチングガスに晒されることはなく、第１導電膜
パターン１４は保護される。その後、第２導電膜パター
ン１５上のコンタクトホール１９が開孔されたならば、
レジストパターン１７を除去した上で、あるいはレジス
トパターン１７を残存させたままエッチングガスを変え
て図７（ｂ）に示すようにコンタクトホール１８，１９
底部の窒化シリコン膜２０を同時に同一時間で除去する
ことにより、導電膜パターン１４，１５をエッチングす
ることなくコンタクトホール１８，１９を第１、第２導
電膜パターン１４，１５に到達する構造とすることがで
きる。
【０００５】
【発明が解決しようとする課題】しかるに、上記のよう
な従来の方法では、いずれもレジストパターン１７をマ
スクにして層間絶縁膜１６のドライエッチングを行って
コンタクトホール１８，１９を形成しており、この際、
レジスト成分中の炭素等を含むポリマーがコンタクトホ
ール１８，１９の側壁に再付着することによりエッチン
グの異方性を保持しているが、コンタクトホール１８，
１９の形成後レジストパターン１７を除去した後も前記
炭素を含む導電性ポリマーが層間絶縁膜１６の表面に残
り、配線（コンタクトホール１８，１９内および層間絶
縁膜１６上に形成される）間の短絡を引き起すという問
題があった。
な従来の方法では、いずれもレジストパターン１７をマ
スクにして層間絶縁膜１６のドライエッチングを行って
コンタクトホール１８，１９を形成しており、この際、
レジスト成分中の炭素等を含むポリマーがコンタクトホ
ール１８，１９の側壁に再付着することによりエッチン
グの異方性を保持しているが、コンタクトホール１８，
１９の形成後レジストパターン１７を除去した後も前記
炭素を含む導電性ポリマーが層間絶縁膜１６の表面に残
り、配線（コンタクトホール１８，１９内および層間絶
縁膜１６上に形成される）間の短絡を引き起すという問
題があった。
【０００６】また、レジストパターン１７は、厚い層間
絶縁膜１６をドライエッチングする時の膜減りを考慮し
て１，２μｍ前後、あるいは１．２μｍ以上と厚く形成
しなければならないが、このように厚いとレジストパタ
ーン１７をフォトリソ工程で形成する際の解像度が低下
するので、レジストパターン１７を高精度に形成するこ
とができず、延いてはコンタクトホール１８，１９を高
精度に開孔することができなかった。
絶縁膜１６をドライエッチングする時の膜減りを考慮し
て１，２μｍ前後、あるいは１．２μｍ以上と厚く形成
しなければならないが、このように厚いとレジストパタ
ーン１７をフォトリソ工程で形成する際の解像度が低下
するので、レジストパターン１７を高精度に形成するこ
とができず、延いてはコンタクトホール１８，１９を高
精度に開孔することができなかった。
【０００７】
【課題を解決するための手段】本発明は上述の課題を解
決するために、次のような半導体装置のコンタクトホー
ル形成方法とする。まず、半導体基板表面の絶縁膜上に
導電膜パターンを形成し、この導電膜パターンをエッチ
ング保護絶縁膜で覆った後、このエッチング保護絶縁膜
および前記導電膜パターンを覆うように基板上の全面に
層間絶縁膜を形成する。次に、前記層間絶縁膜上にマス
ク用絶縁膜を形成し、その上にレジストパターンを形成
し、このレジストパターンをマスクとして前記マスク用
絶縁膜をエッチングすることにより、マスク用絶縁膜パ
ターンを形成する。その後、前記レジストパターンを除
去した後、前記マスク用絶縁膜パターンをマスクとして
層間絶縁膜をエッチングすることにより、この層間絶縁
膜に前記エッチング保護絶縁膜に到達するコンタクトホ
ールを形成する。その後、前記コンタクトホール底部の
前記エッチング保護絶縁膜を除去し、前記コンタクトホ
ールを前記導電膜パターンに到達させる。
決するために、次のような半導体装置のコンタクトホー
ル形成方法とする。まず、半導体基板表面の絶縁膜上に
導電膜パターンを形成し、この導電膜パターンをエッチ
ング保護絶縁膜で覆った後、このエッチング保護絶縁膜
および前記導電膜パターンを覆うように基板上の全面に
層間絶縁膜を形成する。次に、前記層間絶縁膜上にマス
ク用絶縁膜を形成し、その上にレジストパターンを形成
し、このレジストパターンをマスクとして前記マスク用
絶縁膜をエッチングすることにより、マスク用絶縁膜パ
ターンを形成する。その後、前記レジストパターンを除
去した後、前記マスク用絶縁膜パターンをマスクとして
層間絶縁膜をエッチングすることにより、この層間絶縁
膜に前記エッチング保護絶縁膜に到達するコンタクトホ
ールを形成する。その後、前記コンタクトホール底部の
前記エッチング保護絶縁膜を除去し、前記コンタクトホ
ールを前記導電膜パターンに到達させる。
【０００８】
【発明の実施の形態】次に添付図面を参照して本発明に
よる半導体装置のコンタクトホール形成方法の実施の形
態を詳細に説明する。図１および図２は本発明の実施の
形態を工程順に示す断面図である。この実施の形態で
は、まず図１（ａ）に示すように、シリコン基板３１の
表面に素子活性領域を相互に分離する選択酸化膜である
厚い第１絶縁膜３２（膜厚５０００Å）とＭＯＳ型トラ
ンジスタのゲート酸化膜となる薄い第２絶縁膜３３（膜
厚１５０Å）を形成する。次に、第１絶縁膜３２と第２
絶縁膜３３上に２０００Å厚の多結晶シリコンで第１導
電膜パターン３４および第２導電膜パターン３５を形成
する。その後、第１および第２導電膜パターン３４，３
５を覆ってエッチング保護絶縁膜として第１窒化シリコ
ン膜３６を１０００Åの膜厚に形成する。その後、図１
（ｂ）に示すように、第１窒化シリコン膜３６および第
１、第２導電膜パターン３４，３５を覆って基板３１上
の全面に層間絶縁膜３７を形成する。この層間絶縁膜３
７は酸化シリコン膜からなり、５５００Å程度の膜厚に
形成され、表面は平坦に形成される。次に、この層間絶
縁膜３７の表面にマスク用絶縁膜として第２窒化シリコ
ン膜３８を１０００Åの膜厚に形成する（条件：６５０
Ｗ，１．７Ｔｏｒｒ，ＣＦ4 ／ＣＨＦ3 ／Ａｒ＝６０／
４０／８００SCCM）。
よる半導体装置のコンタクトホール形成方法の実施の形
態を詳細に説明する。図１および図２は本発明の実施の
形態を工程順に示す断面図である。この実施の形態で
は、まず図１（ａ）に示すように、シリコン基板３１の
表面に素子活性領域を相互に分離する選択酸化膜である
厚い第１絶縁膜３２（膜厚５０００Å）とＭＯＳ型トラ
ンジスタのゲート酸化膜となる薄い第２絶縁膜３３（膜
厚１５０Å）を形成する。次に、第１絶縁膜３２と第２
絶縁膜３３上に２０００Å厚の多結晶シリコンで第１導
電膜パターン３４および第２導電膜パターン３５を形成
する。その後、第１および第２導電膜パターン３４，３
５を覆ってエッチング保護絶縁膜として第１窒化シリコ
ン膜３６を１０００Åの膜厚に形成する。その後、図１
（ｂ）に示すように、第１窒化シリコン膜３６および第
１、第２導電膜パターン３４，３５を覆って基板３１上
の全面に層間絶縁膜３７を形成する。この層間絶縁膜３
７は酸化シリコン膜からなり、５５００Å程度の膜厚に
形成され、表面は平坦に形成される。次に、この層間絶
縁膜３７の表面にマスク用絶縁膜として第２窒化シリコ
ン膜３８を１０００Åの膜厚に形成する（条件：６５０
Ｗ，１．７Ｔｏｒｒ，ＣＦ4 ／ＣＨＦ3 ／Ａｒ＝６０／
４０／８００SCCM）。
【０００９】続いて、図２（ａ）に示すように、第２窒
化シリコン膜３８上にホトリソ工程でレジストパターン
３９を形成する。このレジストパターン３９は、レジス
ト膜厚が０．５μｍである。このレジストパターン３９
を形成したならば、次にこのレジストパターン３９をマ
スクとして第２窒化シリコン膜３８をエッチングし、第
２窒化シリコン膜パターン３８ａを形成する。しかる
後、図２（ｂ）に示すように、レジストパターン３９を
酸素アッシングもしくは硫酸＋過酸化水素水混合薬液等
を用いて剥離除去する。その後、第２窒化シリコン膜パ
ターン３８ａをマスクとして異方性ドライエッチングで
層間絶縁膜３７をエッチングすることにより、この層間
絶縁膜３７に、第１および第２導電膜パターン３４，３
５上で第１窒化シリコン膜３６に到達するコンタクトホ
ール４０，４１を形成する。しかる後、コンタクトホー
ル４０，４１底部の第１窒化シリコン膜３６をドライエ
ッチング（条件：１５０Ｗ，ＣＦ4 ／Ｏ2 １７％）で
図２（ｃ）に示すように除去することにより、コンタク
トホール４０，４１を第１、第２導電膜パターン３４，
３５まで到達させる。このとき、第１窒化シリコン膜３
６と同材質、同一膜厚の第２窒化シリコン膜パターン３
８ａも、コンタクトホール４０，４１底部の第１窒化シ
リコン膜３６とともにエッチングされ、層間絶縁膜３７
の表面から除去される。以上でコンタクトホールの形式
工程をすべて終了する。
化シリコン膜３８上にホトリソ工程でレジストパターン
３９を形成する。このレジストパターン３９は、レジス
ト膜厚が０．５μｍである。このレジストパターン３９
を形成したならば、次にこのレジストパターン３９をマ
スクとして第２窒化シリコン膜３８をエッチングし、第
２窒化シリコン膜パターン３８ａを形成する。しかる
後、図２（ｂ）に示すように、レジストパターン３９を
酸素アッシングもしくは硫酸＋過酸化水素水混合薬液等
を用いて剥離除去する。その後、第２窒化シリコン膜パ
ターン３８ａをマスクとして異方性ドライエッチングで
層間絶縁膜３７をエッチングすることにより、この層間
絶縁膜３７に、第１および第２導電膜パターン３４，３
５上で第１窒化シリコン膜３６に到達するコンタクトホ
ール４０，４１を形成する。しかる後、コンタクトホー
ル４０，４１底部の第１窒化シリコン膜３６をドライエ
ッチング（条件：１５０Ｗ，ＣＦ4 ／Ｏ2 １７％）で
図２（ｃ）に示すように除去することにより、コンタク
トホール４０，４１を第１、第２導電膜パターン３４，
３５まで到達させる。このとき、第１窒化シリコン膜３
６と同材質、同一膜厚の第２窒化シリコン膜パターン３
８ａも、コンタクトホール４０，４１底部の第１窒化シ
リコン膜３６とともにエッチングされ、層間絶縁膜３７
の表面から除去される。以上でコンタクトホールの形式
工程をすべて終了する。
【００１０】このような方法によれば、レジストパター
ン３９は、その下の１０００Åと薄い第２窒化シリコン
膜３８をパターニングするためだけに使用されているか
ら、０．５μｍと薄くすることができる。そして、この
ように薄ければ、このレジストパターン３９をホトリソ
工程で形成する際の解像度が向上するから、このレジス
トパターン３９を高精度で形成することができる。そし
て、レジストパターン３９が高精度にパターニングされ
れば、第２窒化シリコン膜パターン３８ａも高精度に形
成することができ、延いてはこの第２窒化シリコン膜パ
ターン３８ａをマスクとしてコンタクトホール４０，４
１を高精度に形成できる。
ン３９は、その下の１０００Åと薄い第２窒化シリコン
膜３８をパターニングするためだけに使用されているか
ら、０．５μｍと薄くすることができる。そして、この
ように薄ければ、このレジストパターン３９をホトリソ
工程で形成する際の解像度が向上するから、このレジス
トパターン３９を高精度で形成することができる。そし
て、レジストパターン３９が高精度にパターニングされ
れば、第２窒化シリコン膜パターン３８ａも高精度に形
成することができ、延いてはこの第２窒化シリコン膜パ
ターン３８ａをマスクとしてコンタクトホール４０，４
１を高精度に形成できる。
【００１１】また、上記の方法では、第２窒化シリコン
膜パターン３８ａをマスクとして層間絶縁膜３７をドラ
イエッチングしているので、レジストパターンをマスク
とする場合のような炭素を含む導電性ポリマー生成が生
じない。したがって、層間絶縁膜３７の表面にポリマー
残りが生じた場合においても、配線間の短絡問題を回避
することができる。さらに、上記の方法では、第１、第
２導電膜パターン３４，３５を第１窒化シリコン膜３６
で覆ったから、第１、第２導電膜パターン３４，３５上
の層間絶縁膜３７の厚さが異なっても、コンタクトホー
ル４０，４１の開孔時に、層間絶縁膜３７の厚さが薄い
第１導電膜パターン３４がエッチングされることを防止
できる。
膜パターン３８ａをマスクとして層間絶縁膜３７をドラ
イエッチングしているので、レジストパターンをマスク
とする場合のような炭素を含む導電性ポリマー生成が生
じない。したがって、層間絶縁膜３７の表面にポリマー
残りが生じた場合においても、配線間の短絡問題を回避
することができる。さらに、上記の方法では、第１、第
２導電膜パターン３４，３５を第１窒化シリコン膜３６
で覆ったから、第１、第２導電膜パターン３４，３５上
の層間絶縁膜３７の厚さが異なっても、コンタクトホー
ル４０，４１の開孔時に、層間絶縁膜３７の厚さが薄い
第１導電膜パターン３４がエッチングされることを防止
できる。
【００１２】なお、上記の方法では、第１窒化シリコン
膜３６と第２窒化シリコン膜３８を同一膜厚にしたの
で、図２（ｃ）に示したように、コンタクトホール４
０，４１部分の第１窒化シリコン膜３６をエッチング除
去すると同時に、第２窒化シリコン膜パターン３８ａが
層間絶縁膜３７の表面から除去された。これに対して、
図３（ａ）に示すように第２窒化シリコン膜３８の膜厚
ｔ２を第１窒化シリコン膜３６の膜厚ｔ１より厚くした
場合、例えばｔ２＝２０００Å、ｔ１＝１０００Åとし
た場合は、図３（ｂ）に示すようにコンタクトホール４
０，４１部分の第１窒化シリコン膜３６を除去した時点
で、第２窒化シリコン膜パターン３８ａは膜厚は薄くな
るが（ｔ３≦１０００Å）、層間絶縁膜３７の表面に残
ることになる。一方、第２窒化シリコン膜３８の膜厚ｔ
２を第１窒化シリコン膜３６の膜厚ｔ１より薄くした場
合は、コンタクトホール４０，４１部分の第１窒化シリ
コン膜３６をエッチング除去する途中で第２窒化シリコ
ン膜パターン３８ａがすべて除去され、以後第１窒化シ
リコン膜３６が除去されるまで層間絶縁膜３７がエッチ
ングガスに晒され、層間絶縁膜３７は膜減りが生じる。
したがって、この膜減りが生じないように、第１窒化シ
リコン膜３６の膜厚ｔ１と第２窒化シリコン膜３８（第
２窒化シリコン膜パターン３８ａ）の膜厚ｔ２はｔ１≦
ｔ２に設定する必要がある。
膜３６と第２窒化シリコン膜３８を同一膜厚にしたの
で、図２（ｃ）に示したように、コンタクトホール４
０，４１部分の第１窒化シリコン膜３６をエッチング除
去すると同時に、第２窒化シリコン膜パターン３８ａが
層間絶縁膜３７の表面から除去された。これに対して、
図３（ａ）に示すように第２窒化シリコン膜３８の膜厚
ｔ２を第１窒化シリコン膜３６の膜厚ｔ１より厚くした
場合、例えばｔ２＝２０００Å、ｔ１＝１０００Åとし
た場合は、図３（ｂ）に示すようにコンタクトホール４
０，４１部分の第１窒化シリコン膜３６を除去した時点
で、第２窒化シリコン膜パターン３８ａは膜厚は薄くな
るが（ｔ３≦１０００Å）、層間絶縁膜３７の表面に残
ることになる。一方、第２窒化シリコン膜３８の膜厚ｔ
２を第１窒化シリコン膜３６の膜厚ｔ１より薄くした場
合は、コンタクトホール４０，４１部分の第１窒化シリ
コン膜３６をエッチング除去する途中で第２窒化シリコ
ン膜パターン３８ａがすべて除去され、以後第１窒化シ
リコン膜３６が除去されるまで層間絶縁膜３７がエッチ
ングガスに晒され、層間絶縁膜３７は膜減りが生じる。
したがって、この膜減りが生じないように、第１窒化シ
リコン膜３６の膜厚ｔ１と第２窒化シリコン膜３８（第
２窒化シリコン膜パターン３８ａ）の膜厚ｔ２はｔ１≦
ｔ２に設定する必要がある。
【００１３】また、レジストパターン３９は厚さを０．
５μｍとしたが、従来方法では１．２μｍ前後、あるい
は１．２μｍ以上の膜厚が用いられており、ホトリソ工
程における解像度向上の効果を顕著に得るためには２割
前後の薄膜化が必要である。そこで、レジストパターン
３９は１．０μｍ以下の膜厚とすることが必要である。
さらに、第１導電膜パターン３４と第２導電膜パターン
３５は多結晶シリコンで形成したが、タングステンシリ
サイド膜あるいはチタンシリサイド膜などの導電膜で形
成することもできる。さらには、第１導電膜パターン３
４と第２導電膜パターン３５を異種の導電膜で形成する
こともできる。
５μｍとしたが、従来方法では１．２μｍ前後、あるい
は１．２μｍ以上の膜厚が用いられており、ホトリソ工
程における解像度向上の効果を顕著に得るためには２割
前後の薄膜化が必要である。そこで、レジストパターン
３９は１．０μｍ以下の膜厚とすることが必要である。
さらに、第１導電膜パターン３４と第２導電膜パターン
３５は多結晶シリコンで形成したが、タングステンシリ
サイド膜あるいはチタンシリサイド膜などの導電膜で形
成することもできる。さらには、第１導電膜パターン３
４と第２導電膜パターン３５を異種の導電膜で形成する
こともできる。
【００１４】
【発明の効果】このように本発明の半導体装置のコンタ
クトホール形成方法によれば、レジストパターンを薄く
してコンタクトホールを高精度に形成することができる
とともに、コンタクトホール内外に残存する導電性ポリ
マーによる配線間の短絡を防止できる。さらに、コンタ
クトホール部分のエッチング保護絶縁膜を除去する際
に、層間絶縁膜の膜減りを防止できる。
クトホール形成方法によれば、レジストパターンを薄く
してコンタクトホールを高精度に形成することができる
とともに、コンタクトホール内外に残存する導電性ポリ
マーによる配線間の短絡を防止できる。さらに、コンタ
クトホール部分のエッチング保護絶縁膜を除去する際
に、層間絶縁膜の膜減りを防止できる。
【図１】本発明による半導体装置のコンタクトホール形
成方法の実施の形態を示す断面図。
成方法の実施の形態を示す断面図。
【図２】同実施の形態を示し、図１に続く工程を示す断
面図。
面図。
【図３】本発明の実施の形態において、第１、第２窒化
シリコン膜の膜厚の関係を変えた場合を示す断面図。
シリコン膜の膜厚の関係を変えた場合を示す断面図。
【図４】従来のコンタクトホール形成方法を示す断面
図。
図。
【図５】図４の従来の方法の問題点を示す断面図。
【図６】第４の従来の方法の問題点を示す断面図。
【図７】従来のコンタクトホール形成方法の他の例を示
す断面図。
す断面図。
３１ シリコン基板 ３２，３３ 第１、第２絶縁膜 ３４，３５ 第１、第２導電膜パターン ３６ 第１窒化シリコン膜 ３７ 層間絶縁膜 ３８ 第２窒化シリコン膜 ３８ａ 第２窒化シリコン膜パターン ３９ レジストパターン ４０，４１ コンタクトホール
Claims (4)
- 【請求項１】 半導体基板表面の絶縁膜上に導電膜パタ
ーンを形成し、この導電膜パターンをエッチング保護絶
縁膜で覆った後、このエッチング保護絶縁膜および前記
導電膜パターンを覆うように基板上の全面に層間絶縁膜
を形成する工程と、 前記層間絶縁膜上にマスク用絶縁膜を形成し、その上に
レジストパターンを形成し、このレジストパターンをマ
スクとして前記マスク用絶縁膜をエッチングすることに
より、マスク用絶縁膜パターンを形成する工程と、 前記レジストパターンを除去した後、前記マスク用絶縁
膜パターンをマスクとして層間絶縁膜をエッチングする
ことにより、この層間絶縁膜に前記エッチング保護絶縁
膜に到達するコンタクトホールを形成する工程と、 その後、前記コンタクトホール底部の前記エッチング保
護絶縁膜を除去し、前記コンタクトホールを前記導電膜
パターンに到達させる工程とを具備してなる半導体装置
のコンタクトホール形成方法。 - 【請求項２】 請求項１記載の半導体装置のコンタクト
ホール形成方法において、前記エッチング保護絶縁膜お
よび前記マスク用絶縁膜は窒化シリコン膜であることを
特徴とする半導体装置のコンタクトホール形成方法。 - 【請求項３】 請求項１または２記載の半導体装置のコ
ンタクトホール形成方法において、前記エッチング保護
膜の膜厚ｔ１と前記マスク用絶縁膜の膜厚ｔ２は、ｔ１
≦ｔ２に設定されることを特徴とする半導体装置のコン
タクトホール形成方法。 - 【請求項４】 請求項１記載の半導体装置のコンタクト
ホール形成方法において、前記レジストパターンは１．
０μｍ以下の厚さに形成されることを特徴とする半導体
装置のコンタクトホール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22022096A JPH1065000A (ja) | 1996-08-21 | 1996-08-21 | 半導体装置のコンタクトホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22022096A JPH1065000A (ja) | 1996-08-21 | 1996-08-21 | 半導体装置のコンタクトホール形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1065000A true JPH1065000A (ja) | 1998-03-06 |
Family
ID=16747767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22022096A Pending JPH1065000A (ja) | 1996-08-21 | 1996-08-21 | 半導体装置のコンタクトホール形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1065000A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127070A (en) * | 1998-12-01 | 2000-10-03 | Advanced Micro Devices, Inc. | Thin resist with nitride hard mask for via etch application |
| US6750149B2 (en) | 1998-06-12 | 2004-06-15 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing electronic device |
-
1996
- 1996-08-21 JP JP22022096A patent/JPH1065000A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750149B2 (en) | 1998-06-12 | 2004-06-15 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing electronic device |
| US6960531B2 (en) | 1998-06-12 | 2005-11-01 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing electronic device |
| US6127070A (en) * | 1998-12-01 | 2000-10-03 | Advanced Micro Devices, Inc. | Thin resist with nitride hard mask for via etch application |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872063A (en) | Self-aligned contact structures using high selectivity etching | |
| US20020137351A1 (en) | Method of etching semiconductor metallic layer | |
| US4855252A (en) | Process for making self-aligned contacts | |
| JP3282314B2 (ja) | アルミニウム系金属パターンの形成方法 | |
| US7262103B2 (en) | Method for forming a salicide in semiconductor device | |
| JPH1065000A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2944185B2 (ja) | コンタクトエッチング方法 | |
| JPH09321053A (ja) | 半導体装置及びその製造方法 | |
| JPH09120954A (ja) | 半導体装置の製造方法 | |
| JP2004363371A (ja) | 電子デバイスの製造方法 | |
| US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| JP2000031123A (ja) | 半導体装置の製造方法 | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| JP2002016134A (ja) | 半導体装置の製造方法 | |
| KR100221585B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| JPH09219394A (ja) | 半導体装置の製造方法 | |
| JPH11307516A (ja) | 半導体装置の製造方法 | |
| JP3187020B2 (ja) | 半導体装置の製造方法 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPH08274078A (ja) | エッチング方法 | |
| JPH0481323B2 (ja) | ||
| KR20040057641A (ko) | 반도체소자의 살리사이드 형성방법 |