JPH02134818A - 配線構造体の形成法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線構造体の形成法に関し、特に、半導体装
置に用いられる層間絶縁膜を有する配線構造体の形成法
に適用して有効な技術に関するものである。

〔従来技術〕

従来、半導体装置等に用いられる配、線構造体の形成法
として、第３図に示すような工程からなる配線構造体の
形成法が提案されている。

すなわち、Ｓ縁性表面を有する基板１の上に、配線層２
を形成する。通常、この基板１は、その絶縁性表面に段
差を有している（第３Ａ図）。次に、前記配線層２上に
、シリコン酸化膜からなる層間絶縁膜４′を形成する（
第３図Ｂ）。更に、層間絶縁膜４′の上に、リソグラフ
ィ法によって、所望のパターンを有するマスク層５を形
成する（第３図Ｃ）。次に、マスクＭ５をマスクとする
ドライエツチング処理（例えば、反応性イオンエツチン
グ装置（ＲＩＥ）によって層間絶縁膜４′をエツチング
し、スルーホールを形成する。この場合、基板１の面内
では、場所により層間絶縁膜４′の膜厚が異なるために
、スルーホールの加工終了時間に差が出てくる。従って
、エツチングが早く終了した場所（表面）２′において
は、下地である配線層２の場所２′は他の場所（表面）
２″より長時間プラズマにさらされることになる。眉間
絶縁膜４′をアンダカット無く加工するには。

比較的高いイオンエネルギーが発生するようなエツチン
グ条件で処理する必要があり、この場合には層間絶縁膜
４′がエツチングされた後、下地の配線層２の表面２′
は他の表面２″より特に長時間イオンにさらされる。そ
の結果、イオンによってスパッタされた配線層材を主成
分とする物質が加工された層間絶縁膜４′及びマスクＷ
ｊ５の側壁に付着し、付着膜６が形成される。生成され
る付着膜６の膜厚は、配線層２の表面がプラズマにさら
される時間に依存しており、層間絶縁膜４′が厚いとこ
ろでのスルーホールでは、この時間が短いために付着膜
６はほとんど付着しないが、層間絶縁膜４′が薄いとこ
ろでは、下地が長時間プラズマにさらされるために、比
較的厚い付着膜６が形成される（第３図Ｄ）。次に、そ
の後のマスク層５の剥離工程において、通常の０□プラ
ズマ処理あるいはＪ−１００処理を施した場合に、マス
ク層５は除去されるが付着膜６は除去されない（第３図
Ｅ）。

〔発明が解決しようとする課題〕

しかしながら、前記の従来技術では、前記付着膜６が残
留していると、次工程の上層配線層の形成時において、
配線層の正常な堆積が行われないので、プロセスの信頼
性と安定性は著しく阻害されるという問題があった。

本発明は、前記問題点を解決するためになされたもので
ある。

本発明の目的は５層間絶縁膜の加工工程において、オー
バエツチング時に発生する下地配線層材からのパターン
側壁への再付着膜の形成を抑制することができる技術を
提供することにある。

本発明の他の目的は、半導体装置の信頼性保持と歩留り
の向上を図ることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

前記目的を達成するために、本発明は、導電層で異なる
領域に配置された第１配線上及び第２配線上に層間絶縁
膜が形成され、該層間絶縁膜の前記第１配線上、第２配
線上の夫々に接続孔が形成された配線構造体の形成法に
おいて、第１配線下地表面上に第１配線、前記第１配線
下地表面と高さが異なる第２配線下地表面上に第２配線
の夫々を形成する工程と、第１配線上及び第２配線上を
含む基板全面に、第１層間絶縁膜、表面が平坦でかつ前
記第１層間絶縁膜と異なるエツチング速度を有する第２
層間絶縁膜を順次堆積する工程と、前記第２層間絶縁膜
の第１配線上、第２配線上の夫々を第１のドライエツチ
ング処理で除去し、さらに第１Ｎ！１間絶縁膜の第１配
線上、第２配線上の夫々を第２のドライエツチング処理
で除去して接続孔を形成する工程とを有することを最も
主要な特徴とする。

〔作用〕

前述の手段によれば、層間絶縁膜を二層構造とし、上層
層間絶縁膜を下層層間絶縁膜との選択比の高いエツチン
グ条件で加工し１次いで下層層間絶縁膜を別のエツチン
グ条件でオーバエツチングを短時間で処理することによ
り、下地配線層材のパターン側壁への再付着膜生成を抑
制する。その結果プロセスの信頼性を保持し、半導体装
置の歩留りの向上を図ることができる。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

第１Ａ図〜第１Ｆ図は、本発明の配線構造体の形成法を
半導体装置の製造法に適用した一実施例の構成を説明す
るための各工程における形成構造の断面図である。

本実施例の配線構造体の形成法は、絶縁性表面を有する
基板１の上に、配線層２を形成する。通常、この基板１
はその絶縁性表面に段差を有している（第１図Ａ）。

次に、配線層２上に、シリコン窒化膜からなる第１層間
絶縁膜３を堆積し、さらに、この上にシリコン酸化膜か
らなる第２層間絶縁膜４を、例えば、バイアスＥ　ＣＲ
（Ｅ　１ｅｃｔｒｏｎｉｃ　ＣｙｃｌｏｔｒｏｎＲｅｓ
ｏｎａｎｓｅ）法などの方法によって、表面が平坦にな
るように形成する（第１図Ｂ）。

次に、前記第２層間絶縁膜４の上に、リングラフィ法に
よって所望のパターンを有するマスク層５を形成する。

サブミクロン指向の微細パターンを形成する場合には、
通常、マスク層５の側壁は、はぼ垂直の形状を呈してい
る（第１図Ｃ）。

次に、前記マスク［５をマスクとして、二層構造を有す
る層間絶縁膜をドライエツチングする。

エツチング法としては、ＲＩＥを用い、エツチングを二
段階に分けて行う。まず、第２層間絶縁膜４を第１エツ
チング条件で行い、次に、第１層間絶縁膜３を第２エツ
チング条件で行うものである。

第２エツチング条件としては、例えば、エツチングガス
にＣＨＦ、と０２の混合ガスを用い、ＣＨＦ、流量１１
００５ＣＣ、圧力５０ｍＴｏｒｒ、ＲＦ　（Ｒａｄｉｏ
　Ｆ　ｒｅｑｕｅｎｃｙ）電力１５００Ｗとした場合、
ＣＨＦ、ガスに対する０□ガスの混合比を変えることに
より、第１層間絶縁膜３であるシリコン窒化膜及び第２
層間絶縁膜４であるシリコン酸化膜のエッチレートは、
第２図に示すように変化する。

第２図において、０２ガス流量をＯ３ＣＣＭ、即ち、Ｃ
ＨＦ、ガス（１００ＳＣＣＭ）のみの場合には、シリコ
ン窒化膜に対するシリコン酸化膜のエッチレート比は４
２となり、非常に大きい値を示している。このように、
シリコン窒化膜に対するシリコン酸化膜のエッチレート
の大きい条件を第１エツチング条件とする。また、０２
ガス流量を２５３ＣＣＭｉ４合した場合には、シリコン
窒化膜とシリコン酸化膜のエッチレートは等しく、約３
６０人／ｍｉｎとなっている。これを、第２エツチング
条件とする。前記のように、第２層間絶縁膜４を第２エ
ツチング条件で処理をすれば、膜厚の異なる層間絶縁膜
にスルーホールを容易に第１層間絶縁膜３の界面まで加
工できる。この時、第２層間絶縁膜４の膜厚の薄い部分
のスルーホールは、厚い部分より早くエツチングされ、
この部分の第１層間絶縁膜３の表面３′は長時間プラズ
マにさらされるが、第１層間絶縁膜３に対する第２層間
絶縁膜４のエッチレート比が非常に大きいので、第１層
間絶縁膜３の表面３′はほとんどエツチングされない（
第１図Ｄ）。

次に、第２エツチング工程に入るが、第１層間絶縁膜３
の膜厚は、ウェハ全面同一であるため、第２エツチング
条件で容易にエツチングされ、オーバエッチ量は僅少に
おさえられる（第１図Ｅ）。

従って、下地配線層２の表面がプラズマにさらされる時
間を短くできるので、マスク層側壁への付着膜の生成は
ほとんど起こらない。なお、第２エツチング条件は、前
記ｏ２ガス流量を５〜２５ＳＣＣＭの任意の値にしても
さしつかえない。

次に、マスク層５の剥離工程においては、マスク層側壁
には付着膜はほとんど生じていないので、マスク層５を
通常の０２ガスのプラズマ処理あるいはＪ−１００処理
を施して除去すれば、正常なスルーホールが形成できる
（第１図Ｆ）。

前記実施例においては、第１層間絶縁膜３にシリコン窒
化膜、第２層間絶縁膜４にシリコン酸化膜を適用した場
合について述べたが、膜構成を逆にした場合でも、エツ
チング条件を変えることによって達成できる。

以上１本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように、本発明の配線構造体の形成法に
よれば１層間絶縁膜を二層構造とし、上層層間絶縁膜を
下層層間絶縁膜との選択比の高いエツチング条件で加工
し、次いで下層層間絶縁膜を別のエツチング条件でオー
バエツチングを短時間で処理するので、下地配線層材の
パターン側壁への再付着膜生成を抑制することができる
。その結果、半導体装置製造法のプロセスの信頼性を保
持し、半導体装置の歩留りの向上を図ることができる。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、第１Ｃ図、第１Ｄ図、第１Ｅ図及
び第１Ｆ図は、本発明の配線構造体の形成法を半導体装
置の製造法に適用した一実施例の構成を説明するための
各工程における形成構造の断面図、 第２図は、本発明に係わる層間絶縁膜の加工を実施する
反応性イオンエツチング装置のエツチング特性（エッチ
レートの０２流量依存性）を示す図、 第３Ａ図、第３Ｂ図、第３Ｃ図、第３Ｄ図及び第３Ｅ図
は、従来の配線構造体の形成法の問題点を説明するため
の図である。 図中、１・・基板、２・・・配線層、２′・・・層間絶
縁膜の薄い部分のコンタクトホール直下の配線層表面、
２″・・・層間絶縁膜の厚い部分のコンタクトホール直
下の配線層表面、３・・・第１層間絶縁膜、４・・第２
層間絶縁膜、４′・・・層間絶縁膜、５・・・マスク層
、６・・・付着膜。

Claims (1)

【特許請求の範囲】
1. （１）導電層で異なる領域に配置された第１配線上及び
   第２配線上に層間絶縁膜が形成され、該層間絶縁膜の前
   記第１配線上、第２配線上の夫々に接続孔が形成された
   配線構造体の形成法において、第１配線下地表面上に第
   １配線、前記第１配線下地表面と高さが異なる第２配線
   下地表面上に第２配線の夫々を形成する工程と、第１配
   線上及び第２配線上を含む基板全面に、第１層間絶縁膜
   、表面が平坦でかつ前記第１層間絶縁膜と異なるエッチ
   ング速度を有する第２層間絶縁膜を順次堆積する工程と
   、前記第２層間絶縁膜の第１配線上、第２配線上の夫々
   を第１のドライエッチング処理で除去し、さらに第１層
   間絶縁膜の第１配線上、第２配線上の夫々を第２のドラ
   イエッチング処理で除去して接続孔を形成する工程とを
   備えたことを特徴とする配線構造体の形成法。