JPH04251925A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04251925A
JPH04251925A JP3001309A JP130991A JPH04251925A JP H04251925 A JPH04251925 A JP H04251925A JP 3001309 A JP3001309 A JP 3001309A JP 130991 A JP130991 A JP 130991A JP H04251925 A JPH04251925 A JP H04251925A
Authority
JP
Japan
Prior art keywords
film
resist film
etching
etched
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3001309A
Other languages
English (en)
Other versions
JP3041972B2 (ja
Inventor
Takuyuki Motoyama
本山　▲琢▼之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3001309A priority Critical patent/JP3041972B2/ja
Publication of JPH04251925A publication Critical patent/JPH04251925A/ja
Priority to US08/223,327 priority patent/US5403438A/en
Application granted granted Critical
Publication of JP3041972B2 publication Critical patent/JP3041972B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は，多層レジスト法により
形成されたレジストをマスクとして基板上の薄膜をエッ
チングしてパターニングし，その後レジストを除去する
工程を有する半導体装置の製造方法に関する。
【０００２】近年，ＬＳＩのデザインルールの微細化に
伴い，微細パターンの制御性良く形成する技術への要求
が高まっている。このような要求に対し，従来広く使用
されてきた単層レジスト法に代わって多層レジスト法が
注目を浴びている。
【０００３】多層レジスト法により形成されるレジスト
パターンは，基板段差をレジストで平坦化して露光する
ため，実際上の焦点裕度が大きくとれる点，異方性ドラ
イエッチングによりパターニングを行うためにパターン
の制御性が優れている点等，大きな可能性を有しており
，ハーフミクロン以下の有力なレジストパターン形成法
として開発が進められている。
【０００４】
【従来の技術】従来の多層レジスト法により形成された
レジストをマスクとして用いるエッチング方法において
は，形成された多層レジストをそのまま使用して，　各
種の被エッチング材のエッチングを行っていた。
【０００５】即ち，シリコンを含む層を上部に有するレ
ジスト膜をエッチングマスクに使用していた。
【０００６】
【発明が解決しようとする課題】しかし，従来の形成さ
れたレジスト膜をそのまま使用して被エッチング材のエ
ッチングを行う方法においては，例えば，厚いシリコン
酸化膜あるいはアルミニウム合金薄膜をエッチングする
ような場合においては，前記シリコン酸化膜あるいはア
ルミニウム合金薄膜より相対的に薄いレジスト膜上部に
存在しているシリコン酸化物類似のシリコン含有層も，
シリコン酸化膜あるいはアルミニウム合金薄膜をエッチ
ングしている過程で同時にエッチングされて除去される
ので，残存するレジスト膜は有機成分からのみになり，
エッチング後の酸素プラズマあるいは酸素ダウンフロー
によるレジストのアッシング工程において何ら問題は発
生しない。
【０００７】しかし，例えば，多結晶シリコン（ポリＳ
ｉ），タングステン（Ｗ）　，タングステンシリサイド
（ＷＳｉ２）等をエッチングする場合のような，レジス
ト膜上部のシリコン含有層のエッチング速度が小さいエ
ッチング条件であったり，あるいは，エッチングされる
べき薄膜が充分に厚くない場合には，薄膜をエッチング
した後にもレジスト膜上部のシリコン含有層の一部が残
存し，レジスト膜のアッシング工程においてシリコン含
有層が残存してゴミとなって基板に付着し，ＬＳＩの歩
留りに影響を与えるという問題点があった。
【０００８】本発明は，以上の問題点を鑑み，シリコン
含有層の影響を排除して，ゴミによる製品の歩留り低下
を防止する手段を得ることを目的として提供されるもの
である。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１は基板，２は被エッチング材
，３はレジスト膜，４はシリコン含有層である。
【００１０】本発明は，シリコン含有層を上部に有する
レジストをエッチングマスクに使用して基板上の薄膜を
エッチングする場合，エッチング後にもレジスト膜上部
のシリコン含有層の一部が残存し，レジスト膜をアッシ
ングした後にも前記シリコン含有層がゴミとなって基板
に付着して，ＬＳＩの歩留りを大幅に低下させるという
問題点を解決するために，基板上の薄膜をエッチングす
る前に前記シリコン含有層の大部分あるいは全部をエッ
チングにより除く処理を施しておくことにより，エッチ
ング後のアッシング工程で起きる問題点を回避する。
【００１１】即ち，本発明の目的は，図１（ａ）に示す
ように，基板１上の被エッチング材２にシリコン含有層
４を上部に有するレジスト膜３を形成する工程と，次い
で，該シリコン含有層４及び該レジスト膜３をパターニ
ングして下地の該被エッチング材２を露出する工程と，
図１（ｂ）に示すように，該シリコン含有層４をエッチ
ングして除去する工程と，図１（ｃ）に示すように，該
レジスト膜３をマスクとして該被エッチング材２をエッ
チングする工程と，しかる後，図１（ｄ）に示すように
，該レジスト膜３を除去する工程とを含むことにより，
また，前記シリコン含有層４を上部に有するレジスト膜
３が多層レジスト膜，或いは，　シリル化レジスト膜に
より形成されることにより，更に，前記被エッチング材
２が多結晶シリコン膜，高融点金属膜，或いは，高融点
金属シリサイド膜であることにより達成される。
【００１２】
【作用】本発明では，多層レジストの上部に存在するシ
リコン含有層の大部分あるいは全部をまず取り除いた後
に，基板のエッチングをするので，レジストのアッシン
グ時において残存するレジストは有機物成分からのみに
なっている。
【００１３】したがって，レジストのアッシングにおい
ても前記シリコン含有層に起因するゴミを発生しないで
アッシング工程を行うことができる。
【００１４】
【実施例】図２は本発明の一実施例の工程順模式断面図
である。図において，５はＳｉ基板，６はＳｉＯ２膜，
７はポリＳｉ膜，８はレジスト膜，９はＳＯＧ膜，１０
はレジスト膜である。
【００１５】図２（ａ）に示すように，ノボラックレジ
スト（ＯＦＰＲ−８００）膜を表面が　０．３μｍの厚
さのポリＳｉ膜７で覆われたＳｉ基板５上に塗布し，　
２００　℃で加熱処理して，２μｍ厚さの下層レジスト
膜８を形成し，中間層レジスト膜として，スピンオング
ラス：ＳＯＧ膜（ＯＣＤ−Ｔｙｐｅ　７　）　９を　０
．３μｍの厚さに塗布し，更に，　上層レジスト膜１０
として，　ノボラックレジスト（ＯＦＰＲ−８００）膜
を　０．５μｍの厚さに形成する。
【００１６】そして，上層レジスト膜１０を露光現像し
てパターニングする。次に，　図２（ｂ）に示すように
，中間レジスト膜９を四弗化メタン（ＣＦ４）　と三弗
化メタン（ＣＨＦ３）の混合ガスを用い，　上層レジス
ト膜１０をマスクとして，平行平板型のＲＩＥ装置を使
用して異方性エッチングを行ってパターニングする。
【００１７】続いて，　図２（ｃ）に示すように，下層
レジスト膜８をＥＣＲプラズマエッチング法により酸素
（Ｏ２）ガスを使用して異方性エッチングする。この結
果，上部にシリコン含有層としてＳＯＧ膜９を有する下
層レジスト膜８のパターンが形成される。
【００１８】ここで，　図２（ｄ）に示すように，ＣＨ
Ｆ３を用い，　平行平板型のＲＩＥ装置を使用して上部
のシリコン含有層を除去する。ＳｉＯ２膜とシリコンの
エッチング速度比が約５：１であるので，基板の多結晶
シリコン薄膜はわずかにエッチングされるだけである。
【００１９】そして，　図２（ｅ）に示すように，臭化
三弗化メタン（ＣＢｒＦ３）　を用い，　平行平板型の
ＲＩＥ装置を使用して，Ｓｉ基板５上のポリＳｉ膜７の
異方性エッチングを行う。
【００２０】最後に，図２（ｆ）に示すように，残され
たレジスト膜８をＯ２ガスを用い，基板温度　１５０℃
のダウンフローでアッシングして除去する。
【００２１】
【発明の効果】以上説明したように，　本発明によれば
，　多層レジストの上部に存在するシリコン含有層の大
部分あるいは全部をまず取り除いた後に，　基板のエッ
チングをするので，　レジストのアッシングにおいても
前記シリコン含有層に起因するゴミを発生しないでアッ
シング工程を行うことができる。
【００２２】このことにより，　ゴミの発生を防止して
アッシングすることができるという効果を奏し，　半導
体装置の製造工程におけるスループットおよび信頼性の
向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】　　本発明の原理説明図
【図２】　　本発明の一実施例の工程順模式断面図
【符号の説明】
１　　基板 ２　　被エッチング材 ３　　レジスト膜 ４　　シリコン含有層 ５　　Ｓｉ基板 ６　　ＳｉＯ２膜 ７　　ポリＳｉ膜 ８　　下層レジスト膜 ９　　ＳＯＧ膜 １０　　上層レジスト膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】　　基板（１）　上の被エッチング材（２
    ）　にシリコン含有層（４）　を上部に有するレジスト
    膜（３）　を形成する工程と，次いで，該シリコン含有
    層（４）　及び該レジスト膜（３）　をパターニングし
    て下地の該被エッチング材（２）　を露出する工程と，
    次いで，該シリコン含有層（４）　をエッチングして除
    去する工程と，次いで，該レジスト膜（３）　をマスク
    として該被エッチング材（２）　をエッチングする工程
    と，次いで，該レジスト膜（３）　を除去する工程とを
    含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】　　前記レジスト膜（３）　が多層レジス
    ト膜，　或いは，　シリル化レジスト膜により形成され
    ることを特徴とする請求項１記載の半導体装置の製造方
    法。
  3. 【請求項３】　　前記被エッチング材（２）　が多結晶
    シリコン膜，高融点金属膜，或いは，高融点金属シリサ
    イド膜であることを特徴とする請求項１，或いは，請求
    項２記載の半導体装置の製造方法。
JP3001309A 1991-01-10 1991-01-10 半導体装置の製造方法 Expired - Fee Related JP3041972B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3001309A JP3041972B2 (ja) 1991-01-10 1991-01-10 半導体装置の製造方法
US08/223,327 US5403438A (en) 1991-01-10 1994-04-05 Process for forming pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3001309A JP3041972B2 (ja) 1991-01-10 1991-01-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04251925A true JPH04251925A (ja) 1992-09-08
JP3041972B2 JP3041972B2 (ja) 2000-05-15

Family

ID=11497896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3001309A Expired - Fee Related JP3041972B2 (ja) 1991-01-10 1991-01-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5403438A (ja)
JP (1) JP3041972B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0895278A3 (de) 1997-08-01 2000-08-23 Siemens Aktiengesellschaft Strukturierungsverfahren
KR100253392B1 (ko) * 1997-12-29 2000-05-01 김영환 반도체 소자의 배선 형성 방법
JP3848070B2 (ja) * 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
US6740469B2 (en) 2002-06-25 2004-05-25 Brewer Science Inc. Developer-soluble metal alkoxide coatings for microelectronic applications
US6872506B2 (en) * 2002-06-25 2005-03-29 Brewer Science Inc. Wet-developable anti-reflective compositions
EP1673801B1 (en) * 2003-10-15 2014-04-09 Brewer Science, Inc. Developer-soluble materials and methods of using the same in via-first dual damascene applications
US20070207406A1 (en) * 2004-04-29 2007-09-06 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US20050255410A1 (en) * 2004-04-29 2005-11-17 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
DE102004032677B4 (de) * 2004-07-02 2008-07-10 Qimonda Ag Verfahren zum Herstellen einer Maske auf einem Substrat
US7914974B2 (en) 2006-08-18 2011-03-29 Brewer Science Inc. Anti-reflective imaging layer for multiple patterning process
US8133659B2 (en) * 2008-01-29 2012-03-13 Brewer Science Inc. On-track process for patterning hardmask by multiple dark field exposures
US9640396B2 (en) * 2009-01-07 2017-05-02 Brewer Science Inc. Spin-on spacer materials for double- and triple-patterning lithography
KR101036013B1 (ko) 2009-02-19 2011-05-23 김용만 강연선 재인장 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
EP0098318B1 (de) * 1982-07-03 1987-02-11 Ibm Deutschland Gmbh Verfahren zum Herstellen von Gräben mit im wesentlichen vertikalen Seitenwänden in Silicium durch reaktives Ionenätzen
JPS61242044A (ja) * 1985-04-19 1986-10-28 Matsushita Electronics Corp 半導体装置の製造方法
JPS62253785A (ja) * 1986-04-28 1987-11-05 Tokyo Univ 間欠的エツチング方法
US5045150A (en) * 1986-09-11 1991-09-03 National Semiconductor Corp. Plasma etching using a bilayer mask
US5169494A (en) * 1989-03-27 1992-12-08 Matsushita Electric Industrial Co., Ltd. Fine pattern forming method

Also Published As

Publication number Publication date
JP3041972B2 (ja) 2000-05-15
US5403438A (en) 1995-04-04

Similar Documents

Publication Publication Date Title
KR100376628B1 (ko) 집적회로내의전도성상호접속구조및전도성상호접속형성방법
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
JPH04251925A (ja) 半導体装置の製造方法
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
JP2001230233A (ja) 半導体装置の製造方法
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
JPH0313744B2 (ja)
JP3685832B2 (ja) 半導体装置の製造方法
JPH07321091A (ja) エッチング方法及び配線形成方法
JP2000031123A (ja) 半導体装置の製造方法
JPS5840338B2 (ja) 半導体装置の製造法
JP2932462B1 (ja) 半導体製造の表面パターニング方法
JPS63258020A (ja) 素子分離パタ−ンの形成方法
JPH09181077A (ja) 半導体装置およびその製造方法
JPH10214773A (ja) 半導体装置の製造方法
JPH0497523A (ja) 半導体装置の製造方法
JP3211634B2 (ja) 半導体装置の製造方法
JPH05283378A (ja) 半導体装置の製造方法
JPH09232233A (ja) 上部層を縮小する中間層リソグラフィ法
TW502335B (en) Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer
JPH07135198A (ja) エッチング方法
JPH04342128A (ja) エッチング方法
JPH05206083A (ja) 半導体装置の製造方法
JPH05129253A (ja) 半導体装置の製造方法
JP2004235297A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080310

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees