JP3211634B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3211634B2 JP3211634B2 JP19980895A JP19980895A JP3211634B2 JP 3211634 B2 JP3211634 B2 JP 3211634B2 JP 19980895 A JP19980895 A JP 19980895A JP 19980895 A JP19980895 A JP 19980895A JP 3211634 B2 JP3211634 B2 JP 3211634B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- semiconductor device
- psg
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、より詳細には、層間絶縁膜を介して互いに接
続された多層配線を有し、最上の配線層上にＳｉＮ膜と
ＰＳＧ膜の２層からなるパッシベ−ション膜を有する半
導体装置の製造方法に関する。
法に関し、より詳細には、層間絶縁膜を介して互いに接
続された多層配線を有し、最上の配線層上にＳｉＮ膜と
ＰＳＧ膜の２層からなるパッシベ−ション膜を有する半
導体装置の製造方法に関する。
【０００２】
【従来の技術】通常、多層配線構造を有する半導体集積
回路を製造する場合、最上の配線層上に、外界からの汚
染を防止することを目的として、ＳｉＮ膜等からなるパ
ッシベ−ション膜が形成される。その場合、パッシベー
ション膜によるトランジスタに対する膜ストレスを緩和
させる必要からＳｉＮ膜とＰＳＧ膜の２層からなるパッ
シベ−ション膜が用いられることが多い。
回路を製造する場合、最上の配線層上に、外界からの汚
染を防止することを目的として、ＳｉＮ膜等からなるパ
ッシベ−ション膜が形成される。その場合、パッシベー
ション膜によるトランジスタに対する膜ストレスを緩和
させる必要からＳｉＮ膜とＰＳＧ膜の２層からなるパッ
シベ−ション膜が用いられることが多い。
【０００３】ＳｉＮ膜とＰＳＧ膜とからなるパッシベ−
ション膜をエッチングする場合、従来、ＳｉＮ膜、ＰＳ
Ｇ膜各々の膜毎に異なったエッチング条件（装置）で処
理されていた。例えば、ＳｉＮ膜のエッチングにはＣＦ
4 ＋Ｏ2 ガスが使用され、ＰＳＧ膜のエッチングにはＣ
Ｆ4 ＋ＣＨＦ3 ガスが使用されていた。また、特開平５
−５５１７３号公報には、ＳｉＮ膜をＣＦ4 ＋Ｈｅガス
でエッチングした後、ＣＨＦ3 ガスを加えてＰＳＧ膜を
エッチングするドライエッチング方法に関する発明が開
示されている。
ション膜をエッチングする場合、従来、ＳｉＮ膜、ＰＳ
Ｇ膜各々の膜毎に異なったエッチング条件（装置）で処
理されていた。例えば、ＳｉＮ膜のエッチングにはＣＦ
4 ＋Ｏ2 ガスが使用され、ＰＳＧ膜のエッチングにはＣ
Ｆ4 ＋ＣＨＦ3 ガスが使用されていた。また、特開平５
−５５１７３号公報には、ＳｉＮ膜をＣＦ4 ＋Ｈｅガス
でエッチングした後、ＣＨＦ3 ガスを加えてＰＳＧ膜を
エッチングするドライエッチング方法に関する発明が開
示されている。
【０００４】
【発明が解決しようとする課題】しかしながら、ＳｉＮ
膜とＰＳＧ膜の２層からなるパッシベ−ション膜を各膜
毎に異なる条件（装置）でエッチングする場合、上層部
（この場合はＳｉＮ膜）から下層部（この場合はＰＳＧ
膜）にエッチング条件を切り替えるタイミングが難しい
という課題があった。また特開平５−５５１７３号公報
に開示された発明の場合、同一のエッチング装置を用い
てエッチングを行っているが、ＣＨＦ3 ガスを添加する
タイミングが難しいという課題があった。
膜とＰＳＧ膜の２層からなるパッシベ−ション膜を各膜
毎に異なる条件（装置）でエッチングする場合、上層部
（この場合はＳｉＮ膜）から下層部（この場合はＰＳＧ
膜）にエッチング条件を切り替えるタイミングが難しい
という課題があった。また特開平５−５５１７３号公報
に開示された発明の場合、同一のエッチング装置を用い
てエッチングを行っているが、ＣＨＦ3 ガスを添加する
タイミングが難しいという課題があった。
【０００５】また、ＳｉＮ膜のエッチング条件とＰＳＧ
膜のエッチング条件（装置）とが異なっているので、Ｓ
ｉＮ膜のエッチングレ−トとＰＳＧ膜のエッチングレー
トとが異なり、ＳｉＮ膜とＰＳＧ膜との境界部に角が生
じる虞があるという課題もあった。
膜のエッチング条件（装置）とが異なっているので、Ｓ
ｉＮ膜のエッチングレ−トとＰＳＧ膜のエッチングレー
トとが異なり、ＳｉＮ膜とＰＳＧ膜との境界部に角が生
じる虞があるという課題もあった。
【０００６】本発明はこのような課題に鑑みなされたも
のであり、同一装置並びに同一エッチング条件でＳｉＮ
膜とＰＳＧ膜の２層からなるパッシベ−ション膜をエッ
チング処理することができ、側壁が滑らな良好なエッチ
ング形状を得ることができるパッシベーション膜のエッ
チング工程を含んだ半導体装置の製造方法を提供するこ
とを目的としている。
のであり、同一装置並びに同一エッチング条件でＳｉＮ
膜とＰＳＧ膜の２層からなるパッシベ−ション膜をエッ
チング処理することができ、側壁が滑らな良好なエッチ
ング形状を得ることができるパッシベーション膜のエッ
チング工程を含んだ半導体装置の製造方法を提供するこ
とを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置の製造方法は、多層配線構造
を有し、最上の配線層上にＳｉＮ膜とＰＳＧ膜の２層か
らなるパッシベ−ション膜を有する半導体装置の製造方
法において、ＣＦ4 、ＣＨＦ3 及びＨｅまたはＡｒの混
合ガスを用い、ＣＨＦ3 ／ＣＦ4 ガス流量比を１／７〜
１／１に設定し、高周波電力を１００Ｗ〜３００Ｗの範
囲に設定する同一エッチング条件で前記ＳｉＮ膜とＰＳ
Ｇ膜の２層からなるパッシベーション膜をエッチングす
る工程を含んでいることを特徴としている。
に本発明に係る半導体装置の製造方法は、多層配線構造
を有し、最上の配線層上にＳｉＮ膜とＰＳＧ膜の２層か
らなるパッシベ−ション膜を有する半導体装置の製造方
法において、ＣＦ4 、ＣＨＦ3 及びＨｅまたはＡｒの混
合ガスを用い、ＣＨＦ3 ／ＣＦ4 ガス流量比を１／７〜
１／１に設定し、高周波電力を１００Ｗ〜３００Ｗの範
囲に設定する同一エッチング条件で前記ＳｉＮ膜とＰＳ
Ｇ膜の２層からなるパッシベーション膜をエッチングす
る工程を含んでいることを特徴としている。
【０００８】ＣＦ4 ガスのみでエッチングを行う場合、
フォトレジストのエッチングレートが増加し、エッチン
グ時における前記フォトレジストの膜減り量が増加する
ため、フォトレジストパターニング時にフォトレジスト
の膜厚を厚くしておく必要がある。しかし、フォトレジ
ストの膜厚があまり厚いとスクラブラインにフォトレジ
ストが残存しやすく、パッシベーション膜が残ってウエ
ハのダイシング時の邪魔になる。これに対してＣＨＦ3
ガスを加えると、フォトレジストのエッチングレートを
下げることができる。その場合、ＣＨＦ 3 ／ＣＦ 4 のガ
ス流量比を最適に保つ必要がある。本発明者は種々実験
した結果、ＣＨＦ 3 ／ＣＦ 4 ガス流量比を１／７〜１／
１とするのが最適であることを見出した。ＣＨＦ 3 ／Ｃ
Ｆ 4 ガス流量比を小さくするに従ってＣ−Ｆ系の反応生
成物がウエハ処理枚数増加とともに発生しやすくなり、
１／７未満ではエッチングが進まなくなる。一方、ＣＨ
Ｆ 3 ／ＣＦ 4 ガス流量比が１／１を超えるとエッチング
レートが低下する。
フォトレジストのエッチングレートが増加し、エッチン
グ時における前記フォトレジストの膜減り量が増加する
ため、フォトレジストパターニング時にフォトレジスト
の膜厚を厚くしておく必要がある。しかし、フォトレジ
ストの膜厚があまり厚いとスクラブラインにフォトレジ
ストが残存しやすく、パッシベーション膜が残ってウエ
ハのダイシング時の邪魔になる。これに対してＣＨＦ3
ガスを加えると、フォトレジストのエッチングレートを
下げることができる。その場合、ＣＨＦ 3 ／ＣＦ 4 のガ
ス流量比を最適に保つ必要がある。本発明者は種々実験
した結果、ＣＨＦ 3 ／ＣＦ 4 ガス流量比を１／７〜１／
１とするのが最適であることを見出した。ＣＨＦ 3 ／Ｃ
Ｆ 4 ガス流量比を小さくするに従ってＣ−Ｆ系の反応生
成物がウエハ処理枚数増加とともに発生しやすくなり、
１／７未満ではエッチングが進まなくなる。一方、ＣＨ
Ｆ 3 ／ＣＦ 4 ガス流量比が１／１を超えるとエッチング
レートが低下する。
【０００９】エッチングレ−トを増大させるためには、
高周波出力を高く設定する必要がある。しかし、高周波
出力を増大させるとイオンエネルギ−が大きくなり、Ｃ
−Ｆ系反応生成物が発生してウエハ処理枚数と共にエッ
チングレ−トが低下し、エッチングが進行しなくなる場
合がある。本発明にかかる半導体装置の製造方法では高
周波出力を、エッチングレ−トを一定に維持することが
できる出力領域で、エッチングレ−トを最も高くとるこ
とができる出力領域に設定する。実験により、該出力領
域が１００Ｗ〜３００Ｗの範囲にあれば、上記エッチン
グレ−トに関する条件を満たすことができることを見い
だした。
高周波出力を高く設定する必要がある。しかし、高周波
出力を増大させるとイオンエネルギ−が大きくなり、Ｃ
−Ｆ系反応生成物が発生してウエハ処理枚数と共にエッ
チングレ−トが低下し、エッチングが進行しなくなる場
合がある。本発明にかかる半導体装置の製造方法では高
周波出力を、エッチングレ−トを一定に維持することが
できる出力領域で、エッチングレ−トを最も高くとるこ
とができる出力領域に設定する。実験により、該出力領
域が１００Ｗ〜３００Ｗの範囲にあれば、上記エッチン
グレ−トに関する条件を満たすことができることを見い
だした。
【００１０】
【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法の実施の形態を図面に基づいて説明する。図１
は本発明の実施の形態に係る半導体装置の製造過程を示
した模式的断面図である。
製造方法の実施の形態を図面に基づいて説明する。図１
は本発明の実施の形態に係る半導体装置の製造過程を示
した模式的断面図である。
【００１１】基板、下層金属配線層及び層間絶縁膜（い
ずれも図示せず）等を含んだ下層部２１上に、最上層金
属配線層２２を通常のフォトリソグラフィ技術及びエッ
チング技術を用いて形成する。その後、最上層金属配線
層２２上の不要となったフォトレジストを除去し、最上
層金属配線層２２上にＰＳＧ膜２３とＳｉＮ膜２４とか
らなるパッシベーション膜３０を形成する。最上層金属
配線層２２上にパッシベーション膜３０を形成すると下
地の形状がそのまま忠実に転写され、かつ若干オーバー
ハング気味になる（工程（ａ））。次に、パッシベ−シ
ョン膜３０上に段差を考慮したフォトレジスト層２５を
形成し（工程（ｂ））、その後、通常のフォトリソグラ
フィ技術でレジストパターン２６を形成し、開口部２７
を形成する（工程（ｃ））。次に、レジストパタ−ン２
６をマスクとし、図２に示したドライエッチング装置を
用い、高周波出力を１００Ｗ〜３００Ｗの範囲に設定
し、ＣＦ4 、ＣＨＦ3 及びＨｅ又はＡｒの混合ガスを用
い、ＣＨＦ 3 ／ＣＦ 4 のガス流量比１／７〜１／１の条
件でパッシベ−ション膜３０にエッチング処理を施して
ＳｉＮ膜２４とＰＳＧ膜２３とを同時にエッチングし、
パッドコンタクト２８を形成する（工程（ｄ））。次
に、パッシベ−ション膜３０上の不要となったレジスト
パタ−ン２６を除去する（工程（ｅ））。なお、図２に
示したドライエッチング装置おいて、３１は下部電極、
３２は上部電極、３３は高周波電源、３４は下部電源３
１上に載置されたウエハ、３５はガス導入口をそれぞれ
示している。
ずれも図示せず）等を含んだ下層部２１上に、最上層金
属配線層２２を通常のフォトリソグラフィ技術及びエッ
チング技術を用いて形成する。その後、最上層金属配線
層２２上の不要となったフォトレジストを除去し、最上
層金属配線層２２上にＰＳＧ膜２３とＳｉＮ膜２４とか
らなるパッシベーション膜３０を形成する。最上層金属
配線層２２上にパッシベーション膜３０を形成すると下
地の形状がそのまま忠実に転写され、かつ若干オーバー
ハング気味になる（工程（ａ））。次に、パッシベ−シ
ョン膜３０上に段差を考慮したフォトレジスト層２５を
形成し（工程（ｂ））、その後、通常のフォトリソグラ
フィ技術でレジストパターン２６を形成し、開口部２７
を形成する（工程（ｃ））。次に、レジストパタ−ン２
６をマスクとし、図２に示したドライエッチング装置を
用い、高周波出力を１００Ｗ〜３００Ｗの範囲に設定
し、ＣＦ4 、ＣＨＦ3 及びＨｅ又はＡｒの混合ガスを用
い、ＣＨＦ 3 ／ＣＦ 4 のガス流量比１／７〜１／１の条
件でパッシベ−ション膜３０にエッチング処理を施して
ＳｉＮ膜２４とＰＳＧ膜２３とを同時にエッチングし、
パッドコンタクト２８を形成する（工程（ｄ））。次
に、パッシベ−ション膜３０上の不要となったレジスト
パタ−ン２６を除去する（工程（ｅ））。なお、図２に
示したドライエッチング装置おいて、３１は下部電極、
３２は上部電極、３３は高周波電源、３４は下部電源３
１上に載置されたウエハ、３５はガス導入口をそれぞれ
示している。
【００１２】
【実施例及び比較例】実施例 工程（ａ）において、最上層金属配線層２２上にＰＳＧ
膜２３が２０００Åで、ＳｉＮ膜２４が８０００Åのパ
ッシベ−ション膜３０をＣＶＤ法を用いて形成した。工
程（ｄ）におけるパッシベ−ション膜３０に対するエッ
チング処理は、ＣＦ4 、ＣＨＦ3 及びＨｅ又はＡｒの混
合ガスを用い、ＣＦ4 ：９０ｓｃｃｍ、ＣＨＦ3 ：３０
ｓｃｃｍの流量で、図２に示したドライエッチング装置
を使用し、高周波電力３００Ｗ、電極間隔１．０ｃｍ、
試料温度０℃で行った。
膜２３が２０００Åで、ＳｉＮ膜２４が８０００Åのパ
ッシベ−ション膜３０をＣＶＤ法を用いて形成した。工
程（ｄ）におけるパッシベ−ション膜３０に対するエッ
チング処理は、ＣＦ4 、ＣＨＦ3 及びＨｅ又はＡｒの混
合ガスを用い、ＣＦ4 ：９０ｓｃｃｍ、ＣＨＦ3 ：３０
ｓｃｃｍの流量で、図２に示したドライエッチング装置
を使用し、高周波電力３００Ｗ、電極間隔１．０ｃｍ、
試料温度０℃で行った。
【００１３】上記条件でエッチング処理を行うと、表１
に示したように、ＳｉＮ膜２４のエッチングレ−ト（３
３０１Å／ｍｉｎ）とＰＳＧ膜２３のエッチングレ−ト
（３４４７Å／ｍｉｎ）とをほぼ等しくすることができ
た。また、レジストパタ−ン２６のエッチングレ−トを
１０９８Å／ｍｉｎに抑えることができ、パッシベ−シ
ョン膜３０のエッチングレ−トとレジスタパタ−ン２６
のエッチングレ−トとの選択比を３以上に確保すること
ができた。実際、ＳｉＮ／ＰＳＧ＝８０００Å／２００
０Å構造のパッシベーション膜３０に３０％のオーバー
エッチング量を見込んでエッチング処理を施した場合、
レジストパタ−ン２６の膜減り量を約４３００Åに抑え
ることができた。
に示したように、ＳｉＮ膜２４のエッチングレ−ト（３
３０１Å／ｍｉｎ）とＰＳＧ膜２３のエッチングレ−ト
（３４４７Å／ｍｉｎ）とをほぼ等しくすることができ
た。また、レジストパタ−ン２６のエッチングレ−トを
１０９８Å／ｍｉｎに抑えることができ、パッシベ−シ
ョン膜３０のエッチングレ−トとレジスタパタ−ン２６
のエッチングレ−トとの選択比を３以上に確保すること
ができた。実際、ＳｉＮ／ＰＳＧ＝８０００Å／２００
０Å構造のパッシベーション膜３０に３０％のオーバー
エッチング量を見込んでエッチング処理を施した場合、
レジストパタ−ン２６の膜減り量を約４３００Åに抑え
ることができた。
【００１４】
【表１】
【００１５】最上層金属配線層２２の膜厚が１μｍで、
最上層金属配線層２２上にＳｉＮ／ＰＳＧ＝８０００Å
／２０００Å構造のパッシベーション膜３０を形成した
後も段差自体の値（＝最上層金属配線層２２の膜厚）は
１μｍで変りはない。レジストパタ−ン２６の膜厚を２
μｍとすると、最上層金属配線層２２上にあるレジスト
パタ−ン２６の膜厚は、１．１μｍとなる（図３に示し
たように、段差１μｍで、フォトレジストの膜厚が２μ
ｍの場合の平坦度は、０．９４である。平坦度＝フォト
レジストの膜厚ｂ／（段差ｈ＋段差上のフォトレジスト
の膜厚（ａ−ｈ））から、０．９４＝２μｍ／（１μｍ
＋段差上のフォトレジストの膜厚）で、段差上のフォト
レジストの膜厚＝１．１μｍとなる）。該膜厚のレジス
トパタ−ン２６をマスクにしてエッチング処理を施す
と、エッチング処理終了後も最上層金属配線層２２上に
レジストパタ−ン２６は約０．６７μｍ残存した。
最上層金属配線層２２上にＳｉＮ／ＰＳＧ＝８０００Å
／２０００Å構造のパッシベーション膜３０を形成した
後も段差自体の値（＝最上層金属配線層２２の膜厚）は
１μｍで変りはない。レジストパタ−ン２６の膜厚を２
μｍとすると、最上層金属配線層２２上にあるレジスト
パタ−ン２６の膜厚は、１．１μｍとなる（図３に示し
たように、段差１μｍで、フォトレジストの膜厚が２μ
ｍの場合の平坦度は、０．９４である。平坦度＝フォト
レジストの膜厚ｂ／（段差ｈ＋段差上のフォトレジスト
の膜厚（ａ−ｈ））から、０．９４＝２μｍ／（１μｍ
＋段差上のフォトレジストの膜厚）で、段差上のフォト
レジストの膜厚＝１．１μｍとなる）。該膜厚のレジス
トパタ−ン２６をマスクにしてエッチング処理を施す
と、エッチング処理終了後も最上層金属配線層２２上に
レジストパタ−ン２６は約０．６７μｍ残存した。
【００１６】比較例 図４は、ＣＦ4 ：３０ｓｃｃｍ、ＣＨＦ3 ：１０ｓｃｃ
ｍのガス流量におけるウエハ処理枚数とエッチングレ−
トとの関係を概略的に示したグラフである。高周波電力
が８５０Ｗの場合、ウエハ処理枚数５枚前後でエッチン
グが進行しなくなり、４００Ｗの場合、ウエハ処理枚数
２５枚前後でエッチングレ−トが１０％〜２０％低下し
た。これに対して、高周波電力を１００Ｗ〜３００Ｗと
した場合、エッチングレ−トを経時的に変化することな
く均一に保持することができた。
ｍのガス流量におけるウエハ処理枚数とエッチングレ−
トとの関係を概略的に示したグラフである。高周波電力
が８５０Ｗの場合、ウエハ処理枚数５枚前後でエッチン
グが進行しなくなり、４００Ｗの場合、ウエハ処理枚数
２５枚前後でエッチングレ−トが１０％〜２０％低下し
た。これに対して、高周波電力を１００Ｗ〜３００Ｗと
した場合、エッチングレ−トを経時的に変化することな
く均一に保持することができた。
【００１７】
【発明の効果】以上詳述したように本発明に係る半導体
装置の製造方法にあっては、同一装置かつ同一エッチン
グ条件でＳｉＮ／ＰＳＧ構造の２層からなるパッシベー
ション膜を処理できる。同一エッチング条件で処理でき
るためプロセス上安定しているとともに工程上のトラブ
ルが生じても迅速に対処できる。また、ＳｉＮ膜とＰＳ
Ｇ膜のエッチングレ−トが同じになるエッチング条件で
エッチング処理を行うことができるので、良好なエッチ
ング形状を得ることができ、パッシベーション膜の側壁
を滑らかにすることができる。
装置の製造方法にあっては、同一装置かつ同一エッチン
グ条件でＳｉＮ／ＰＳＧ構造の２層からなるパッシベー
ション膜を処理できる。同一エッチング条件で処理でき
るためプロセス上安定しているとともに工程上のトラブ
ルが生じても迅速に対処できる。また、ＳｉＮ膜とＰＳ
Ｇ膜のエッチングレ−トが同じになるエッチング条件で
エッチング処理を行うことができるので、良好なエッチ
ング形状を得ることができ、パッシベーション膜の側壁
を滑らかにすることができる。
【図１】（ａ）〜（ｅ）は本発明の実施の形態に係る半
導体装置の製造過程を示した模式的断面図である。
導体装置の製造過程を示した模式的断面図である。
【図２】ドライエッチング装置を概略的に示した断面図
である。
である。
【図３】フォトレジストの膜厚と平坦度との関係を示し
たグラフである。
たグラフである。
【図４】ウエハ処理枚数とエッチングレ−トとの関係を
概略的に示したグラフである。
概略的に示したグラフである。
２２ 最上層金属配線層 ２３ ＰＳＧ膜 ２４ ＳｉＮ膜 ３０ パッシベ−ション膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/768
Claims (1)
- 【請求項１】 多層配線構造を有し、最上の配線層上に
ＳｉＮ膜とＰＳＧ膜の２層からなるパッシベーション膜
を有する半導体装置の製造方法において、ＣＦ4 、ＣＨ
Ｆ3 及びＨｅまたはＡｒの混合ガスを用い、ＣＨＦ3 ／
ＣＦ4 ガス流量比を１／７〜１／１に設定し、高周波電
力を１００Ｗ〜３００Ｗの範囲に設定する同一エッチン
グ条件で前記ＳｉＮ膜とＰＳＧ膜の２層からなるパッシ
ベーション膜をエッチングする工程を含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19980895A JP3211634B2 (ja) | 1995-08-04 | 1995-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19980895A JP3211634B2 (ja) | 1995-08-04 | 1995-08-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0950982A JPH0950982A (ja) | 1997-02-18 |
| JP3211634B2 true JP3211634B2 (ja) | 2001-09-25 |
Family
ID=16413985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19980895A Expired - Fee Related JP3211634B2 (ja) | 1995-08-04 | 1995-08-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211634B2 (ja) |
-
1995
- 1995-08-04 JP JP19980895A patent/JP3211634B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0950982A (ja) | 1997-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| JP2001522531A (ja) | 半導体基板上の構造物を選択的にプラズマエッチングするための方法 | |
| JP3803523B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH04251925A (ja) | 半導体装置の製造方法 | |
| JPH11145278A (ja) | 半導体装置の製造方法 | |
| JP3211634B2 (ja) | 半導体装置の製造方法 | |
| JP2002110641A (ja) | 半導体装置の製造方法 | |
| JP3250240B2 (ja) | 半導体装置の製造方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JPH08236506A (ja) | 半導体装置の製造方法 | |
| JP3065153B2 (ja) | 半導体集積回路装置のグリッドライン製造方法 | |
| JPH10312980A (ja) | 半導体装置の製造方法 | |
| JP2001210648A (ja) | 電子デバイスの製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH0481323B2 (ja) | ||
| TW533496B (en) | Etching method of controlling contact hole critical dimension | |
| KR100365767B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JP2001068545A (ja) | 半導体装置の製造方法 | |
| KR100850082B1 (ko) | 반도체 소자 제조시 본딩 패드 형성 방법 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| JPH09289213A (ja) | 高融点金属配線形成方法 | |
| JP2004235297A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |