JP2017069436A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017069436A JP2017069436A JP2015194574A JP2015194574A JP2017069436A JP 2017069436 A JP2017069436 A JP 2017069436A JP 2015194574 A JP2015194574 A JP 2015194574A JP 2015194574 A JP2015194574 A JP 2015194574A JP 2017069436 A JP2017069436 A JP 2017069436A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bonding pad
- etching
- fuse
- etching stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 72
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 230000001681 protective effect Effects 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 4
- 230000006378 damage Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000010030 laminating Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 8
- 239000005380 borophosphosilicate glass Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910001512 metal fluoride Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
こうしたボンディングパッドとフューズ窓の開孔を別々のマスクで加工する方法を用いた製造工程を図2示す断面図により説明する。
まず、フューズ窓開孔部を有する多層配線構造の半導体装置の製造方法であって、半導体基板上に酸化膜を介して形成したフューズ上に複数の層間絶縁膜を介して複数の配線を形成する工程と、最上層の層間絶縁膜上に最上層配線からなるボンディングパッドを形成する工程と、前記ボンディングパッド上にエッチングストッパー膜を形成する工程と、前記エッチングストッパー膜および前記最上層の層間絶縁膜上に保護膜を形成する工程と、前記ボンディングパッド上および前記最上層の層間絶縁膜上の保護膜を開孔するとともに前記層間絶縁膜をエッチングしてフューズ窓開孔部を形成する工程と、前記エッチングストッパー膜を除去する工程と、からなることを特徴とする半導体装置の製造方法を用いた。
また、前記エッチングストッパー膜がプラズマ窒化膜もしくはプラズマ窒化酸化膜であることを特徴とする半導体装置の製造方法を用いた。
また、前記保護膜は保護膜用酸化膜と保護膜用プラズマ窒化膜との積層構造で、前記エッチングストッパーの上には前記保護膜用酸化膜が接することを特徴とする半導体装置の製造方法を用いた。
次に最上層の配線用金属膜となる第3の配線用金属膜9を堆積する。なお、本実施形態においては配線層数を3層としているが、実施においてはこの限りではない。
続いて図1(c)に示すように前記11の配線用レジストをマスクとして前記10のエッチングストッパー膜をエッチングして続いて第3の配線用金属膜9をエッチングして第3の配線用金属膜9およびエッチングストッパー膜10からなるボンディングパッド積層膜を得る。
2 酸化膜
3 フューズ
4 BPSG膜
5 第1配線
6 第1メタル層間絶縁膜
7 第2配線
8 第2メタル層間絶縁膜
9 第3の配線用金属膜
10 エッチングストッパー膜
11 配線用レジストパターン
12 保護膜用酸化膜
13 保護膜用プラズマ窒化膜
14 ボンディングパッドおよびフューズ窓の開孔用レジストパターン
15 ボンディングパッド開孔部
16 フューズ窓開孔部
23 フューズ
29 ボンディングパッド
30 保護膜用酸化膜
31 保護膜用プラズマ窒化膜
32 保護膜除去用レジストパターン
33 ボンディングパッド開孔部
34 フューズ窓開孔部
35 フューズ窓開孔部レジストパターン
Claims (4)
- フューズ窓開孔部を有する多層配線構造の半導体装置の製造方法であって、
半導体基板上に酸化膜を介して形成したフューズ上に複数の層間絶縁膜と複数の配線を交互に形成する工程と、
前記複数の層間絶縁膜のうちの最上層の層間絶縁膜の上に最上層の配線用金属膜を形成する工程と、
前記最上層の配線用金属膜の上にエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜および前記最上層の配線用金属膜をひとつのレジストパターンによりエッチングして、上面に前記エッチングストッパー膜を有するボンディングパッドを形成する工程と、
前記ひとつのレジストパターンを剥離する工程と、
前記ボンディングパッドの上面に位置する前記エッチングストッパー膜および前記最上層の層間絶縁膜を覆う保護膜を形成する工程と、
前記ボンディングパッドの上および前記フューズの上方に開口を有するボンディングパッドおよびフューズ窓の開孔用レジストパターンを形成する工程と、
前記ボンディングパッドおよびフューズ窓の開孔用レジストパターンにより、前記保護膜をエッチングして、前記ボンディングパッドの上面に位置する前記エッチングストッパー膜を露出したまま、前記フューズ上の前記複数の層間絶縁膜を所定の厚さとなるまでエッチングすることで前記フューズ窓開孔部を形成する工程と、
前記エッチングストッパー膜を除去してボンディングパッド開孔部を形成する工程と、
からなることを特徴とする半導体装置の製造方法。 - 前記エッチングストッパー膜が前記複数の層間絶縁膜と異なる膜であって、前記フューズ窓開孔部を形成する工程において、前記複数の層間絶縁膜のエッチング速度が前記エッチングストッパー膜のエッチング速度よりも大きいことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記エッチングストッパー膜がプラズマ窒化膜もしくはプラズマ窒化酸化膜であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記保護膜は保護膜用酸化膜と保護膜用プラズマ窒化膜との積層構造で、前記エッチングストッパー膜の上には前記保護膜用酸化膜が接することを特徴とする請求項1乃至3のいずれか1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015194574A JP6556007B2 (ja) | 2015-09-30 | 2015-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015194574A JP6556007B2 (ja) | 2015-09-30 | 2015-09-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017069436A true JP2017069436A (ja) | 2017-04-06 |
JP6556007B2 JP6556007B2 (ja) | 2019-08-07 |
Family
ID=58492860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015194574A Expired - Fee Related JP6556007B2 (ja) | 2015-09-30 | 2015-09-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6556007B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109427736A (zh) * | 2017-08-31 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11162982A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 半導体装置の製造方法 |
JPH11214389A (ja) * | 1998-01-23 | 1999-08-06 | Toshiba Corp | 半導体装置の製造方法 |
JPH11354644A (ja) * | 1998-05-11 | 1999-12-24 | Motorola Inc | 集積回路の製造方法 |
JP2002110641A (ja) * | 2000-09-27 | 2002-04-12 | Ricoh Co Ltd | 半導体装置の製造方法 |
JP2005197602A (ja) * | 2004-01-09 | 2005-07-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2007214433A (ja) * | 2006-02-10 | 2007-08-23 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2011091426A (ja) * | 2010-12-20 | 2011-05-06 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2012138443A (ja) * | 2010-12-27 | 2012-07-19 | Renesas Electronics Corp | 半導体装置 |
-
2015
- 2015-09-30 JP JP2015194574A patent/JP6556007B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11162982A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 半導体装置の製造方法 |
JPH11214389A (ja) * | 1998-01-23 | 1999-08-06 | Toshiba Corp | 半導体装置の製造方法 |
JPH11354644A (ja) * | 1998-05-11 | 1999-12-24 | Motorola Inc | 集積回路の製造方法 |
JP2002110641A (ja) * | 2000-09-27 | 2002-04-12 | Ricoh Co Ltd | 半導体装置の製造方法 |
JP2005197602A (ja) * | 2004-01-09 | 2005-07-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2007214433A (ja) * | 2006-02-10 | 2007-08-23 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2011091426A (ja) * | 2010-12-20 | 2011-05-06 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2012138443A (ja) * | 2010-12-27 | 2012-07-19 | Renesas Electronics Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109427736A (zh) * | 2017-08-31 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6556007B2 (ja) | 2019-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9257529B2 (en) | Method of forming self-aligned contacts using a replacement metal gate process in a semiconductor device | |
US10504780B2 (en) | Contact plug without seam hole and methods of forming the same | |
KR101129919B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
TWI619670B (zh) | 填充積體電路中之凹穴之方法及其結果裝置 | |
JP2008244417A (ja) | 半導体素子の微細パターン形成方法 | |
JP2020043356A (ja) | 半導体装置の製造方法 | |
KR102295029B1 (ko) | 반도체 소자의 제조방법 | |
JP6556007B2 (ja) | 半導体装置の製造方法 | |
TWI821424B (zh) | 一種在半導體鰭陣列上產生閘極切口結構的方法及其製成的半導體結構 | |
US9502264B2 (en) | Method for selective oxide removal | |
US20120309155A1 (en) | Semiconductor process | |
KR100709450B1 (ko) | 반도체 소자의 형성 방법 | |
JP2007227500A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
JP2007214178A (ja) | 半導体装置およびその製造方法 | |
JP2007214433A (ja) | 半導体装置およびその製造方法 | |
JP5924198B2 (ja) | 半導体装置の製造方法 | |
JP2009253246A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4608880B2 (ja) | 半導体装置の製造方法 | |
KR20010096346A (ko) | 버퍼산화막을 이용한 반도체소자 평탄화방법 | |
WO2012164989A1 (ja) | 半導体装置およびその製造方法 | |
JP2010157729A (ja) | 半導体素子の製造方法 | |
JP2007027600A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2011187816A (ja) | 半導体装置の製造方法 | |
JP2010165942A (ja) | 半導体装置及びその製造方法 | |
JP2009016781A (ja) | フラッシュメモリ素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6556007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |