JP2007214433A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】適切な開口が形成された半導体装置およびその製造方法を提供する。
【解決手段】半導体層１０の上方に設けられた第１層間絶縁層２０と、前記第１層間絶縁層の上方に設けられたヒューズ２２と、前記ヒューズの上方に設けられた第２層間絶縁層３０と、前記第２層間絶縁層の上方であって、前記ヒューズの上方以外に設けられ、少なくとも金属層３２ｂと金属窒化物層３２ｃとが積層された電極パッド３２と、前記電極パッドおよび前記第２層間絶縁層の上方に設けられたパッシベーション層４０と、前記パッシベーション層に設けられ、前記電極パッドの前記金属層の少なくとも一部を露出させる第１開口部５０と、前記ヒューズの上方に設けられ、前記パッシベーション層を貫通し、前記第２層間絶縁層の一部が底面をなす前記第２開口部６０と、前記第２開口部は、前記第１開口部より小さい平面形状で、且つ、該第２開口部の幅は２μｍ以上、６μｍ以下である。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。

レーザーにより溶断されるヒューズ素子は、腐食の抑制および溶断のためのレーザーの効率を良くするために、その上に薄膜の絶縁層を残存させた開口を有することがある。この開口の形成方法の一つに、電極パッド（ボンディングパッド）を露出させる開口の形成と同一工程で行われる方法がある。
特開平８−２１３４６９号公報

しかしながら、電極パッドの上方の開口形成では、絶縁層を完全に除去することが望まれているため、同一の工程で良好なエッチングを行うことができないことがある。

本発明の目的は、それぞれの場所に応じて開口を形成された半導体装置およびその製造方法を提供することにある。

（１）本発明にかかる半導体装置は、
半導体層と、
前記半導体層の上方に設けられた第１層間絶縁層と、
前記第１層間絶縁層の上方に設けられたヒューズと、
前記第１層間絶縁層および前記ヒューズの上方に設けられた第２層間絶縁層と、
前記第２層間絶縁層の上方であって、前記ヒューズの上方以外に設けられ、少なくとも金属層と金属窒化物層とが積層された電極パッドと、
前記電極パッドおよび前記第２層間絶縁層の上方に設けられたパッシベーション層と、
前記パッシベーション層に設けられ、前記電極パッドの前記金属層の少なくとも一部を露出させる第１開口部と、
前記ヒューズの上方に設けられ、前記パッシベーション層を貫通し、前記第２層間絶縁層の一部が底面をなす前記第２開口部と、を含み、
前記第２開口部は、前記第１開口部と比して小さい平面形状を有し、かつ、該第２開口部の幅は、２μｍ以上、６μｍ以下である。

本発明にかかる半導体装置によれば、電極パッドが確実に露出した第１開口部と、前記ヒューズが第２層間絶縁層に覆われた状態の第２開口部とを有する半導体装置を提供することができる。第１開口部と第２開口部とを同時に形成する時に、第１開口部では、電極パッドを確実に露出させるために、パッシベーション層を除去するに足るエッチング条件と比して、過剰なエッチング条件で第１開口部および第２開口部が形成される。そのため、エッチング条件によっては、第２開口部の底面でヒューズが露出してしまうことがある。しかしながら、本発明にかかる半導体装置では、第２開口部の幅が、所定の範囲であるため、エッチング速度を低下させることができ、第１開口部と同時に形成した場合であってもヒューズが第２層間絶縁層に覆われた第２開口部を形成することができる。その結果、電極パッドを確実に露出させつつも、ヒューズが保護された半導体装置を提供することができる。

なお、本発明にかかる半導体装置において、第２開口部の幅とは、ヒューズの溶断方向に沿ってみたときの幅であり、金属層とは、単一の金属層の他、合金層をも含む。また、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に設けられた特定のＢ層（以下、「Ｂ層」という。）というとき、Ａ層の上に直接Ｂ層が設けられた場合と、Ａ層の上に他の層を介してＢ層が設けられた場合とを含む意味である。

本発明にかかる半導体装置は、さらに、下記の態様をとることができる。

（２）本発明にかかる半導体装置において、
前記ヒューズの平面形状は矩形であり、
前記第２開口部の幅方向は、前記ヒューズの長手方向と並行であることができる。

（３）本発明にかかる半導体装置において、
前記第２開口部は、複数設けられていることができる。

（４）本発明にかかる半導体装置において、
隣接する前記第２開口部同士の距離は、ほぼ等しいことができる。

（５）本発明にかかる半導体装置において、
さらに、前記ヒューズの上方に設けられ、該ヒューズを露出させない犠牲開口部を含むことができる。

（６）本発明にかかる半導体装置の製造方法は、
半導体層の上方に第１層間絶縁層を形成する工程と、
前記第１層間絶縁層の上方にヒューズを形成する工程と、
前記第１層間絶縁層および前記ヒューズの上方に第２層間絶縁層を形成する工程と、
前記第２層間絶縁層の上方であって、前記ヒューズの上方以外に、少なくとも金属層と金属窒化物層とが積層された電極パッドを形成する工程と、
前記電極パッドおよび前記第２層間絶縁層の上方にパッシベーション層を形成する工程と、
前記電極パッドの上方に第１開口と、前記ヒューズの上方に第２開口とを有するマスク層を形成する工程と、
前記パッシベーション層および前記金属窒化物層を除去し、前記金属層を露出させた第１開口部を形成すると共に、前記ヒューズの上方のパッシベーション層および前記第２層間絶縁層の一部を除去し第２開口部を形成する工程と、を含み、
前記第２開口は、前記第１開口と比して小さい平面形状を有し、該第２開口の幅は２μｍ以上、６μｍ以下である。

本発明にかかる半導体装置の製造方法によれば、第２開口（第２開口部を形成するためのパターン）は、所定範囲の幅を有する。同一条件のエッチングを施す場合、マスク層において平面パターンが小さい開口ほど、エッチングされにくくなる。本発明にかかる半導体装置の製造方法では、第１開口（第１開口部を形成するためのパターン）と比して小さく、かつ、所定の幅を有する第２開口を形成している。そのため、エッチング速度が制御されることでヒューズは露出することなく、また、所定の範囲の幅は確保することでヒューズの溶断効率を低下させることのない第２開口部を形成することができる。その結果、電極パッドを確実に露出させつつも、ヒューズが保護された半導体装置を製造することができる。

本発明にかかる半導体装置の製造方法は、さらに、下記の態様をとることができる。

（７）本発明にかかる半導体装置の製造方法において、
前記第２開口において、前記マスク層の膜厚および前記第２開口部の所望の深さの和と、幅との比が１以上であることができる。

（８）本発明にかかる半導体装置の製造方法において、
前記パッシベーション層の形成は、
前記電極パッドおよび前記第２層間絶縁層の上方に第１絶縁層を形成する工程と、
前記第１絶縁層を平坦化する工程と、
前記第１絶縁層の上方に第２絶縁層を形成する工程と、を含むことができる。

（９）本発明にかかる半導体装置の製造方法において、
前記第１開口部および前記第２開口部の形成は、同一のエッチング条件で行われることができる。

以下、本発明の実施形態の一例について、図面を参照しつつ説明する。

１．第１の実施形態
１．１．半導体装置
まず、第１の実施形態にかかる半導体装置について、図１および図２を参照しつつ説明する。図１は、本実施形態にかかる半導体装置を模式的に示す断面図である。図２は、本実施形態にかかる半導体装置のヒューズ２２と第２開口部との配置を模式的に示す平面図である。また、図１は、図２のＩ−Ｉ線に沿った方向の断面図である。

図１に示すように、本実施形態にかかる半導体装置は、半導体層１０と、第１層間絶縁層２０と、ヒューズ２２と、第２層間絶縁層３０と、電極パッド３２と、パッシベーション層４０と、第１開口部５０と、第２開口部６０とを含む。

半導体層１０は、例えばシリコン基板などからなることができる。半導体層１０には、素子分離絶縁層（図示せず）が設けられ、画定された素子領域にＭＩＳトランジスタ（図示せず）などの半導体素子が形成されている。

第１層間絶縁層２０は、半導体層１０の上方に形成されている。具体的には、第１層間絶縁層２０は、トランジスタを覆うように形成されている。第１層間絶縁層２０としては、酸化シリコン膜、酸窒化シリコン膜、窒化シリコン膜、ＴＥＯＳ膜、オゾン-ＴＥＯＳ膜、ＦＳＧ膜、ＳＯＧ膜またはこれらの積層膜を用いることができる。

ヒューズ２２は、第１層間絶縁層２０の上に設けられている。また、図１には示していないが、第１層間絶縁層２０の上には、ヒューズ２２と同一の工程で形成された配線層が設けられていることができる。図２に示すように、ヒューズ２２は、矩形を有し、複数のヒューズ２２がそれぞれの長手方向が並行となるように配置されている。ヒューズ２２の大きさは、長辺は約１０μｍ、短辺は１．０ないし１．５μｍであることができる。このヒューズ２２の短辺方向は、ヒューズ２２が溶断される方向である。

第１層間絶縁層２０およびヒューズ２２の上に、第２層間絶縁層３０が設けられている。第２層間絶縁層３０としては、たとえば、酸化シリコン、酸窒化シリコン膜、窒化シリコン膜、ＴＥＯＳ膜、ＦＳＧ膜、ＳＯＧ膜またはこれらの積層膜を適用することができる。

第２層間絶縁層３０の上には、電極パッド３２が形成されている。電極パッド３２は、高融点金属の窒化物層３２ａ、金属層３２ｂ、および高融点金属の窒化物層３２ｃが積層されてなる。窒化物層（金属窒化物層に相当する）３２ａ，３２ｃは、たとえば、ＴｉＮ層であることができる。また、金属層３２ｂは、単一の金属層の他、合金層を用いることができる。

電極パッド３２および第２層間絶縁層３０の上には、パッシベーション層４０が形成されている。パッシベーション層４０は、酸化シリコン層４２と、酸化シリコン層４２の上に設けられた窒化シリコン層４４とが積層されて構成されていることができる。

パッシベーション層４０には、第１開口部５０と、第２開口部６０の一部とが形成されている。まず、第１開口部５０について説明する。第１開口部５０は、電極パッド３２の上に設けられ、電極パッド３２の上面の少なくとも一部が露出している。具体的には、電極パッド３２の金属層３２ｂが露出している。第１開口部５０の底面は、電極パッド３２の上面である。第１開口部５０の平面形状は、電極パッド３２の平面形状に含まれている。

第２開口部６０は、ヒューズ２２の上方に設けられている。本実施形態では、複数のヒューズ２２の上方に一つの開口が設けられている場合を説明する。図２に示すように、本実施形態では、第２開口部６０は、ヒューズ２２の長辺方向（長手方向）と交差する矩形を有する。つまり、ヒューズ２２の短辺方向と並行な方向が第２開口部６０の長辺方向である。図１に示すように、第２開口部６０は、パッシベーション層４０を貫通し、第２層間絶縁層３０の一部を除去して形成されている。具体的には、第２層間絶縁層３０の一部が除去されて形成されている。つまり、第２開口部６０では、ヒューズ２２が露出することのないよう、その底面は、第２層間絶縁層３０である。

また、第２開口部６０の幅（短辺方向の幅）は、２μｍ以上、６μｍ以下であることができる。第２開口部６０の幅が２μｍ未満である場合、ヒューズ２２を溶断するレーザーのスポット径と比して小さくなることがあり、溶断効率が低下してしまうことがある。また、第２開口部６０の幅が６μｍを越える場合には、エッチングレートの低下の効果が低く、ヒューズ２２の上方に確実に第２層間絶縁層３０を残存させることができないことがある。

本実施形態にかかる半導体装置によれば、電極パッド３２が確実に露出した第１開口部５０と、前記ヒューズ２２が第２層間絶縁層３０に覆われた状態の第２開口部６０とを有する半導体装置を提供することができる。第１開口部５０と第２開口部６０とを同時に形成する時に、第１開口部５０では、電極パッド３２の金属層３２ｂを確実に露出させるために、パッシベーション層４０を除去するに足るエッチング条件と比して、過剰なエッチング条件で第１開口部５０および第２開口部６０が形成される。そのため、エッチング条件によっては、第２開口部６０の底面でヒューズ２２が露出してしまうことがある。しかしながら、本実施形態にかかる半導体装置では、第２開口部６０の幅が、所定の範囲であるため、エッチング速度を低下させることができ、第１開口部５０と同時に形成した場合であってもヒューズ２２が第２層間絶縁層３０に覆われた第２開口部６０を形成することができる。その結果、電極パッド３２の金属層３２ｂを確実に露出させつつも、ヒューズ２２は保護された半導体装置を提供することができる。

１．２．半導体装置の製造方法
次に、本実施形態にかかる半導体装置の製造方法について、図３ないし図４を参照しつつさらに説明する。図３ないし図４は、本実施形態にかかる半導体装置の製造方法について模式的に示す断面図である。また、図３および図４は、図１に対応する断面を示す図である。

（１）図３に示すように、半導体層１０にトランジスタ（図示せず）などの各種半導体素子を適宜形成する（素子分離絶縁層の形成も含む）。その後、半導体層１０の全面に第１層間絶縁層２０を形成する。ついで、第１層間絶縁層２０の上に、ヒューズ２２および配線層（図示せず）を形成する。ヒューズ２２および配線層は、第１層間絶縁層２０の全面に導電層を形成し、その後、公知のリソグラフィおよびエッチング技術によりパターニングすることで形成される。なお、ヒューズ２２および配線層を形成する前に、第１層間絶縁層２０にプラグ（図示せず）を形成する工程が含まれていることはいうまでもない。

ついで、ヒューズ２２および第１層間絶縁層２０の上に、第２層間絶縁層３０を形成する。第２層間絶縁層３０としては、たとえば、酸化シリコンを形成する。第２層間絶縁層３０の形成は、たとえば、ＣＶＤ法により形成することができる。第２層間絶縁層３０の膜厚は、５００ｎｍ〜１０００ｎｍであることができる。なお、ここでの膜厚は、ヒューズ２２上の第２層間絶縁層の膜厚として定義する。

（２）次に、図３に示すように、第２層間絶縁層３０の上に、電極パッド３２を形成する。電極パッド３２は、たとえば、上述した構成の材料をスパッタリング法により形成することができる。電極パッド３２は、第２層間絶縁層３０の上方全面に導電層（図示せず）を形成し、この導電層を公知のリソグラフィおよびエッチング技術によりパターニングすることで形成することができる。なお、電極パッド３２を構成する窒化物層３２ａは、
２０ｎｍ〜１００ｎｍであり、金属層３２ｂは、４００ｎｍ〜１０００ｎｍであり、窒化物層３２ｃは、３０ｎｍ以下であることができる。

ついで、電極パッド３２および第１層間絶縁層３０の上に、たとえば、酸化シリコン層４２を形成する。酸化シリコン層４２としては、たとえば、ＣＶＤ法により形成することができる。ついで、酸化シリコン層４２の上に、窒化シリコン層４４を形成する。窒化シリコン層４４は、たとえば、ＣＶＤ法により形成することができる。このようにしてパッシベーション層４０が形成される。酸化シリコン層４２は、４５０ｎｍ〜１１５００ｎｍであり、窒化シリコン層４４は、２００ｎｍ〜１０００ｎｍであることができる。

ついで、パッシベーション層４０の上に、マスク層を形成する。図３には、マスク層として、レジスト層Ｒ１を形成する場合を図示する。レジスト層Ｒ１は、電極パッド３２の上方に第１開口５１およびヒューズ２２の上に第２開口６１を有する。第１開口５１は、第２開口６１と比して、開口の平面パターンが大きい。このとき、第２開口６１の幅は、２μｍ以上、６μｍ以下であることができる。また、開口６１において、レジスト層Ｒ１の膜厚Ｘ１および第２開口部６０の所望の深さＸ２の和と、開口６１の幅Ｙとの比（（Ｘ１＋Ｘ２）／Ｙ）が１以上となるように、開口６１の幅が決定されている必要がある。この比の値が１より小さい場合には、エッチングレートの低下効果が低く、ヒューズ２２を露出させてしまうことがある。本実施形態にかかる半導体装置の製造方法において、第２開口６１の幅とは、ヒューズ２２が溶断される方向に沿った幅のことをいう。

（３）次に、図１に参照されるように、第１開口５１に露出しているパッシベーション層４０を除去して、第１開口部５０を形成する。また、第２開口６１に露出しているパッシベーション層４０および第２層間絶縁層３０の一部を除去した第２開口部６０を形成する。第１開口部５０および第２開口部６０の形成は、同一のエッチング条件（同一工程）で行われる。第１開口部５０の形成では、電極パッド３２の上面が露出し、さらに、パッシベーション層４０および第２層間絶縁層３０の膜厚のばらつきを考慮してオーバーエッチングされるような条件でエッチングが行われる。第２開口部６０の形成では、ヒューズ２２の上に、２００ｎｍないし５００ｎｍの膜厚の第２層間絶縁層３０を残存させる。

以上の工程により、本実施形態にかかる半導体装置を製造することができる。

本実施形態にかかる半導体装置の製造方法によれば、第２開口６１（第２開口部６０を形成するためのパターン）は、第１開口５１（第１開口部５０を形成するためのパターン）と比して小さく、かつ、所定範囲の幅を有している。同一条件のエッチングを施す場合、マスク層において平面パターンが小さい開口ほど、エッチングはされにくくなる。よって、本実施形態にかかる半導体装置の製造方法では、第１開口５１と比して第２開口６１でのエッチング量は少なくなることとなる。そのため、エッチング速度が制御されることでヒューズ２２は露出することなく、また、所定の範囲の幅は確保することでヒューズ２２の溶断効率を低下させることのない第２開口部６０を形成することができる。その結果、電極パッド３２を確実に露出させ、かつ、ヒューズ２２が保護された半導体装置を製造することができる。

２．第２の実施形態
２．１．半導体装置
次に、第２の実施形態にかかる半導体装置について、図５および図６を参照しつつ説明する。第２の実施形態にかかる半導体装置は、第２開口部６０が第１の実施形態と異なる例である。以下の説明では、第１の実施形態と異なる点について説明する。なお、図５は、図１に対応する断面を示し、図６は、図２に対応する平面を示す。

図５および図６に示すように、第２の実施形態では、ヒューズ２２の上方に複数の第２開口部６０が複数設けられている。図６に示すように、第１の実施形態にかかる半導体装置と同様に矩形のヒューズ２２は、長辺方向が並行となるように配列されている。そして、ヒューズ２２の上に、矩形の第２開口部６０が複数配置されている。つまり、第２開口部６０の長辺と、ヒューズ２２の長辺とは交差しており、格子状を成している。また、隣り合う第２開口部６０同士の相互間の距離Ｙは、開口に用いるレジストが倒壊しないように、使用するレジスト膜厚以上にすることが望ましく、且つ、第２開口部６０のエッチング速度が抑制されるように、開口領域における開口部の幅と非開口部の幅の比を１：２以下にすることが好ましい。具体的に数値を上げると、１．５ｕｍ以上、１２ｕｍ以下であることが好ましい。

第２の実施形態にかかる半導体装置によれば、ヒューズ２２の上方に複数の第２開口部６０が設けられていることで、第２開口部６０を形成するときのエッチングレートを第１開口部５０を形成する場合と比して低下させることができる。そのため、第１開口部５０と第２開口部６０とが同一工程で形成された場合であっても、電極パッド３２が露出した第１開口部５０と、第２開口部６０の底面、つまり、ヒューズ２２に上に第２層間絶縁層３０を確実に残存させることができる。その結果、電極パッド３２の金属層３２ｂを確実に露出させつつも、ヒューズ２２は保護された半導体装置を提供することができる。

２．２．半導体装置の製造方法
第２の実施形態にかかる半導体装置の製造方法は、第１開口部５０および第２開口部６０を形成するためのレジスト層Ｒ１の開口パターンを変更する以外は、第１の実施形態にかかる製造方法と同様にすることができる。

本実施形態にかかる製造方法によれば、開口６１が複数設けられていることで、パッシベーション層のエッチングを抑制することができる。さらに、ヒューズ２２の上方に複数の開口６１が均等に設けられていることで、ヒューズ２２の上方の全面で均一にエッチングレートの低下を図ることができる。その結果、ヒューズ２２は、絶縁層に覆われた状態第２開口部６０を形成することができる。

３．第３の実施形態
３．１．半導体装置
次に、第３の実施形態にかかる半導体装置について、図７および図８を参照しつつ説明する。第３の実施形態にかかる半導体装置は、ヒューズ２２の上方に設けられる開口とパッシベーション層４０の構成が第１の実施形態と異なる例である。以下の説明では、第１の実施形態と異なる点について説明する。なお、図７は、図１に対応する断面を示し、図８は、図２に対応する平面を示す。

図７および図８に示すように、第３の実施形態にかかる半導体装置では、ヒューズ２２の上方に、第２開口部６０と、犠牲開口部６４とが設けられている。図８に示すように、第２開口部６０と犠牲開口部６４とは、共に矩形の平面パターンを有し、長辺方向が並行になるように配置されている。第２の実施形態と同様に、第２開口部６０および犠牲開口部６４の長辺方向は、ヒューズ２２の長辺方向と交差しており、格子状をなしている。犠牲開口部６４の開口幅は、特に限定されることはない。また、本実施形態では、犠牲開口部６４として、第２開口部６０と同様の矩形パターンを有する場合を示したが、第２開口部６０と比して小さい平面パターンである限り、これに限定されることはない。たとえば、正方形または円形の平面パターンを有することができる。

また、本実施形態にかかる半導体装置では、パッシベーション層４０の上面が平坦な面をなしている。具体的には、図７に示すように、酸化シリコン層４２の上面の高さが均一になっている。そのため、電極パッド３２の上に位置する酸化シリコン層４２は、ヒューズ２２の上方に位置する酸化シリコン層４２と比して膜厚が小さいこととなる。

第３の実施形態にかかる半導体装置によれば、ヒューズ２２の上方に第２開口部６０の他、犠牲開口部６４が設けられていることで、第２開口部６０を形成するときのエッチングレートを第１開口部５０を形成する場合と比して低下させることができる。そのため、上述の実施形態と同様の利点を有し、ヒューズ２２に上に第２層間絶縁層３０を確実に残存させることができる。その結果、電極パッド３２の金属層３２ｂを確実に露出させつつも、ヒューズ２２は保護された半導体装置を提供することができる。

３．２．半導体装置の製造方法
第３の実施形態にかかる半導体装置の製造方法は、第１開口部５０、第２開口部６０および犠牲開口部６４を形成するためのレジスト層Ｒ１の開口パターンの変更、および、酸化シリコン層４２を形成した後に平坦化処理を施すこと以外は、第１の実施形態にかかる製造方法と同様にすることができる。酸化シリコン層４２の平坦化は、たとえば、ＣＭＰ法により行うことができる。

第３の実施形態にかかる半導体装置の製造方法によれば、ヒューズ２２の上に犠牲開口部６４が形成されることで、第２開口部６０を形成するときのエッチング速度を制御することができる。また、酸化シリコン層４２の平坦化を行うことで、電極パッド３２とヒューズ２２との上方に設けられる絶縁層（被エッチング絶縁層）の膜厚に差を設けることができる。つまり、ヒューズ２２の上方に十分な膜厚の絶縁層（パッシベーション層４０および第２層間絶縁層３０）を残存させることができる。そのため、電極パッド３２の上面を完全に露出させるよう、オーバーエッチングを行った場合であっても、ヒューズ２２が露出することのないよう第２開口部６０を形成することができる。その結果、溶断効率の劣化が抑制され、信頼性が向上した半導体装置を提供することができる。

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

第１の実施形態にかかる半導体装置を模式的に示す断面図。 第１の実施形態にかかる半導体装置におけるヒューズと第２開口部の位置関係を示す平面図。 第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。 第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。 第２の実施形態にかかる半導体装置を模式的に示す断面図。 第２の実施形態にかかる半導体装置におけるヒューズと第２開口部の位置関係を示す平面図。 第３の実施形態にかかる半導体装置を模式的に示す断面図。 第３の実施形態にかかる半導体装置におけるヒューズと第２開口部の位置関係を示す平面図。

符号の説明

１０…半導体層、 ２０…第１層間絶縁層、 ２２…ヒューズ、 ３０…層間絶縁層、 ３０…絶縁層、 ３０…第２層間絶縁層、 ３２…電極パッド、 ３２ａ，３２ｃ…窒化物層、 ３２ｂ…金属層、 ４０…パッシベーション層、 ４２…酸化シリコン層、 ４４…窒化シリコン層、 ５０…第１開口部、 ５１，６１…開口、 ６０…第２開口部、 ６４…犠牲開口部、

Claims (9)

1. 半導体層と、
   前記半導体層の上方に設けられた第１層間絶縁層と、
   前記第１層間絶縁層の上方に設けられたヒューズと、
   前記第１層間絶縁層および前記ヒューズの上方に設けられた第２層間絶縁層と、
   前記第２層間絶縁層の上方であって、前記ヒューズの上方以外に設けられ、少なくとも金属層と金属窒化物層とが積層された電極パッドと、
   前記電極パッドおよび前記第２層間絶縁層の上方に設けられたパッシベーション層と、
   前記パッシベーション層に設けられ、前記電極パッドの前記金属層の少なくとも一部を露出させる第１開口部と、
   前記ヒューズの上方に設けられ、前記パッシベーション層を貫通し、前記第２層間絶縁層の一部が底面をなす前記第２開口部と、を含み、
   前記第２開口部は、前記第１開口部と比して小さい平面形状を有し、かつ、該第２開口部の幅は、２μｍ以上、６μｍ以下である、半導体装置。
2. 請求項１において、
   前記ヒューズの平面形状は矩形であり、
   前記第２開口部の幅方向は、前記ヒューズの長手方向と並行である、半導体装置。
3. 請求項１または２において、
   前記第２開口部は、複数設けられている、半導体装置。
4. 請求項３において、
   隣接する前記第２開口部同士の距離は、ほぼ等しい、半導体装置。
5. 請求項１ないし４のいずれかにおいて、
   さらに、前記ヒューズの上方に設けられ、該ヒューズを露出させない犠牲開口部を含む、半導体装置。
6. 半導体層の上方に第１層間絶縁層を形成する工程と、
   前記第１層間絶縁層の上方にヒューズを形成する工程と、
   前記第１層間絶縁層および前記ヒューズの上方に第２層間絶縁層を形成する工程と、
   前記第２層間絶縁層の上方であって、前記ヒューズの上方以外に、少なくとも金属層と金属窒化物層とが積層された電極パッドを形成する工程と、
   前記電極パッドおよび前記第２層間絶縁層の上方にパッシベーション層を形成する工程と、
   前記電極パッドの上方に第１開口および前記ヒューズの上方に第２開口を有するマスク層を形成する工程と、
   前記パッシベーション層および前記金属窒化物層を除去し、前記金属層を露出させた第１開口部を形成すると共に、前記ヒューズの上方のパッシベーション層および前記第２層間絶縁層の一部を除去し第２開口部を形成する工程と、を含み、
   前記第２開口は、前記第１開口と比して小さい平面形状を有し、該第２開口の幅は２μｍ以上、６μｍ以下である、半導体装置の製造方法。
7. 請求項６において、
   前記第２開口において、前記マスク層の膜厚および前記第２開口部の所望の深さの和と、幅との比が１以上である、半導体装置の製造方法。
8. 請求項６または７において、
   前記パッシベーション層の形成は、
   前記電極パッドおよび前記第２層間絶縁層の上方に第１絶縁層を形成する工程と、
   前記第１絶縁層を平坦化する工程と、
   前記第１絶縁層の上方に第２絶縁層を形成する工程と、を含む、半導体装置の製造方法。
9. 請求項６ないし８のいずれかにおいて、
   前記第１開口部および前記第２開口部の形成は、同一のエッチング条件で行われる、半導体装置の製造方法。

Images