TWI398913B - 具有密封環結構之半導體裝置及其製造方法 - Google Patents

具有密封環結構之半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI398913B
TWI398913B TW097129661A TW97129661A TWI398913B TW I398913 B TWI398913 B TW I398913B TW 097129661 A TW097129661 A TW 097129661A TW 97129661 A TW97129661 A TW 97129661A TW I398913 B TWI398913 B TW I398913B
Authority
TW
Taiwan
Prior art keywords
metal layer
hole
insulating film
seal ring
film
Prior art date
Application number
TW097129661A
Other languages
English (en)
Other versions
TW200926279A (en
Inventor
Tatsuya Usami
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW200926279A publication Critical patent/TW200926279A/zh
Application granted granted Critical
Publication of TWI398913B publication Critical patent/TWI398913B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

具有密封環結構之半導體裝置及其製造方法
本發明係關於半導體裝置及其製造方法，尤有關於具有密封環結構之半導體裝置及其製造方法。
近年來，由於半導體裝置效能上之進步，已將相對介電常數比SiO2更低之所謂「低介電常數膜」之絕緣膜的形成技術用於半導體裝置製造程序中。可用的「低介電常數膜」有極多種類型，其通常具有不良黏著性及低機械強度。因此，一直存在有於晶圓切割過程期間發生之膜脫落及裂縫散佈等無法避免之問題。
圖26A及26B為說明相關技藝之密封環結構之圖式。密封環為沿著半導體晶片之周圍設置以便防止水氣進入低介電常數膜之隔框(bulkhead)，其通常形成於配線層上。圖26A為半導體裝置10之橫斷平面圖，而圖26B為半導體裝置10之直立斷面圖。圖26B對應至沿著圖26B之直線H-H’切開之橫斷面圖。
半導體裝置10具有依序將基板12(例如矽基板)、下層絕緣膜14(例如SiO2 膜)、及包含低介電常數膜之層間絕緣膜16堆疊在一起之結構。在圖式中，虛線之左側為晶片內部，虛線之右側為密封環部分，在密封環部分之更外周圍有一切割線(未圖示)。在元件形成區域之晶片內部，於層間絕緣膜16中依序交替形成配線層32及通孔層30。在密封環部分中，將W密封環形成於下層絕緣膜14中，而將配線層24及通孔層22依序交替地形成於層間絕緣膜16中，配線層24及通孔層22則分別形成於與配線層32及通孔層30相同之膜層中。再者，各配線及各通孔係由阻障金屬膜18及含銅金屬膜20所組成。
然而，在此一構造中，若裂縫或膜脫落40由位於圖式右側中之切割線發生，則存在此一裂縫或膜脫落40透過通孔與配線之間的部分而傳遞至內部的問題，且接著發展成晶片內部中之裂縫或膜脫落。
專利文件1(日本公開專利公報2006-5011號)揭露將絕緣材料之多重隔離槽穴(pocket)形成於寬廣密封環配線中之結構。此文件揭露具有此一配置之結構，該配置係指在形成配線之CMP期間，可避免在寬廣密封環配線中發生淺碟化及腐蝕，且因此可消除配線中發生短路之機會者。
專利文件2(日本公開專利公報2005-167198號)揭露一種將連續密封通孔設置於層間絕緣膜內之密封環結構，該層間絕緣膜設有通孔及形成雙金屬鑲嵌配線之配線。相較於具有較多接面之結構，藉由使用在密封環部分中具有較少接面之此結構，可透過一接面而更有效地防止雜質之入侵。因此，此一結構被視為能夠提供較堅固之密封環構造。
[專利文件1]日本公開專利公報2006-5011號
[專利文件2]日本公開專利公報2005-167198號
然而，在專利文件1所揭示之技藝中，係將密封環部分中之通孔層及配線層交替地形成於與元件形成層中之通孔層及配線層相同之高度上；因此，密封環中之接面位與周圍絕緣膜之介面相同之高度上。如此，對於脫落及裂縫由外周圍擴及至內部之問題並未提供解決方案。
同時，在專利文件2所揭示之技藝中，減少了接面之數目；然而，其係將密封環中之接面設置成與晶片區域中之配線及通孔之間的接面具有相同高度，且亦位於與周圍絕緣膜之介面相同之高度上。因此，在發生膜脫落之情況中，仍存在有脫落及裂縫由密封環之外周圍擴及至接面並接著進入內部之問題。
根據本發明之一例示態樣，一種半導體裝置包含：基板；元件形成區域，形成於該基板上且具有通孔及配線形成於其中；及密封環，形成於該基板上且位於該元件形成區域之外周圍上，以便在平面圖中圍繞該元件形成區域。在該半導體裝置中，該密封環包含：第一金屬層，具有形成於其中以便在平面圖中圍繞該元件形成區域之貫孔；及第二金屬層，形成於該第一金屬層上，以便接觸該第一金屬層。在該半導體裝置中，在該第一金屬層中之該貫孔之下部分設有形成於其上之絕緣材料，且該貫孔之上部分設有金屬材料，其構成該第二金屬層，凸起進入該上部分。該上部分並未設有絕緣材料形成於其上。
根據本發明之例示態樣，提供一種半導體裝置之形成方法，該半導體裝置具有元件形成區域及密封環部分，該密封環部分形成於該元件形成區域之外周圍上，以便圍繞該元件形成區域。該方法包含：在形成於基板上之第一絕緣膜上，於該元件形成區域中形成第一溝槽，以便容許形成通孔及配線中任一者；亦在該密封環部分中形成第一密封環溝槽，以便在平面圖中圍繞該元件形成區域；藉由以金屬材料填充該第一溝槽及該第一密封環溝槽，且接著移除該金屬材料曝露於該第一溝槽及該第一密封環溝槽外側之一部分，以在該第一溝槽形成通孔及配線中任一者，且在該第一密封環中成第一金屬層；在該第一絕緣膜上形成第二絕緣膜，在該第二絕緣膜上，於該元件形成區域中形成第二溝槽，以便容許形成通孔及配線中任一者；及同樣地在該密封環部分之該第一密封環溝槽中形成第二密封環溝槽；及藉由以金屬材料填充該第二溝槽及該第二密封環溝槽，且接著移除該金屬材料曝露於該第二溝槽及該第二密封環溝槽外側之一部分，以在該第二溝槽中形成通孔及配線中任一者，且在該第二密封環中形成與該第一金屬層相接觸之第二金屬層。在形成該第一密封環溝槽時，該第一密封環溝槽係藉由使該第一絕緣膜留在其中加以形成。在將該第一金屬層形成於該第一密封環溝槽中時，係藉由形成該第一絕緣膜使其留在該第一密封環溝槽內，而將貫孔形成於該第一金屬層中。在形成該第二密封環溝槽時，於該第一絕緣膜在該第二密封環溝槽之底面上外露之後，移除該外露第一絕緣膜之上部分並留下該第一絕緣膜在該第一金屬層之該貫孔中之下部分。在形成該第二金屬層時，使該第二金屬層凸起進入該第一金屬層中之該貫孔之該上部分內。
可將元件形成區域設置成具有實質上之四角形，且可將密封環設置成圍繞該元件形成區域之四邊；此外，在密封環之外周圍上形成切割線。
根據本發明之例示結構，當形成第二金屬層以便與該第一金屬層相接觸時，構成第二金屬層之金屬材料凸起進入第一金屬層中之貫孔。更具體而言，密封環整體係由金屬材料所組成，除了形成於貫孔之下部分上之絕緣材料外。因此，可在金屬層之間獲得較大接觸面積，且可增強該金屬層之間的附著性。因此，可避免在切割期間所發生之膜脫落或裂縫擴及至位於晶片內部之元件形成區域；亦可改善抗溼性。於是，可改善半導體裝置之產率。
再者，當構成第二金屬層之金屬材料凸起進入第一金屬層中之貫孔時，絕緣材料被形成於貫孔之下部分上。更具體而言，形成於第二金屬層之底面上之向下突出凸部被埋入形成於第一金屬層中之貫孔內。因此，貫孔中之第二金屬層之底面係位於與其他區域中之第二金屬層之底面、及第一金屬層中之貫孔之底面不同的高度上。如此，金屬層之間的介面高度有變化。根據此一結構，即使由切割程序期間之衝擊力所引起之水平應力擴及至密封環，導致在例如第一金屬層與第二金屬層之間產生裂縫，已擴及至第一金屬層中之某一貫孔之裂縫，仍可在第一金屬層之壁面處之該貫孔內側中被阻斷，俾能防止裂縫再進一步擴大，因而可改善半導體裝置之產率。
另外，可在不需要增加任何新步驟之情況下，僅藉由製備在單金屬鑲嵌或雙金屬鑲嵌製程中形成多層配線結構之配線及通孔，即可製造根據本發明之密封環，同時在密封環部分中形成與元件形成區域不同之圖案。此外，當在密封環部分中形成用以形成密封環之溝槽，絕緣膜則留在溝槽中；因此，可避免在利用CMP移除金屬材料之製程中的淺碟化。
根據本發明，可藉由避免在切割程序期間所發生之膜脫落或裂縫擴及至晶片內部，而改善半導體裝置之產率。
圖1為說明根據本發明一例示實施例之半導體裝置之結構橫截面圖；圖2為圖1所示之半導體裝置100之側向平面圖。圖2A對應於沿圖1之AA’線所截取之橫截面圖，而圖2B對應於沿圖1之B-B’線所截取之橫截面圖；圖1則對應於沿圖2A及2B中每一者之C-C’線所截取之橫截面圖。
半導體裝置100包含：基板102，例如為其上設有元件(未圖示)之矽基板，像是電晶體；下層絕緣膜104，形成於基板102上；及層間絕緣膜106，形成於下層絕緣膜104上並包含低介電常數膜。舉例而言，下層絕緣膜104可由SiO2膜所組成。在圖式中，虛線之左側為晶片內部202，而虛線之右側為密封環部分204。在密封環部分204之更外周圍上，有一切割線。
圖3為說明將多重晶片203形成於基板102上之結構之平面圖。如圖3所示，各晶片203皆為實質上之四角形。密封環部分204被形成於晶片內部202之外周圍上，以便在平面圖上圍繞晶片內部202。再者，將切割線206形成於密封環部分204之外周圍上，以便在平面圖上圍繞密封環部分204。此外，在獨立晶片203之中設置對準標示208。圖1及圖2為說明由圖3之虛線所圍繞之一部分。
往前參照圖1，在晶片內部202中，將配線層132及通孔層130依此順序交替形成於層間絕緣膜106中。在此情況下，顯示具有雙金屬鑲嵌結構之配線。
在密封環部分204中，將W(鎢)密封環134形成於下層絕緣膜104中；再者，在密封環部分204中，將下層金屬層121、第一金屬層122、及第二金屬層124依序形成於層間絕緣膜106中。在此情況下，通孔層130、配線層132、下層金屬層121、第一金屬層122、及第二金屬層124中每一者均可由阻障金屬膜118及含銅金屬膜120所構成。可將阻障金屬膜118設置成含有高熔點金屬(耐火金屬)，阻障金屬膜118可由例如Ta,TaN,Ti,TiN,W及WN所構成。含銅金屬膜120主要可由銅所構成，含銅金屬膜120亦可更包含選自於由Ag,Al,Au,Pt,Cr,Mo,W,Mg,Be,Zn,Pd,Cd,Hg,Si,Zr,Ti及Sn所組成之群組之異質元素；含銅金屬膜120可藉由例如電鍍法加以形成。此外，含銅金屬膜120之表面可設有例如形成於其上之矽化膜。
在本實施例中，形成下層金屬層121，以便具有與位於晶片內部202內之層間絕緣膜106之底部的配線層132相同之膜厚度。下層金屬層121包含在平面圖上形成成島形之多重貫孔121a(圖1僅顯示其中之一)，由於第一金屬層122形成於下層金屬層121上，以便與下層金屬層121相接觸，該第一金屬層122包含多重貫孔122a，該多重貫孔122a形成成島形，俾使多重貫孔122a不致與平面圖上之下層金屬層121中之多重貫孔121a重疊。在此情況下，在下層金屬層121之多重貫孔121a中，其下部分設有構成層間絕緣膜106之絕緣材料，而未設有絕緣材料形成於其上之上部分則被設置著金屬材料，該金屬材料構成凸起進入上部分內之第一金屬層122。更具體而言，下層金屬層121中之貫孔121a在其下部分中填充著絕緣材料，而在其上部分中填充著金屬材料。在本實施例中，第一金屬層122在形成於其上之下層金屬層121未設有貫孔121a之部分中，具有與晶片內部202中之通孔層130及配線層132之厚度和相同的膜厚度。
第二金屬層124形成於第一金屬層122上，以便與第一金屬層122相接觸。第二金屬層124包含形成成島形之多重貫孔124a(圖1僅顯示其中一者)，俾使多重貫孔124a在平面圖上不致與第一金屬層122中之多重貫孔122a相重疊。在此情況下，於第一金屬層122之多重貫孔122a中，其下部分設有構成層間絕緣膜106之絕緣材料形成於其上，而未有絕緣材料形成於其上之上部分則設有金屬材料，該金屬材料構成第二金屬層124且經形成以膨脹進入上部分。更具體而言，第一金屬層122中之多重貫孔122a之下部分填充著絕緣材料，而上部分則填充著金屬材料。在本實施例中，第二金屬層124在形成於其上之第一金屬層122未設有多重貫孔122a之部分中，具有與晶片內部202之通孔層130及配線層132之厚度和相同的厚度。
雖未圖示，但半導體裝置100可被建構成更包含：在晶片內部202中之通孔層130及配線層132，其相繼並交替地依此順序一同堆疊在配線層132上；及在密封環部分204中之金屬層(第三金屬層)，其與第一金屬層122及第二金屬層124具有相同結構，且相繼並交替地形成於第二金屬層124上。藉有具有此一金屬層之堆疊結構，將密封環形成於密封環部分204中。在圖1所示之實施例中，配置下層金屬層121中之多重貫孔121a及第二金屬層124中之多重貫孔124a，以便其可分別位於平面圖上實質上相等之位置中。
如圖2所示，在平面圖上，可以格柵圖案形式來配置第一金屬層122中之貫孔122a及第二金屬層124中之貫孔124a。在本實施例中，可以交錯圖案方式分別設置貫孔122a及貫孔124a。
再者，在密封環部分204中，於沿自內周圍至外周圍而延伸之直線(圖2中之C-C’直線)所截取之橫截面上，在第一金屬層122中形成貫孔122a之一列及在第二金屬層124中形成貫孔124a之一列，係在由內周圍至外周圍之方向上交替地形成。另外，在圖2所示之情況中，於沿長軸方向(垂直於C-C’直線之方向)所取之密封環部分204之橫截面上，形成貫孔122a(由圖2中之虛線所表示)之一列及形成貫孔124a之一列亦交替地排列。
此外，於沿自內周圍至外周圍而延伸之直線(圖2中之C-C’直線)所截取之橫截面(圖1)上，設置密封環部分204以包含分散排列之層間絕緣膜106。更具體而言，在本實施例中，密封環部分204具有一種結構：圖3所示之條形密封環部分204之幾乎所有部分係由金屬材料所構成；且該金屬材料包含被配置成沿水平方向及堆疊方向而分散在島形部分中之絕緣材料。
根據本實施例之半導體裝置100之結構，密封環整體係由金屬材料所組成，除了有絕緣材料形成於貫孔之下部分上以外。因此，金屬層間之接觸區域更大，故可增強金屬層之間的附著性，並藉此防止在切割期間所發生之膜脫落及裂縫擴及至位於晶片內部之元件形成區域。此外，可改善抗溼性，因此可增加半導體裝置之產率。
再者，將形成於第二金屬層124之底面上的向下突出之凸狀部分建構成被埋入形成於第一金屬層122中之貫孔122a內。因此，第二金屬層124之底面具有不同高度，結果為第二金屬層124之底面在凸出進入貫孔22a之一部分中係位於與第一金屬層122中之貫孔122a之底面不同的高度上。如圖1所示，根據此一結構，即使由切割期間之衝擊所引起之水平應力擴及至密封環，導致裂縫或膜脫落140產生於例如第一金屬層122與第二金屬層124之間，亦可使已擴及至第一金屬層122中之某一貫孔122a之裂縫或膜脫落140，在第二金屬層124之壁面處之該貫孔內側停止，如此可避免裂縫或膜脫落140更進一步發展。因此，可增加半導體裝置之產率。
應注意貫孔122a及124a可以各種不同之方式加以配置。圖25A-25C為說明貫孔122a及124a之排列的平面示意圖。如圖1所示，將貫孔122a及124a各設置於不同金屬層中；然而，為更使人容易明瞭，此圖式係將貫孔122a及貫孔124a顯示在相同平面上，且由虛線來表示貫孔122a。例如，如圖25A所示，在密封環部分204之長軸方向(圖式中之長度方向)上，各列上僅配置貫孔122a或貫孔124a。
再者，如圖25B及25C所示，平面圖上設置成單一列或單一行之貫孔並不需要被嚴格地排列成直線；因此，僅需要將貫孔122a及貫孔124a排列成實質上之格柵圖案。
再者，並不必然須將貫孔122a及貫孔124a排列成格柵圖案，僅須將其排列成分散於密封環部分204中以便圍繞晶片內部202。更具體而言，貫孔122a及貫孔124a可以任何排列方式加以形成，只要有下列重複結構即可：被排列成分散於第二金屬層124之底面上之多重凸狀部分中之每一者均埋入於貫孔122a內，且被排列成分散於形成在第二金屬層124上之金屬層底面上之多重凸狀部分中之每一者均埋入於貫孔124a內。藉由具備此種結構，同理如同上述之架構，可避免裂縫或膜脫落擴及至晶片內部202；此外，較佳狀況為將貫孔122a及貫孔124a配置成實質上均勻地分散著。藉由此一配置，可避免於下列段落將加以說明之製造程序中之淺碟化(dishing)；因此，可增進半導體裝置之製造效率。應注意：在密封環部分204中，較佳的狀況為將第一金屬層122之貫孔122a及第二金屬層124之貫孔124a中之每一者皆幾近均勻地設置在晶片內部202之外周圍上，以便圍繞晶片內部202之全部周圍，避免已由外部傳佈之裂縫及膜脫落擴及至晶片內部202。
其次，將說明圖1及圖2所示之半導體裝置100之製造程序實施例。圖4至圖7各為說明半導體裝置100之例示製造程序之橫截面方法圖式；而圖8至圖11各為說明半導體裝置100製造時之之結構平面圖。在這些圖式中，雖然省略W密封環134之說明，但可將W密封環134形成於半導體裝置100之下層絕緣膜104中，如圖1所示。此外，在這些圖式中，層間絕緣膜106係由包含第一層間絕緣膜150、第二層間絕緣膜152、及第三層間絕緣膜154之多層結構所構成。
首先，將說明圖4所示之結構之製造程序。將第一層間絕緣膜150形成於下層絕緣膜104上；接著，將具有對應於配線層132及下層金屬層121之圖案的抗反射膜及光阻膜依此順序形成於第一層間絕緣膜150上。當令抗反射膜及光阻膜各皆作為遮罩時，將第一層間絕緣膜150圖案化。圖8為說明在此時點之第一層間絕緣膜150之結構的平面圖。在圖式中，白色區域代表移除第一層間絕緣膜150因此曝露出下層絕緣膜104之部分；點狀區域代表留下第一層間絕緣膜150而未加以移除之部分。在晶片內部202中，形成配線溝槽190；同時，在密封環部分204中，整個部分皆形成密封環溝槽192，且在密封環溝槽192中，係以交錯式圖案來形成由第一層間絕緣膜150所提供且尚未藉由蝕刻加以移除之多重島形絕緣膜150a。
之後，在基板102之整個上表面上形成阻障金屬膜118。如此，阻障金屬膜118被形成於配線溝槽190之內壁及密封環溝槽192之內壁上，且在島形絕緣膜150a附近。接著，將含銅金屬膜120形成於阻障金屬膜118上，俾將配線溝槽190及密封環溝槽192埋入於含銅金屬膜120內。之後，利用CMP來移除含銅金屬膜120及阻障金屬膜118中之每一者曝露於配線溝槽190及密封環溝槽192外側之一部分。此時，在CMP程序中，由於已將島形絕緣膜150a形成於密封環溝槽192中，故可避免淺碟化。在上述程序之後，形成配線層132及下層金屬層121，並獲得圖9中所示之結構。圖4A對應於沿圖8及圖9中每一者之C-C’線截開之橫截面部分。
往回參照圖4A，將第二層間絕緣膜152及第三層間絕緣膜154依此順序一起堆疊在位於基板102之整個上表面上之第一層間絕緣膜150、配線層132、及下層金屬層121上。在此情況下，第一層間絕緣膜150及第三層間絕緣膜154可由低介電常數膜(例如SiOC)所構成；低介電常數膜可為例如具有3.3以下、較佳為2.9以下之相對介電常數之絕緣膜。除了SiOC膜以外，可使用例如下列材料作為低介電常數膜：聚氫矽氧烷，如HSQ(氫倍半矽氧烷)、MSQ(甲基倍半矽氧烷)、及MHSQ(甲基化氫倍半矽氧烷)；有機芳香材料，如聚烯丙醚(PAE)、二乙基矽氧烷-雙-苯環丁烯(BCB)、及SiLK(註冊商標)；SOG；FOX(可流動氧化物)；Cytop；及BCB(苯環丁烯)。再者，可使用分別由這些材料所組成之多孔膜，以作為低介電常數膜。第一層間絕緣膜150及第三層間絕緣膜154可由相同或不同材料所構成。
在形成通孔或配線溝槽期間作為蝕刻防止膜之第二層間絕緣膜152，可由具有防止包含於含銅金屬膜120中之銅擴散之功能的材料所組成；第二層間絕緣膜152可由例如SiCN,SiN,SiC,SiOF及SiON所組成。
再者，抗反射膜156及具有預定圖案之光阻膜158依此順序一同堆疊於第三層間絕緣膜154上。在此情況下，於晶片內部202中，光阻膜158具有由對應於通孔162之圖案158a所提供之開口圖案；於密封環部分204中，光阻膜158具有包含下列之圖案：由對應於通密封環溝槽160之圖案158b所提供之開口，其將稍後說明；及部分158c及158d，各留作島形絕緣膜154a之遮罩，俾形成島形絕緣膜154a使之分散於密封環溝槽160中，此亦將稍後說明。
令如此形成之光阻膜158及抗反射膜156各皆作為遮罩，蝕刻第三層間絕緣膜154及第二層間絕緣膜152，以便形成通孔162(第一溝槽)及密封環溝槽160(第一密封環溝槽)。之後，藉由灰化及其類似者來移除光阻膜158及抗反射膜156；此時，將島形絕緣膜154a形成於密封環溝槽160中(圖4B)。在此程序中，雖然在具有狹窄寬度之通孔162中之緩慢蝕刻進程容許將第二層間絕緣膜152留於其中，但在具有廣闊寬度之密封環溝槽160中之快速蝕刻進程卻容許第二層間絕緣膜152接受蝕刻。在此程序中，於含銅金屬膜120或阻障金屬膜118位於第二層間絕緣膜152下方之情況下，金屬膜係作為蝕刻防止膜；因此，當到達金屬膜時即停止蝕刻。另一方面，在第一層間絕緣膜150(島形絕緣膜150a)位於第二層間絕緣膜152下方之情況下，於已藉由蝕刻來移除第二層間絕緣膜152之後，亦對第一層間絕緣膜150進行蝕刻。因此，凹部便形成於下層金屬層121中之貫孔內。
其次，將下層光阻膜164形成於第三層間絕緣膜154、第二層間絕緣膜152、下層金屬層121、及第一層間絕緣膜150上，以便消除這些層之間的高度差。再者，將低溫氧化膜166(在不引起光阻變性之低溫(例如200℃)下所形成之氧化膜)、抗反射膜168、及具有預定圖案之上層光阻膜170依此順序堆疊於下層光阻膜164上。在此情況下，於晶片內部202中，上層光阻膜170具有由對應於配線溝槽之圖案170a所提供之開口圖案；同時，在密封環部分204中，上層光阻麼70並不具有開口圖案，因此，在下列蝕刻程序中，並未蝕刻密封環部分204。之後，令上層光阻膜170、抗反射膜168、低溫氧化膜166、及下層光阻膜164各皆作為遮罩，對第三層間絕緣膜154進行蝕刻，以形成配線溝槽172。因此，便將由通孔162及配線溝槽172所組成之雙金屬鑲嵌配線溝槽(第一溝槽)形成於晶片內部中。接著，藉由灰化及其類似者移除上層光阻膜170、抗反射膜168、低溫氧化膜166、及下層光阻膜164(圖5A)。
圖10為說明在此時點之半導體裝置之結構平面圖；圖5B對應於沿圖10之C-C’線截開之橫截面圖。在圖10之圖式中，晶片內部202之白色區域代表將配線溝槽172形成於第三層間絕緣膜154中之部分，而點狀區域代表留下第三層間絕緣膜154而未加以移除之部分。更具體而言，在晶片內部202中，由點狀區域及白色區域所代表之部分，雖然兩者皆包含曝露於表面上之第三層間絕緣膜154，但卻具有不同高度。在密封環部分204中，其內的密封環溝槽160具有曝露出阻障金屬膜118及含銅金屬膜120與曝露出第一層間絕緣膜150之部分；此外，在密封環溝槽160中，係以交錯圖案來形成由尚未被移除之第三層間絕緣膜154所形成之多重島形絕緣膜154a。
其次，如圖6A所示，將阻障金屬膜118形成於基板202之整個上表面上，結果將阻障金屬膜118形成於：配線溝槽172及通孔162之內壁；密封環溝槽160之內壁；島形絕緣膜154a之周圍；及下層金屬層121中之貫孔已移除島形絕緣膜150a的上部分之內壁上。接著，在阻障金屬膜118上形成含銅金屬膜120，以便將配線溝槽172、通孔162、及密封環溝槽160埋入於含銅金屬膜120內。之後，利用CMP來移除含銅金屬膜120及阻障金屬膜118中之每一者曝露於配線溝槽172及密封環溝槽160外側之一部分，如此則形成配線層132及第一金屬層122(圖6B)。在CMP製程中，由於已將島形絕緣膜154a形成於密封環溝槽160中，故可避免淺碟化。
圖11A為說明圖6B之狀態的平面圖；而圖11B為圖6B之E-E’橫截面圖。圖6B對應於圖11A及11B中之每一者沿C-C’線截開之橫截面圖。
之後，將層間絕緣膜152’、層間絕緣膜154’、層間絕緣膜156’、及具有預定圖案之光阻膜158’形成於基板102之整個上表面上，層間絕緣膜152’及層間絕緣膜154’中之每一者可由例如上述用於第二層間絕緣膜152及第三層間絕緣膜154的材料所組成。在此情況下，於晶片內部202中，光阻膜158’具有開口係由對應於通孔之圖案158’a所提供之圖案；在密封環部分204中，光阻膜158’具有包含下列之圖案：由對應於密封環溝槽之圖案158’b所提供之開口；部分158’c，其經留下用作層間絕緣膜154’之遮罩，俾可將密封環溝槽中之層間絕緣膜154’排列成在平面圖上不與島形絕緣膜154a重疊之位置處分散成島形(圖7)。之後，令光阻膜158’及抗反射膜156’各皆作為遮罩，蝕刻層間絕緣膜154’及層間絕緣膜152’，以在晶片內部202中形成通孔(第二溝槽)，並在密封環部分204中形成密封環溝槽(第二密封環溝槽)。接著，藉由進行與形成第一金屬層122相同之步驟，蝕刻晶片內部202中之層間絕緣膜154’而形成配線溝槽，以便形成雙金屬鑲嵌配線溝槽(第二溝槽)。隨後，藉由以金屬材料填充溝槽，且接著移除其在曝露於溝槽外側之一部分中之金屬材料，分別在晶片內部202及密封環部分204中形成雙金屬鑲嵌配線及第二金屬層124。藉由採取上述程序，可製造具有圖1所示之結構之半導體裝置。
如上所述，根據本發明之半導體裝置100之例示製造程序，可利用雙金屬鑲嵌程序而在晶片內部202之多層配線結構中製備配線及通孔，同時在不增加新製程之狀況下，藉由在密封環部分204中簡單形成與晶片內部202中不同之圖案，以製造密封環。再者，於形成密封環溝槽期間，由於已將絕緣膜以島形留在溝槽中，可避免在利用CMP移除金屬材料之製程中的淺碟化。
再者，藉由重複相同程序，可製造具有下列結構之半導體裝置100：依序且交替地將通孔層130及配線層132更進一步地形成於配線層132上；將具有與第一金屬層122及第二金屬層124相同結構之金屬層更進一步地形成於第二金屬層124上。
其次，將說明圖1及圖2所示之半導體裝置100之製造程序的另一示範實施例。圖12-15各為半導體裝置100之例示製造程序之處理橫截面圖。在此情況下，亦省略W密封環134之說明；然而，可將下層絕緣膜104設置於半導體裝置100中，以包含形成於其中之W密封環134，如圖1所示。本實施例不同於參照圖4至11所述之實施例，因為圖案化係利用本實施例中之多層硬遮罩來進行。
首先，如同在參照圖4A之說明中，配線層132及下層金屬層121被形成於第一層間絕緣膜150中；接著，將第二層間絕緣膜152及第三層間絕緣膜154依此順序一同堆疊在第一層間絕緣膜150、配線層132、及下層金屬層121上；其次，將第一硬遮罩174、第二硬遮罩176、及第三硬遮罩178形成於第三層間絕緣膜154上(圖12B)。第一硬遮罩174、第二硬遮罩176、及第三硬遮罩178分別由SiO2 ,SiN及SiC所構成。
之後，將抗反射膜180及具有預定圖案之光阻膜182依此順序一同堆疊在第三硬遮罩178上(圖12B)。在此情況下，於晶片內部202中，光阻膜182具有由對應於通孔之圖案182a所提供之開口圖案；於密封環部分204中，光阻膜182具有包含下列之圖案：由對應於密封環溝槽之圖案182b所提供之開口；及部分182c及182d，各留作島形絕緣膜154a之遮罩，俾可將島形絕緣膜154a以分散成島形之方式設置於密封環溝槽中，此亦將稍後說明。
令如此形成之光阻膜182及抗反射膜180各皆作為遮罩，蝕刻第三硬遮罩178及第二硬遮罩176，以形成通孔圖案194及開口部分196；隨後，藉由灰化及其類似者移除光阻膜182及抗反射膜180(圖13A)。
之後，在第一硬遮罩174及第三硬遮罩178之整個表面上形成抗反射膜183，以便消除這些遮罩之間的高度差；再者，在抗反射膜183上形成具有預定圖案之光阻膜184(圖13B)。在此情況下，於晶片內部202中，光阻膜184具有由對應於配線溝槽之圖案184a所提供之開口圖案；同時，在密封環部分204中，光阻膜184不具有開口圖案，因此，在下列蝕刻程序中，並未蝕刻密封環部分204。之後，令光阻膜184及抗反射膜183各皆作為遮罩，對晶片內部202中之第三硬遮罩178進行蝕刻，以形成配線溝槽圖案198(圖14A)。
在下列製程中，首先，令第二硬遮罩176作為遮罩，蝕刻下層；於蝕刻至一預定深度後，令第三硬遮罩178作為遮罩，蝕刻下層。結果，在第二層間絕緣膜152及第三層間絕緣膜154中，將由通孔162及配線溝槽172所構成之雙金屬鑲嵌配線溝槽(第一溝槽)及密封環溝槽160(第一密封環溝槽)分別形成於晶片內部202及密封環部分204內。此步驟中，在含銅金屬膜120或阻障金屬膜118位於第二層間絕緣膜152下方之情況下，金屬膜係作為蝕刻防止膜，如此，蝕刻在到達金屬膜時停止。另一方面，在第一層間絕緣膜150(島形絕緣膜150a)位於第二層間絕緣膜152下方之情況下，亦在第二層間絕緣膜152已藉由蝕刻加以移除之後，蝕刻第一層間絕緣膜150，結果，下層金屬層121之貫孔中形成凹部。此外，在密封環溝槽160中，尚未藉由蝕刻來移除之第二硬遮罩176、第一硬遮罩174、第三層間絕緣膜154、及第二層間絕緣膜152提供以交錯排列形式形成之多重島形絕緣膜154a。
隨後，將阻障金屬膜118形成於基板102之整個上表面上，結果，阻障金屬膜118被形成於：配線溝槽172及通孔162之內壁；密封環溝槽160之內壁；島形絕緣膜154a之周圍；及下層金屬層121中之貫孔已移除島形絕緣膜150a的上部分之內壁上。接著，在阻障金屬膜118上形成含銅金屬膜120，以便將配線溝槽172、通孔162、及密封環溝槽160埋入於含銅金屬膜120內(圖15A)。之後，利用CMP來移除含銅金屬膜120、阻障金屬膜118、及第二硬遮罩176中之每一者曝露於配線溝槽172及密封環溝槽160外側之一部分(圖15B)。在CMP製程中，由於已將島形絕緣膜154a形成於密封環溝槽160中，故可避免淺碟化。
之後，藉由重複相同程序，可將第二金屬層124及一金屬層依序地一同堆疊於第一金屬層122上。如此，在密封環部分204中可獲得一種金屬層堆疊結構，其中獨立金屬層上之向下突出凸部被埋入形成於下層金屬層中之貫孔之上部分內。
圖16為說明圖1所示之半導體裝置100之另一例示實施例的圖式。圖16A為半導體裝置100之橫向平面圖；而圖16B為半導體裝置100之縱向前視圖。圖16B對應於沿圖16A之F-F’線截開之橫截面圖；而圖16A對應於沿圖16B之G-G’線截開之橫截面圖。
本實施例不同於參照圖1所說明者，因為位於晶片內部202中之通孔層130及配線層132具有單金屬鑲嵌結構。在本實施例中，於密封環部分204內，下層金屬層121、第一金屬層122、及第二金屬層124分別具有實質上等於位在晶片內部202中之配線層132、通孔層130、及配線層132之厚度；更具體而言，下層金屬層121之厚度實質上等於晶片內部202中之配線層132，第一金屬層122之厚度等於晶片內部202中之通孔層130之厚度，除了在下層金屬層121凸起進入貫孔121a中之部分外。同理，第二金屬層124之厚度等於晶片內部202中之配線層130之厚度，除了在第一金屬層122凸起進入貫孔122a中之部分外。因此，在位於晶片內部202中之通孔層130及配線層132之厚度分別與圖1所示之半導體裝置100之通孔層130及配線層132之厚度相同的情況下，圖16所示之半導體裝置100之下層金屬層121、第一金屬層122、及第二金屬層124則比圖1所示之對應金屬層更薄。
其次，將說明圖16所示之半導體裝置100之製造程序的示範實施例。圖17-24各為說明半導體裝置100之製造程序之步驟橫截面圖。在此情況下，層間絕緣膜106係以與上述相同之方式，由第一層間絕緣膜150、第二層間絕緣膜152、及第三層問絕緣膜154之堆疊結構所組成。
同理，在參照圖4A之說明中，配線層132及下層金屬層121被形成在第一層間絕緣膜150中(圖17)；隨後，第二層間絕緣膜152被形成在位於基板102上之第一層間絕緣膜150、配線層132、及下層金屬層121之整個表面上(圖18)。在此情況下，可將第二層間絕緣膜152配置成具有與第一層間絕緣膜150及第三層間絕緣膜154同樣低之介電常數，此部分將稍後說明；再者，依序將具有預定圖案之抗反射膜300及光阻膜302一起堆疊在第二層間絕緣膜152上(圖19)。在此時點，晶片內部202中之光阻膜302具有由對應於通孔之圖案302a所提供之開口圖案，密封環部分204中之光阻膜302具有包含下列之圖案：由對應於密封環溝槽306之圖案302b所提供之開口，此將稍後說明；部分302c及302d，用以留作島形絕緣膜152a之遮罩，俾將島形絕緣膜152a設置成分散於密封環溝槽306中，此將稍後說明。
令如此形成之光阻膜302及抗反射膜300各皆作為遮罩，蝕刻第二層間絕緣膜152，以便形成通孔304(第一溝槽)及密封環溝槽306(第一密封環溝槽)，在此時點，將島形絕緣膜152a形成於密封環溝槽306中。之後，藉由灰化及其類似者來移除光阻膜302抗反射膜300。此時，於含銅金屬膜120或阻障金屬膜118位於第二層間絕緣膜152下方之情況下，金屬膜係作為蝕刻防止膜；因此，當到達金屬膜時即停止蝕刻。另一方面，在第一層間絕緣膜150位於第二層間絕緣膜152下方之情況下，於已藉由蝕刻來移除第二層間絕緣膜152之後，亦對貫孔121a中之第一層間絕緣膜150進行蝕刻。因此，凹部便形成於下層金屬層121中之貫孔121a內。
其次，將含銅金屬膜120及阻障金屬膜118依序形成於基板102之整個上表面上，以便將通孔304及密封環溝槽306埋入含銅金屬膜120及阻障金屬膜118內。之後，利用CMP來移除含銅金屬膜120及阻障金屬膜118中之每一者曝露於通孔304及密封環溝槽306外側之一部分，如此則形成通孔層130及下層金屬層121(圖21)。在CMP製程中，由於已將島形絕緣膜152a形成於密封環溝槽306中，故可避免淺碟化。
之後，將第三層間絕緣膜154、抗反射膜308、及具有一預定圖案之光阻膜310一起依序堆疊於位在基板102上之第二層間絕緣膜152、通孔層130、及第一金屬層122之整個表面上(圖22)。在此狀況下，於晶片內部202中，光阻膜310具有由對應於配線溝槽之圖案310a所提供之開口圖案；於密封環部分204中，光阻膜310具有包含下列之圖案：由對應於通密封環溝槽314之圖案310b所提供之開口，其將稍後說明；及部分310c，留作島形絕緣膜154a之遮罩，俾設置島形絕緣膜154a使之分散於密封環溝槽314中，此亦將稍後說明。
令如此形成之光阻膜310及抗反射膜308各皆作為遮罩，蝕刻第三層間絕緣膜154及第二層問絕緣膜152，以便形成配線溝槽312(第二溝槽)及密封環溝槽314(第二密封環溝槽)；接著，藉由灰化及其類似者來移除光阻膜310及抗反射膜308(圖23)。在此程序中，於含銅金屬膜120或阻障金屬膜118係位於第三層間絕緣膜154下方之情況下，金屬膜係作為蝕刻防止膜；因此，當到達金屬膜時即停止蝕刻。在此程序中，由於密封環溝槽314之開口圖案教配線溝槽312者大，故在密封環溝槽314中之蝕刻進行較快，因此，在第二層間絕緣膜152位於第三層間絕緣膜154下方之部分中，於已藉由蝕刻來移除第三層間絕緣膜154之後，對第二層間絕緣膜152進行蝕刻。如此，凹部便形成於下層金屬層121中之貫孔內。
其次，將阻障金屬膜118及含銅金屬膜120依序形成於基板102之整個上表面上，以便將配線溝槽312及密封環溝槽314埋入阻障金屬膜118及含銅金屬膜120內。之後，利用CMP來移除含銅金屬膜120及阻障金屬膜118中之每一者曝露於配線溝槽312及密封環溝槽314外側之一部分，如此則形成配線層132及第二金屬層124，接著製造出具有如圖16所示之結構之半導體裝置100。在CMP製程中，由於已將島形絕緣膜152a形成於密封環溝槽314中，故可避免淺碟化。
藉由重複上述程序，可製造具有下列結構之半導體裝置100：依序且交替地將通孔層130及配線層132更進一步地形成於配線層132上；將具有與第一金屬層122及第二金屬層124相同結構之金屬層更進一步地形成於第二金屬層124上。
在上述段落中，已藉由參照圖式說明本發明之例示實施例；然而，這些實施例僅為本發明之範例，亦可採用除了上述之外的各種結構。
已在上述實施例中說明過之層間絕緣膜106、第一層間絕緣膜150、第二層間絕緣膜152、第三層間絕緣膜154等可為由低介電常數膜、蝕刻防止膜、保護膜等所組成之堆疊結構。例如，其可為一保護膜，用以在對低介電常數膜之上部分進行CMP期間保護該低介電常數膜。
此外，設置絕緣材料使其在平面圖上之金屬層中分散成島形之情況已說明於上述實施例中；然而，可將絕緣材料形成成沿密封環部分204之長度方向延伸之狹縫狀。在此一結構中，以與實施例所述相同之方式，金屬層在其底面上具有高度變化；如此，可避免裂縫及膜脫落擴及下層金屬層之貫孔內。
再者，在圖2所示之情況中，被設置成分散於金屬層中之島形絕緣膜每一者均具有實質上正方形之形狀；然而，島形絕緣膜亦可具有各種不同形狀，例如長邊沿著密封環部分204之長軸方向之矩形及圓形。
另外，應注意本案發明人欲包含所有請求要素之均等範圍，即使對於往後在申復過程之所有修正而言亦然。
10．．．半導體裝置
12．．．基板
14．．．下層絕緣膜
16．．．層間絕緣膜
18．．．阻障金屬膜
20．．．含銅金屬膜
22．．．通孔層
24．．．配線層
30．．．通孔層
32．．．配線層
34．．．W密封環
40．．．裂縫或膜脫落
100．．．半導體裝置
102．．．基板
104．．．下層絕緣膜
106．．．層間絕緣膜
118．．．阻障金屬膜
120．．．含銅金屬膜
121．．．下層金屬層
121a．．．貫孔
122．．．第一金屬層
122a．．．貫孔
124．．．第二金屬層
124a．．．貫孔
130．．．通孔層
132．．．配線層
134．．．鎢密封環
140．．．裂縫或膜脫落
150．．．第一層間絕緣膜
150a．．．島形絕緣膜
152．．．第二層間絕緣膜
152’．．．層間絕緣膜
152a．．．島形絕緣膜
154．．．第三層間絕緣膜
154’．．．層間絕緣膜
154a．．．島形絕緣膜
156．．．抗反射膜
156’．．．層間絕緣膜
158．．．光阻膜
158’．．．光阻膜
158a,158b．．．圖案
158’a,158’b．．．圖案
158c,158d．．．部分
158’c．．．光阻膜之部分
160．．．密封環溝槽
162．．．通孔
164．．．下層光阻膜
166．．．低溫氧化膜
168．．．抗反射膜
170．．．上層光阻膜
170a．．．圖案
172．．．配線溝槽
174．．．第一硬遮罩
176．．．第二硬遮罩
178．．．第三硬遮罩
182a,182b．．．圖案
182c,182d．．．光阻膜之部分
183．．．抗反射膜
184．．．光阻膜
184a．．．圖案
190．．．配線溝槽
192．．．密封環溝槽
194．．．通孔圖案
196．．．開口部分
198．．．配線溝槽圖案
202．．．晶片內部
203．．．晶片
204．．．密封環部分
206．．．切割線
208．．．對準標示
300．．．抗反射膜
302．．．光阻膜
302a,302b．．．圖案
302c,302d．．．部分
304．．．通孔
306．．．密封環溝槽
308．．．抗反射膜
310．．．光阻膜
310a,310b．．．圖案
310c．．．部分
312．．．配線溝槽
314．．．密封環溝槽
本發明之上述及其他例示態樣、優點、及特徵，將由下列結合附圖之特定例示實施例之說明，變得更顯而易見，其中：
圖1為說明根據本發明一例示實施例之半導體裝置之結構橫截面圖；
圖2A及2B為圖1所示之半導體裝置之側向平面圖；
圖3為說明將多重晶片安裝於基板上之結構之平面圖；
圖4A及4B為說明圖1所示之半導體裝置之製造程序之例示實施例的步驟橫截面圖；
圖5A及5B為說明圖1所示之半導體裝置之製造程序之實施例的步驟橫截面圖；
圖6A及6B為說明圖1所示之半導體裝置之製造程序之實施例的步驟橫截面圖；
圖7為說明圖1所示之半導體裝置之製造程序之實施例的步驟橫截面圖；
圖8為說明圖1所示之半導體裝置之結構在生產時之平面圖；
圖9為說明圖1所示之半導體裝置之結構在生產時之平面圖；
圖10為說明圖1所示之半導體裝置之結構在生產時之平面圖；
圖11A及11B為圖1所示之半導體裝置之結構在生產時之平面圖；
圖12A及12B為圖1所示之半導體裝置之製造程序之另一例示實施例的步驟橫截面圖；
圖13A及13B為圖1所示之半導體裝置之製造程序之另一例示實施例的步驟橫截面圖；
圖14A及14B為圖1所示之半導體裝置之製造程序之另一例示實施例的步驟橫截面圖；
圖15A及15B為圖1所示之半導體裝置之製造程序之另一例示實施例的步驟橫截面圖；
圖16A及16B為說明根據本發明之半導體裝置之另一例示實施例之圖式；
圖17為說明圖16所示之半導體裝置之製造程序的步驟橫截面圖；
圖18為說明圖16所示之半導體裝置之製造程序的步驟橫截面圖；
圖19為說明圖16所示之半導體裝置之製造程序的步驟橫截面圖；
圖20為說明圖16所示之半導體裝置之製造程序的步驟橫截面圖；
圖21為說明圖16所示之半導體裝置之製造程序的步驟橫截面圖；
圖22為說明圖16所示之半導體裝置之製造程序的步驟橫截面圖；
圖23為說明圖16所示之半導體裝置之製造程序的步驟橫截面圖；
圖24為說明圖16所示之半導體裝置之製造程序的步驟橫截面圖；
圖25A-25C為說明形成於第一金屬層及第二金屬層上之貫孔之排列之另一實施例的平面圖；及
圖26A及26B為說明相關技藝之半導體裝置中所涉及之問題之橫截面圖。
100．．．半導體裝置
102．．．基板
104．．．下層絕緣膜
106．．．層間絕緣膜
118．．．阻障金屬膜
120．．．含銅金屬膜
121．．．下層金屬層
121a．．．貫孔
122．．．第一金屬層
122a．．．貫孔
124．．．第二金屬層
124a．．．貫孔
130．．．通孔層
132．．．配線層
134．．．鎢密封環
140．．．裂縫或膜脫落
202．．．晶片內部
204．．．密封環部分

Claims (16)

  1. 一種半導體裝置，包含：基板；元件形成區域，形成於該基板上，且具有通孔及配線形成於其中；及密封環，形成於該基板上，且位於該元件形成區域之外周圍上，以期圍繞該元件形成區域，該密封環包含：第一金屬層，具有形成於其中以期圍繞該元件形成區域之貫孔；及第二金屬層，形成於該第一金屬層上，以期接觸該第一金屬層，其中，在該第一金屬層之該貫孔內，其下部分設有形成於其上之絕緣材料，而其上未設有該絕緣材料之上部分設有金屬材料，且係於平面圖中在該貫孔的整個區域，該貫孔之該上部分設有該金屬材料；該金屬材料構成該第二金屬層，凸起進入該上部分內。
  2. 如申請專利範圍第1項之半導體裝置，其中該第一金屬層中之該貫孔係藉由被排列成分散式以便圍繞該元件形成區域之複數個貫孔加以配置；且在該複數個貫孔之每一者中，其下部分設有形成於其上之該絕緣材料，而其上未設有絕緣材料之上部分設有凸起進入該上部分內之該第二金屬層。
  3. 如申請專利範圍第2項之半導體裝置，其中係以格柵圖案之形式來設置該第一金屬層中之複數個貫孔。
  4. 如申請專利範圍第1項之半導體裝置，其中：該密封環更包含在該第二金屬層上用以與該第二金屬層相接觸之第三金屬層；該第二金屬層包含形成在未與該第一金屬層中之任一貫孔相 重疊之部分中的貫孔，其用以圍繞該元件形成區域；且在該貫孔中，其下部分設有形成於其上之絕緣材料，而其上未設有該絕緣材料之上部分設有金屬材料，該金屬材料構成該第三金屬層，且凸起進入該上部分內。
  5. 如申請專利範圍第4項之半導體裝置，其中：該第二金屬層中之該貫孔係藉由被排列成分散式以便圍繞該元件形成區域之複數個貫孔加以配置；且在該複數個貫孔之每一者中，其下部分設有形成於其上之該絕緣材料，而其上未設有絕緣材料之上部分設有凸起進入該上部分內之該第三金屬層。
  6. 如申請專利範圍第5項之半導體裝置，其中係以格柵圖案之形式來設置該第二金屬層中之複數個貫孔。
  7. 如申請專利範圍第4項之半導體裝置，其中：該密封環更包含在該第一金屬層下方用以與該第一金屬層相接觸之下層金屬層；該密封環在沿著自其內周圍延伸至其外周圍之直線所截開之橫截面上具有下列結構：該絕緣材料被排列成以島形分散於分別構成該下層金屬層、該第一金屬層、該第二金屬層、及該第三金屬層之金屬材料中。
  8. 如申請專利範圍第4項之半導體裝置，其中：該密封環在沿著自其內周圍延伸至其外周圍之直線所截開之橫截面上具有：包含形成於其上之該第一金屬層中之該貫孔的一列：以及包含形成於其上之該第二金屬層中之該貫孔的一列，將此兩列交替地設置在由該內周圍至該外周圍之方向上。
  9. 一種半導體裝置之製造方法，包含：在形成於基板之第一絕緣膜上，形成第一溝槽於元件形成區域中，以容許通孔及配線中任一者形成於其中，且形成第一密封環溝槽於密封環部分中，以圍繞該元件形成區域；藉由以金屬材料填充該第一溝槽及該第一密封環溝槽，接著移除該金屬材料曝露於該第一溝槽及該第一密封環溝槽外側之一部分，而形成通孔及配線中任一者於該第一溝槽中，且形成第一金屬層於該第一密封環溝槽中；在該第一絕緣膜上形成第二絕緣膜；在該第二絕緣膜上，形成第二溝槽於該元件形成區域中，以容許將通孔及配線中任一者形成於其中，並形成第二密封環溝槽於該密封環部分之該第一密封環溝槽中；及藉由以金屬材料填充該第二溝槽及該第二密封環溝槽，且接著移除該金屬材料曝露於該第二溝槽及該第二密封環溝槽外側之一部分，以在該第二溝槽中形成通孔及配線中任一者，且在該第二密封環中形成與該第一金屬層相接觸之第二金屬層，其中：在形成該第一密封環溝槽時，該第一密封環溝槽係藉由使該第一絕緣膜留在其中加以形成；在將該第一金屬層形成於該第一密封環溝槽中時，係藉由使該第一絕緣膜留在該第一密封環溝槽內，而將貫孔形成於該第一金屬層中；在形成該第二密封環溝槽時，於該第一絕緣膜在該第二密封環溝槽之底面上外露之後，移除該外露第一絕緣膜之上部分並留下該第一絕緣膜在該第一金屬層之該貫孔之下部分；及在形成該第二金屬層時，係藉由於平面圖中在該貫孔的整個區域，將該金屬材料設置於該貫孔之上部分，而使得該第二金屬層凸起進入該第一金屬層中之該貫孔之該上部分內。
  10. 如申請專利範圍第9項之半導體裝置之製造方法，其中： 在形成該第一密封環溝槽時，該第一密封環溝槽係用以使該第一絕緣膜留在其中，以期被設置成以島形分散而圍繞該元件形成區域；且在將該第一金屬層形成於該第一密封環溝槽中時，係藉由使該第一絕緣膜留在該第一密封環溝槽內，而將複數個貫孔形成於該第一金屬層中。
  11. 如申請專利範圍第9項之半導體裝置之製造方法，更包含：在該第二絕緣膜上形成第三絕緣膜；在該第三絕緣膜上，形成第三溝槽於該元件形成區域中，以容許將通孔及配線中任一者形成於其中，並形成第三密封環溝槽於該密封環部分之該第二密封環溝槽中；及藉由以金屬材料填充該第三溝槽及該第三密封環溝槽，且接著移除該金屬材料曝露於該第三溝槽及該第三密封環溝槽外側之一部分，以在該第三溝槽中形成通孔及配線中任一者，且在該第三密封環中形成與該第二金屬層相接觸之第三金屬層，其中：在形成該第二密封環溝槽時，該第二密封環溝槽係藉由使該第二絕緣膜留在其中，以期圍繞該元件形成區域未與該第一金屬層中之任一貫孔相重疊之部分而加以形成；在將該第二金屬層形成於該第二密封環溝槽中時，貫孔係藉由將該第二絕緣膜留在該第二密封環溝槽中而加以形成；在形成該第三密封環溝槽時，於該第二絕緣膜在該第三密封環溝槽之底面上外露之後，移除該外露第二絕緣膜之上部分並留下該第二絕緣膜在該第二金屬層之該貫孔之下部分；及在形成該第三金屬層時，使該第三金屬層凸起進入該第二金屬層中之該貫孔之該上部分內。
  12. 如申請專利範圍第11項之半導體裝置之製造方法，其中： 在形成該第二密封環溝槽時，該第二密封環溝槽係藉由使該第二絕緣膜留在其中，以期被設置成以島形分散而圍繞該元件形成區域加以形成；且在將該第二金屬層形成於第二密封環溝槽中時，將複數個貫孔形成於該第二金屬層中。
  13. 一種具有密封環結構之半導體裝置，該密封環結構包含：第一金屬層，包含貫孔，該貫孔具有以絕緣材料加以填充之底部，且於平面圖中在該貫孔的整個區域，該貫孔之上部分設有金屬材料；及第二金屬層，形成於該第一金屬層上，該第二金屬層具有自該第二金屬層之底部突出之凸部，該凸部嵌入該貫孔之頂部內。
  14. 如申請專利範圍第13項之具有密封環結構之半導體裝置，其中：該第一金屬層包含複數個該貫孔；且該第二金屬層具有複數個凸部，該複數個凸部嵌入該複數個貫孔之頂部內。
  15. 如申請專利範圍第13項之具有密封環結構之半導體裝置，該密封環結構更包含：第三金屬層，形成於該第一金屬層下方，該第三金屬層具有貫孔，其中，該第一金屬層包含自該第一金屬層之底部突出之凸部，該第一金屬層之該凸部嵌入該第三金屬層之該貫孔內。
  16. 一種密封環結構之形成方法，包含：在半導體基板上形成第一金屬層，該第一金屬層具有貫孔； 將絕緣材料放置於該貫孔中；在該第一金屬層及該絕緣材料上形成絕緣層；在該絕緣層中形成貫孔，以曝露出該絕緣材料之頂面及該第一金屬層之一部分之頂面，該第一金屬層之該部分鄰接於該第一金屬層之該貫孔；移除該絕緣材料之頂部，以在該第一金屬層之該貫孔中留下該絕緣材料之底部；及對於該第一金屬層之該貫孔及該絕緣層之該貫孔，於平面圖中在該貫孔的整個區域，將金屬材料設置於該貫孔之上部分，而設置第二金屬層於該絕緣材料之該頂部上，藉此使該第二金屬層具有嵌入該第一金屬層之該貫孔內之凸部。
TW097129661A 2007-08-22 2008-08-05 具有密封環結構之半導體裝置及其製造方法 TWI398913B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007216217A JP5117791B2 (ja) 2007-08-22 2007-08-22 半導体装置

Publications (2)

Publication Number Publication Date
TW200926279A TW200926279A (en) 2009-06-16
TWI398913B true TWI398913B (zh) 2013-06-11

Family

ID=40381389

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097129661A TWI398913B (zh) 2007-08-22 2008-08-05 具有密封環結構之半導體裝置及其製造方法

Country Status (4)

Country Link
US (2) US8039963B2 (zh)
JP (1) JP5117791B2 (zh)
CN (1) CN101373742B (zh)
TW (1) TWI398913B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8434220B2 (en) 2007-06-27 2013-05-07 Rf Micro Devices, Inc. Heat sink formed with conformal shield
US20080265445A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Marks for the Alignment of Wafer-Level Underfilled Silicon Chips and Method to Produce Same
JP2009259967A (ja) * 2008-04-15 2009-11-05 Nec Corp 配線構造、半導体装置及び半導体装置の製造方法
US8227708B2 (en) * 2009-12-14 2012-07-24 Qualcomm Incorporated Via structure integrated in electronic substrate
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
CN102853081B (zh) * 2011-06-29 2015-07-15 麦丰密封科技股份有限公司 一种用于半导体制造设备中的密封环
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
WO2015040798A1 (ja) * 2013-09-20 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
CN105336710B (zh) * 2014-07-10 2018-03-23 中芯国际集成电路制造(上海)有限公司 一种芯片的密封环
CN105448857B (zh) * 2014-09-02 2018-04-17 中芯国际集成电路制造(上海)有限公司 一种芯片密封环结构及其制作方法
US10014234B2 (en) 2016-12-02 2018-07-03 Globalfoundries Inc. Semiconductor device comprising a die seal including long via lines
US10490513B2 (en) 2018-03-28 2019-11-26 International Business Machines Corporation Advanced crack stop structure
JP7367669B2 (ja) * 2018-04-02 2023-10-24 株式会社ソシオネクスト 半導体装置
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
CN111162058A (zh) * 2020-02-24 2020-05-15 杭州立昂东芯微电子有限公司 一种砷化镓器件金属保护环
CN111564411B (zh) * 2020-06-08 2022-12-23 深圳铨力半导体有限公司 一种半导体装置及其形成方法
CN115084039B (zh) * 2021-03-12 2023-06-27 长鑫存储技术有限公司 保护环结构、半导体结构及其制造方法
CN113053828B (zh) * 2021-03-12 2022-05-27 长鑫存储技术有限公司 密封环及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188845A1 (en) * 2003-03-24 2004-09-30 Nec Electronics Corporation Semiconductor device having multilayer interconnection structure and method for manufacturing the device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861670A (en) * 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
JPH11354637A (ja) * 1998-06-11 1999-12-24 Oki Electric Ind Co Ltd 配線の接続構造及び配線の接続部の形成方法
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004363376A (ja) * 2003-06-05 2004-12-24 Renesas Technology Corp 配線及びビアプラグ間の接続構造、及び配線及びビアプラグ間の接続構造を有する半導体装置の製造方法
JP4041785B2 (ja) * 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
JP3962402B2 (ja) 2003-11-10 2007-08-22 松下電器産業株式会社 半導体装置
JP4280204B2 (ja) 2004-06-15 2009-06-17 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4382687B2 (ja) * 2005-03-22 2009-12-16 パナソニック株式会社 半導体装置およびその製造方法
CN100481455C (zh) * 2005-12-22 2009-04-22 中芯国际集成电路制造(上海)有限公司 具有不全接触通孔栈的密封环结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188845A1 (en) * 2003-03-24 2004-09-30 Nec Electronics Corporation Semiconductor device having multilayer interconnection structure and method for manufacturing the device

Also Published As

Publication number Publication date
CN101373742B (zh) 2011-12-14
US8039963B2 (en) 2011-10-18
US20090051011A1 (en) 2009-02-26
US8617914B2 (en) 2013-12-31
TW200926279A (en) 2009-06-16
JP2009049313A (ja) 2009-03-05
JP5117791B2 (ja) 2013-01-16
US20120009789A1 (en) 2012-01-12
CN101373742A (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
TWI398913B (zh) 具有密封環結構之半導體裝置及其製造方法
US10672725B2 (en) Semiconductor device
US8513776B2 (en) Semiconductor device and method capable of scribing chips with high yield
JP4118029B2 (ja) 半導体集積回路装置とその製造方法
KR101735912B1 (ko) 공기 간극 구조를 구비한 반도체 장치 및 그 제조 방법
KR100314133B1 (ko) 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법
US20050093169A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2009016542A (ja) 半導体装置
JP4050876B2 (ja) 半導体集積回路装置とその製造方法
KR102014197B1 (ko) 반도체 장치 및 이의 형성 방법
KR101782199B1 (ko) 집적 회로 구조 형성 방법 및 반도체 디바이스
KR102038090B1 (ko) 반도체 소자
JP5504311B2 (ja) 半導体装置およびその製造方法
JP4211910B2 (ja) 半導体装置の製造方法
KR100571407B1 (ko) 반도체 소자의 배선 제조 방법
CN218069837U (zh) 半导体结构
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
KR100673112B1 (ko) 퓨즈박스의 가아드링
KR100604414B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100922550B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101035644B1 (ko) 반도체 소자의 제조방법
TWI555122B (zh) 半導體元件之內連線結構其製備方法
KR20090025402A (ko) 반도체 소자 및 그 제조방법
JP2006332444A (ja) 半導体ウエハ及び半導体装置の製造方法
JP2007149754A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees