CN105448857B - 一种芯片密封环结构及其制作方法 - Google Patents
一种芯片密封环结构及其制作方法 Download PDFInfo
- Publication number
- CN105448857B CN105448857B CN201410441164.8A CN201410441164A CN105448857B CN 105448857 B CN105448857 B CN 105448857B CN 201410441164 A CN201410441164 A CN 201410441164A CN 105448857 B CN105448857 B CN 105448857B
- Authority
- CN
- China
- Prior art keywords
- annular
- hole
- dielectric layer
- metal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种芯片密封环结构及其制作方法,所述制作方法包括步骤:1)于芯片周侧形成第一环形介质层,刻蚀出第一环形通孔及侧面相连的多个条形通孔;2)于所述第一环形通孔及多个条形通孔中填充金属材料;3)于所述第一环形介质层及金属材料表面形成第二环形介质层,刻蚀出第二环形通孔;4)于所述第二环形通孔中填充金属材料;5)重复进行步骤1)~步骤4),最终形成具有金属肋排结构的芯片密封环。本发明通过在芯片密封环结构中制作金属肋排结构,以大大加强芯片密封环的抗破裂强度,从而避免芯片在切割等过程中的由于应力破坏而导致的芯片内部的破坏,提高芯片的良率。本发明方法结构简单,适用于工业生产。
Description
技术领域
本发明属于半导体领域,特别是涉及一种芯片密封环结构及其制作方法。
背景技术
集成电路通常都是在硅片或其它半导体材料基板上制造,然后进行封装与测试。当封装时,必须先对集成电路进行切割(saw)。切割的机械力可能导致边缘处形成微小裂痕,尤其是接近边角处。所形成的裂痕可能会朝向集成电路的中心电路区域推进而造成其中的电路区域毁坏。为了保护集成电路中心的电路区域,一般会在集成电路芯片上介于电路区域以及其切割道之间,配置芯片密封环(seal ring)。芯片密封环可以防止任何裂痕侵入集成电路内部的电路区域,例如,因切割集成电路时的应力(stress)所导致的裂痕等。
芯片密封环通常形成于晶圆的每一个芯片的切割道(scribe line)和集成电路的周围区域(periphery region)之间。现有的一种芯片密封环结构如图1所示,其由两个相间设置的金属层101及102组成,两个金属层101及102之间填充有介电层103。然而,这种结构的芯片密封环结构,在切割应力较大时,比较容易破裂,如图2所示。由于芯片密封环破裂后,会导致芯片内部器件的损伤,如芯片内部破裂等。
另外,现有的一种能提高芯片密封环强度的抗破裂结构CAS(Crack ArrestStructure),其结构十分复杂,操作也相对繁琐,会大大地增加成本。
鉴于以上原因,提供一种结构简单、低成本且抗破裂强度较高的芯片密封环结构及其制作方法实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种芯片密封环结构及其制作方法,用于解决现有技术中芯片密封环结构抗破裂强度低或结构过于复杂的问题。
为实现上述目的及其他相关目的,本发明提供一种芯片密封环结构的制作方法,包括步骤:
1)于芯片周侧形成第一环形介质层,于所述第一环形介质层中刻蚀出第一环形通孔及与该第一环形通孔侧面相连的多个条形通孔;
2)于所述第一环形通孔及多个条形通孔中填充金属材料,并去除所述第一环形介质层表面的金属材料;
3)于所述第一环形介质层及金属材料表面形成第二环形介质层,于所述第二环形介质层中刻蚀出第二环形通孔,所述第二环形通孔的宽度大于所述第一环形通孔的宽度;
4)于所述第二环形通孔中填充金属材料,并去所述第二环形介质层除表面的金属材料;
5)重复进行步骤1)~步骤4),最终形成具有金属肋排结构的芯片密封环。
作为本发明的芯片密封环结构的制作方法的一种优选方案,步骤1)所述多个条形通孔形成于所述第一环形通孔的内侧,或所述多个条形通孔形成于所述第一环形通孔的外侧。
作为本发明的芯片密封环结构的制作方法的一种优选方案,步骤1)所述多个条形通孔形成于所述第一环形通孔的内侧及外侧。
作为本发明的芯片密封环结构的制作方法的一种优选方案,其特征在于:所述第二环形通孔的宽度等于所述第一环形通孔与所述条形通孔的总宽度。
作为本发明的芯片密封环结构的制作方法的一种优选方案,采用等离子体增强化学气相沉积形成所述第一环形介质层及第二环形介质层,所述第一环形介质层及第二环形介质层的材料为二氧化硅。
作为本发明的芯片密封环结构的制作方法的一种优选方案,采用蒸镀或电镀工艺填充所述金属材料,采用CMP抛光工艺去除所述第一环形介质层及第二环形介质层表面的金属材料,所述金属材料为铜。
本发明还提供一种芯片密封环结构,包括:
环形介质层,结合于芯片周侧;
金属肋排结构,形成于所述环形介质层中,包括环形金属层、结合于所述环形金属层侧壁的多个第一金属肋条及多个第二金属肋条,其中,所述第一金属肋条与所述第二金属肋条呈预设角度相交。
作为本发明的芯片密封环结构的一种优选方案,所述环形金属层贯穿所述环形介质层的上表面及下表面。
作为本发明的芯片密封环结构的一种优选方案,所述多个第一金属肋条及多个第二金属肋条结合于所述环形金属层的内侧壁,或所述多个第一金属肋条及多个第二金属肋条结合于所述环形金属层的外侧壁,或所述多个第一金属肋条及多个第二金属肋条结合于所述环形金属层的内侧壁及外侧壁。
作为本发明的芯片密封环结构的一种优选方案,所述第一金属肋条与所述第二金属肋条垂直相交。
作为本发明的芯片密封环结构的一种优选方案,所述金属肋排结构的宽度为100nm~10000nm。
作为本发明的芯片密封环结构的一种优选方案,环形介质层的材料为二氧化硅,所述金属肋排结构的材料为铜。
如上所述,本发明提供一种芯片密封环结构及其制作方法,所述制作方法包括步骤:1)于芯片周侧形成第一环形介质层,于所述第一环形介质层中刻蚀出第一环形通孔及与该第一环形通孔侧面相连的多个条形通孔;2)于所述第一环形通孔及多个条形通孔中填充金属材料,并去除所述第一环形介质层表面的金属材料;3)于所述第一环形介质层及金属材料表面形成第二环形介质层,于所述第二环形介质层中刻蚀出第二环形通孔,所述第二环形通孔的宽度大于所述第一环形通孔的宽度;4)于所述第二环形通孔中填充金属材料,并去所述第二环形介质层除表面的金属材料;5)重复进行步骤1)~步骤4),最终形成具有金属肋排结构的芯片密封环。本发明通过在芯片密封环结构中制作金属肋排结构,以大大加强芯片密封环的抗破裂强度,从而避免芯片在切割等过程中的由于应力破坏而导致的芯片内部的破坏,提高芯片的良率。本发明方法结构简单,适用于工业生产。
附图说明
图1显示为现有技术中的一种芯片密封环结构的结构示意图。
图2显示为现有技术中的芯片密封环结构的结构破裂时的结构示意图。
图3显示为本发明的芯片密封环结构的制作方法的步骤流程示意图。
图4~图5显示为本发明实施例1中的芯片密封环结构的结构示意图,其中,图4显示为本发明的芯片密封环结构的俯视结构示意图,图5为图4于A-A’截面处的截面结构示意图。
图6显示为本发明实施例2中的芯片密封环结构的结构示意图。
图7显示为本发明实施例3中的芯片密封环结构的结构示意图。
元件标号说明
10 环形介质层
20 金属肋排结构
201 环形金属层
202 第一金属肋条
203 第二金属肋条
S11~S15 步骤1)~步骤5)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3~图7。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例1
如图3~图5所示,本实施例提供一种芯片密封环结构的制作方法,包括步骤:
如图3所示,首先进行步骤1)S11,于芯片周侧形成第一环形介质层,于所述第一环形介质层中刻蚀出第一环形通孔及与该第一环形通孔侧面相连的多个条形通孔。
作为示例,采用等离子体增强化学气相沉积法形成所述第一环形介质层,在本实施例中,所述第一环形介质层的材料为二氧化硅,当然,如氮化硅等其它的介质材料也同样适用,并不限定于此。
另外,所述第一环形介质层的形状需依据芯片的形状而定,在本实施例中,所述芯片的形状为矩形,所述第一环形介质层为矩形环形结构。
具体地,采用光刻工艺于所述第一环形介质层中刻蚀出第一环形通孔及与该第一环形通孔侧面相连的多个条形通孔,所述第一环形通孔的截面形状为环状矩形,所述条形通孔的截面形状为矩形,其中,所述第一环形通孔与所述多个条形通孔均贯穿于所述第一环形介质层的上表面与下表面。
在本实施例中,所述多个条形通孔形成于所述第一环形通孔的内侧,即朝向半导体芯片的一侧。
如图3所示,然后进行步骤2)S12,于所述第一环形通孔及多个条形通孔中填充金属材料,并去除所述第一环形介质层表面的金属材料。
作为示例,采用蒸镀或电镀的方法于所述第一环形通孔及多个条形通孔中填充金属材料,直至将所述第一环形通孔及多个条形通孔填满,在本实施例中,所述金属材料为铜,当然,如铝等其它金属材料也同样适用。
作为示例,采用CMP抛光工艺去除所述第一环形介质层表面的金属材料,直至露出所述第一环形介质层,并获得光滑的第一环形介质层及金属材料表面。当然,采用如刻蚀等方法去除所述第一环形介质层表面的金属材料也同样适用。
如图3所示,接着进行步骤3)S13,于所述第一环形介质层及金属材料表面形成第二环形介质层,于所述第二环形介质层中刻蚀出第二环形通孔,所述第二环形通孔的宽度大于所述第一环形通孔的宽度。
作为示例,采用等离子体增强化学气相沉积形成所述第二环形介质层,所述第二环形介质层的宽度与所述第一环形介质层相同,材料为二氧化硅。
作为示例,采用光刻工艺于所述第二环形介质层中刻蚀出第二环形通孔,在本实施例中,所述第二环形通孔的宽度等于所述第一环形通孔与所述条形通孔的总宽度。
如图3所示,然后进行步骤4)S14,于所述第二环形通孔中填充金属材料,并去所述第二环形介质层除表面的金属材料。
作为示例,采用蒸镀或电镀的方法于所述第二环形通孔中填充金属材料,直至将所述第二环形通孔填满,在本实施例中,所述金属材料为铜,当然,如铝等其它金属材料也同样适用。
作为示例,采用CMP抛光工艺去除所述第二环形介质层表面的金属材料,直至露出所述第二环形介质层,并获得光滑的第二环形介质层及金属材料表面。当然,采用如刻蚀等方法去除所述第二环形介质层表面的金属材料也同样适用。
如图3及图4~图5所示,最后进行中步骤5)S15,重复进行步骤1)~步骤4),最终形成具有金属肋排结构的芯片密封环,其中,图4为本实施例的芯片密封环的俯视结构示意图,图5为图4于A-A’截面处的截面结构示意图,由图4~图5可以看出,上述步骤于环形的介质层中形成了金属肋排结构,这种结构可以大大加强芯片密封环的抗破裂强度。
如图4~图5所示,本实施例还提供一种芯片密封环结构,包括:
环形介质层10,结合于芯片周侧;
金属肋排结构20,形成于所述环形介质层10中,包括环形金属层201、结合于所述环形金属层201侧壁的多个第一金属肋条202及多个第二金属肋条203,其中,所述第一金属肋条202与所述第二金属肋条203呈预设角度相交。
作为示例,所述环形金属层201贯穿所述环形介质层10的上表面及下表面。
作为示例,所述多个第一金属肋条202及多个第二金属肋条203结合于所述环形金属层201的内侧壁。
作为示例,所述第一金属肋条202与所述第二金属肋条203垂直相交。
作为示例,所述金属肋排结构20的宽度为100nm~10000nm。
作为示例,环形介质层10的材料为二氧化硅,所述金属肋排结构20的材料为铜。
实施例2
如图3及图6所示,本实施例提供一种芯片密封环结构的制作方法,其基本步骤如实施例1,其中,在步骤1)中,所述多个条形通孔形成于所述第一环形通孔的外侧。
如图6所示,本实施例还提供一种芯片密封环结构,其基本结构如实施例1,其中,所述多个第一金属肋条及多个第二金属肋条结合于所述环形金属层的外侧壁。
实施例3
如图3及图7所示,本实施例提供一种芯片密封环结构的制作方法,其基本步骤如实施例1,其中,在步骤1)中,所述多个条形通孔形成于所述第一环形通孔的内侧及外侧,并且,位于内侧的条形通孔与位于外侧的条形通孔呈错位排列。
如图7所示,本实施例还提供一种芯片密封环结构,其基本结构如实施例1,其中,所述多个第一金属肋条及多个第二金属肋条结合于所述环形金属层的内侧壁及外侧壁,并且,位于外侧壁的第一金属肋条与位于外侧壁的第一金属肋条呈错位排列。
如上所述,本发明提供一种芯片密封环结构及其制作方法,所述制作方法包括步骤:1)于芯片周侧形成第一环形介质层,于所述第一环形介质层中刻蚀出第一环形通孔及与该第一环形通孔侧面相连的多个条形通孔;2)于所述第一环形通孔及多个条形通孔中填充金属材料,并去除所述第一环形介质层表面的金属材料;3)于所述第一环形介质层及金属材料表面形成第二环形介质层,于所述第二环形介质层中刻蚀出第二环形通孔,所述第二环形通孔的宽度大于所述第一环形通孔的宽度;4)于所述第二环形通孔中填充金属材料,并去所述第二环形介质层除表面的金属材料;5)重复进行步骤1)~步骤4),最终形成具有金属肋排结构的芯片密封环。本发明通过在芯片密封环结构中制作金属肋排结构,以大大加强芯片密封环的抗破裂强度,从而避免芯片在切割等过程中的由于应力破坏而导致的芯片内部的破坏,提高芯片的良率。本发明方法结构简单,适用于工业生产。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种芯片密封环结构的制作方法,其特征在于,包括步骤:
1)于芯片周侧形成第一环形介质层,于所述第一环形介质层中刻蚀出第一环形通孔及与该第一环形通孔侧面相连的多个条形通孔;
2)于所述第一环形通孔及多个条形通孔中填充金属材料,并去除所述第一环形介质层表面的金属材料;
3)于所述第一环形介质层及金属材料表面形成第二环形介质层,于所述第二环形介质层中刻蚀出第二环形通孔,所述第二环形通孔的宽度大于所述第一环形通孔的宽度;
4)于所述第二环形通孔中填充金属材料,并去除所述第二环形介质层除表面的金属材料;
5)重复进行步骤1)~步骤4),最终形成具有金属肋排结构的芯片密封环。
2.根据权利要求1所述的芯片密封环结构的制作方法,其特征在于:步骤1)所述多个条形通孔形成于所述第一环形通孔的内侧,或所述多个条形通孔形成于所述第一环形通孔的外侧。
3.根据权利要求1所述的芯片密封环结构的制作方法,其特征在于:步骤1)所述多个条形通孔形成于所述第一环形通孔的内侧及外侧。
4.根据权利要求1~3任意一项所述的芯片密封环结构的制作方法,其特征在于:所述第二环形通孔的宽度等于所述第一环形通孔与所述条形通孔的总宽度。
5.根据权利要求1所述的芯片密封环结构的制作方法,其特征在于:采用等离子体增强化学气相沉积形成所述第一环形介质层及第二环形介质层,所述第一环形介质层及第二环形介质层的材料为二氧化硅。
6.根据权利要求1所述的芯片密封环结构的制作方法,其特征在于:采用蒸镀或电镀工艺填充所述金属材料,采用CMP抛光工艺去除所述第一环形介质层及第二环形介质层表面的金属材料,所述金属材料为铜。
7.一种芯片密封环结构,其特征在于:包括:
环形介质层,结合于芯片周侧;
金属肋排结构,形成于所述环形介质层中,包括环形金属层、结合于所述环形金属层侧壁的多个第一金属肋条及多个第二金属肋条,其中,所述第一金属肋条与所述第二金属肋条呈预设角度相交,所述多个第一金属肋条及多个第二金属肋条结合于所述环形金属层的内侧壁及外侧壁,并且,位于内侧壁的第一金属肋条与位于外侧壁的第一金属肋条呈错位排列。
8.根据权利要求7所述的芯片密封环结构,其特征在于:所述环形金属层贯穿所述环形介质层的上表面及下表面。
9.根据权利要求7所述的芯片密封环结构,其特征在于:所述第一金属肋条与所述第二金属肋条垂直相交。
10.根据权利要求7所述的芯片密封环结构,其特征在于:所述金属肋排结构的宽度为100nm~10000nm。
11.根据权利要求7所述的芯片密封环结构,其特征在于:环形介质层的材料为二氧化硅,所述金属肋排结构的材料为铜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410441164.8A CN105448857B (zh) | 2014-09-02 | 2014-09-02 | 一种芯片密封环结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410441164.8A CN105448857B (zh) | 2014-09-02 | 2014-09-02 | 一种芯片密封环结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105448857A CN105448857A (zh) | 2016-03-30 |
CN105448857B true CN105448857B (zh) | 2018-04-17 |
Family
ID=55558894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410441164.8A Active CN105448857B (zh) | 2014-09-02 | 2014-09-02 | 一种芯片密封环结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448857B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108630613A (zh) * | 2017-03-20 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 密封环结构及其制作方法、芯片结构 |
CN112309991B (zh) * | 2019-07-26 | 2022-04-12 | 荣耀终端有限公司 | 芯片及其制备方法、电子设备 |
CN113311520B (zh) * | 2020-02-26 | 2023-08-01 | 中移(上海)信息通信科技有限公司 | 可见光-近红外波段的光波吸收器及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101373742A (zh) * | 2007-08-22 | 2009-02-25 | 恩益禧电子股份有限公司 | 具有密封环结构的半导体器件及其形成方法 |
CN105336710A (zh) * | 2014-07-10 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片的密封环 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7453128B2 (en) * | 2003-11-10 | 2008-11-18 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
US7622364B2 (en) * | 2006-08-18 | 2009-11-24 | International Business Machines Corporation | Bond pad for wafer and package for CMOS imager |
-
2014
- 2014-09-02 CN CN201410441164.8A patent/CN105448857B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101373742A (zh) * | 2007-08-22 | 2009-02-25 | 恩益禧电子股份有限公司 | 具有密封环结构的半导体器件及其形成方法 |
CN105336710A (zh) * | 2014-07-10 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片的密封环 |
Also Published As
Publication number | Publication date |
---|---|
CN105448857A (zh) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2549532B1 (en) | Method of electroplating pads on a semiconductor wafer | |
US9448216B2 (en) | Gas sensor device with frame passageways and related methods | |
US9000589B2 (en) | Semiconductor device with redistributed contacts | |
CN105448857B (zh) | 一种芯片密封环结构及其制作方法 | |
WO2016209668A3 (en) | Structures and methods for reliable packages | |
TW200518354A (en) | Device package and methods for the fabrication and testing thereof | |
CN102217061A (zh) | 改善的晶圆级芯片尺寸封装 | |
CN105374765B (zh) | 一种芯片密封环结构及其制作方法 | |
US10217723B2 (en) | Semiconductor package with improved bandwidth | |
CN105489516A (zh) | 一种扇出型芯片的封装方法及封装结构 | |
CN107369664A (zh) | 半导体芯片的封装结构及封装方法 | |
CN203941897U (zh) | 一种芯片密封环结构 | |
TWI553793B (zh) | 陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法 | |
US20160016789A1 (en) | Thin film structure for hermetic sealing | |
US20150214125A1 (en) | Scribe line structure | |
CN204130517U (zh) | 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元 | |
US9653341B2 (en) | Semiconductor structure and manufacturing method thereof | |
US9365415B2 (en) | Compact electronic package with MEMS IC and related methods | |
CN104900660A (zh) | 实现光子器件和硅基器件的系统一体化集成的键合方法 | |
CN106531644B (zh) | 一种芯片的封装工艺和封装结构 | |
CN203553140U (zh) | 晶圆级芯片tsv封装结构 | |
CN107887350A (zh) | 半导体封装结构及其制备方法 | |
CN204067349U (zh) | 一种芯片保护结构 | |
TWI595616B (zh) | 晶片封裝體及其形成方法 | |
KR20170057122A (ko) | 인캡슐레이션된 반도체 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |