CN105374765B - 一种芯片密封环结构及其制作方法 - Google Patents

Abstract

本发明提供一种芯片密封环结构及其制作方法，所述制作方法包括步骤：1）于芯片周侧形成环绕于所述芯片的环形介质层；2）去除所述环形介质层中部区域的部分介质材料，形成内介质环、外介质环、以及位于所述内介质环与外介质环之间的多个介质柱状结构；3）于所述内介质环与外介质环之间的空白区域中填充金属材料；4）去除所述环形介质层表面的金属材料，直至露出所述环形介质层。本发明通过在芯片密封环结构中制作多个介质柱状结构及金属材料填充层，以大大加强芯片密封环的抗破裂强度，从而避免芯片在切割等过程中的由于应力破坏而导致的芯片内部的破坏，提高芯片的良率。本发明方法结构简单，适用于工业生产。

Description

一种芯片密封环结构及其制作方法

技术领域

本发明涉及半导体制造领域，特别是涉及一种芯片密封环结构及其制作方法。

背景技术

集成电路通常都是在硅片或其它半导体材料基板上制造，然后进行封装与测试。当封装时，必须先对集成电路进行切割(saw)。切割的机械力可能导致边缘处形成微小裂痕，尤其是接近边角处。所形成的裂痕可能会朝向集成电路的中心电路区域推进而造成其中的电路区域毁坏。为了保护集成电路中心的电路区域，一般会在集成电路芯片上介于电路区域以及其切割道之间，配置芯片密封环(seal ring)。芯片密封环可以防止任何裂痕侵入集成电路内部的电路区域，例如，因切割集成电路时的应力(stress)所导致的裂痕等。

芯片密封环通常形成于晶圆的每一个芯片的切割道(scribe line)和集成电路的周围区域(periphery region)之间。现有的一种芯片密封环结构如图1所示，其由两个相间设置的金属层101及102组成，两个金属层101及102之间填充有介电层103。然而，这种结构的芯片密封环结构，在切割应力较大时，比较容易破裂，如图2所示。由于芯片密封环破裂后，会导致芯片内部器件的损伤，如芯片内部破裂等。

另外，现有的一种能提高芯片密封环强度的抗破裂结构CAS(Crack ArrestStructure)，其结构十分复杂，操作也相对繁琐，会大大地增加成本。

鉴于以上原因，提供一种结构简单、低成本且抗破裂强度较高的芯片密封环结构及其制作方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片密封环结构及其制作方法，用于解决现有技术中芯片密封环结构抗破裂强度低或结构过于复杂的问题。

为实现上述目的及其他相关目的，本发明提供一种芯片密封环结构的制作方法，包括步骤：

1)于芯片周侧形成环绕于所述芯片的环形介质层；

2)去除所述环形介质层中部区域的部分介质材料，形成内介质环、外介质环、以及位于所述内介质环与外介质环之间的多个介质柱状结构；

3)于所述内介质环与外介质环之间的空白区域中填充金属材料；

4)去除所述环形介质层表面的金属材料，直至露出所述环形介质层。

作为本发明的芯片密封环结构的制作方法的一种优选方案，所述内介质环与外介质环之间的多个介质柱状结构呈单排分布、双排分布或多排分布。

作为本发明的芯片密封环结构的制作方法的一种优选方案，所述介质柱状结构的截面形状包括圆形、矩形、或三角形。

作为本发明的芯片密封环结构的制作方法的一种优选方案，所述环形介质层的材料为二氧化硅，所述金属材料为铜。

作为本发明的芯片密封环结构的制作方法的一种优选方案，步骤4)采用CMP工艺去除所述环形介质层表面的金属材料。

本发明还提供一种芯片密封环结构，包括：

内介质环，环绕于芯片周侧；

外介质环，环绕于所述内介质环外侧，并与所述内介质环具有预设距离；

多个介质柱状结构，位于所述内介质环与外介质环之间；

金属材料，填充于所述内介质环与外介质环之间的空白区域。

作为本发明的芯片密封环结构的一种优选方案，所述内介质环与外介质环之间的多个介质柱状结构呈单排分布、双排分布或多排分布。

作为本发明的芯片密封环结构的一种优选方案，所述介质柱状结构的截面形状包括圆形、矩形、或三角形。

作为本发明的芯片密封环结构的一种优选方案，所述芯片密封环结构的宽度为100nm～10000nm，所述介质柱状结构的径向尺寸为50nm～10000nm，各介质柱状结构之间的距离为不小于50nm。

作为本发明的芯片密封环结构的一种优选方案，所述内介质环、外介质环及所述多个介质柱状结构的材料为二氧化硅，所述金属材料为铜。

如上所述，本发明提供一种芯片密封环结构及其制作方法，所述制作方法包括步骤：1)于芯片周侧形成环绕于所述芯片的环形介质层；2)去除所述环形介质层中部区域的部分介质材料，形成内介质环、外介质环、以及位于所述内介质环与外介质环之间的多个介质柱状结构；3)于所述内介质环与外介质环之间的空白区域中填充金属材料；4)去除所述环形介质层表面的金属材料，直至露出所述环形介质层。本发明通过在芯片密封环结构中制作多个介质柱状结构及金属材料填充层，以大大加强芯片密封环的抗破裂强度，从而避免芯片在切割等过程中的由于应力破坏而导致的芯片内部的破坏，提高芯片的良率。本发明方法结构简单，适用于工业生产。

附图说明

图1显示为现有技术中的一种芯片密封环结构的结构示意图。

图2显示为现有技术中的芯片密封环结构的结构破裂时的结构示意图。

图3显示为本发明的芯片密封环结构的制作方法的步骤流程示意图。

图4～图7显示为本发明的芯片密封环结构的在实施例1中的各步骤所呈现的结构示意图，其中，图7为图6中A-A’截面处的结构示意图。

图8显示为本发明的芯片密封环结构的在实施例2中的结构示意图。

图9显示为本发明的芯片密封环结构的在实施例3中的结构示意图。

元件标号说明

10 环形介质层

101 内介质环

102 外介质环

103 介质柱状结构

104 空白区域

105 金属材料

20 芯片

S11～S14 步骤1)～步骤4)

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图3～图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例1

如图3及图4～图7所示，本实施例提供一种芯片密封环结构的制作方法，包括步骤：

如图3及图4所示，首先进行步骤1)S11，于芯片20周侧形成环绕于所述芯片20的环形介质层10。

作为示例，所述环形介质层10的材料为二氧化硅，当然，如氮化硅等其它的介质材料也同样适用，并不限定于此。

另外，所述环形介质层10的形状需依据芯片20的形状而定，在本实施例中，所述芯片20的形状为矩形，所述环形介质层10为矩形环形结构。

作为示例，所述环形介质层10可通过化学气相沉积法等方法制备，如等离子体增强化学气相沉积等。在本实施例中，所述环形介质层10的宽度为100nm～10000nm，典型地，所述环形介质层10的宽度为500nm。

如图3及图4所示，然后进行步骤2)S12，去除所述环形介质层10中部区域的部分介质材料，形成内介质环101、外介质环102、以及位于所述内介质环101与外介质环102之间的多个介质柱状结构103。

作为示例，所述多个介质柱状结构103呈环形分布于所述内介质环101与外介质环102之间。并且，所述内介质环101与外介质环102之间的多个介质柱状结构103呈单排分布、双排分布或多排分布。在本实施例中，所述内介质环101与外介质环102之间的多个介质柱状结构103呈单排分布，如图4所示。

作为示例，所述内介质环101、外介质环102的宽度分别为50nm～2000nm在本实施例中，所述内介质环101、外介质环102的宽度均为100nm。

作为示例，所述介质柱状结构103的截面形状包括圆形、矩形、或三角形。在本实施例中，所述介质柱状结构103的截面形状为圆形。在本实施例中，所述介质柱状结构103的直径为100nm，各介质柱状结构103之间的距离为100nm。

具体地，本步骤包括以下步骤：

2-1)于所述环形介质层10表面旋涂光刻胶，或先制备硬掩膜后旋涂光刻胶；

2-2)采用光刻工艺于光刻胶中或光刻胶与硬掩膜中制作光刻图形，形成光刻阻挡层；

2-3)通过所述光刻阻挡层刻蚀所述环形介质层10，形成内介质环101、外介质环102、以及位于所述内介质环101与外介质环102之间的多个介质柱状结构103、以及去除了部分介质后所形成的空白区域104；

2-4)去除所述光刻胶及硬掩膜。

如图3及图6～图7所示，然后进行步骤3)S13，3)于所述内介质环101与外介质环102之间的空白区域104中填充金属材料105。

作为示例，采用蒸镀或电镀的方法于所述内介质环101于外介质环102之间的空白区域104中填充金属材料105，直至将所述空白区域104填满，此时，所述内介质环101、外介质环102以及介质柱状结构103表面同时会被覆盖有一层金属材料105。在本实施例中，所述金属材料105的材料为铜，当然，如铝等其它的金属材料105也同样适用。

如图3所示，最后进行步骤4)S14，去除所述环形介质层10表面的金属材料105，直至露出所述环形介质层10。

作为示例，本步骤采用CMP工艺去除所述环形介质层10表面的金属材料105，直至露出所述内介质环101、外介质环102以及介质柱状结构103。

如图6～图7所示，本实施例还提供一种芯片密封环结构，包括：

内介质环101，环绕于芯片20周侧；

外介质环102，环绕于所述内介质环101外侧，并与所述内介质环101具有预设距离；

多个介质柱状结构103，位于所述内介质环101与外介质环102之间；

金属材料105，填充于所述内介质环101与外介质环102之间的空白区域104。

作为示例，所述内介质环101、外介质环102及多个介质柱状结构103的材料为二氧化硅，当然，如氮化硅等其它的介质材料也同样适用，并不限定于此。

另外，所述内介质环101、外介质环102的形状需依据芯片20的形状而定，在本实施例中，所述芯片20的形状为矩形，所述内介质环101、外介质环102为矩形环形结构。

作为示例，所述芯片密封环结构的宽度为100nm～10000nm，所述内介质环101、外介质环102的宽度分别为50nm～2000nm。在本实施例中，所述芯片密封环结构的宽度为500nm，所述内介质环101、外介质环102的宽度均为100nm。

作为示例，所述多个介质柱状结构103呈环形分布于所述内介质环101与外介质环102之间。并且，所述内介质环101与外介质环102之间的多个介质柱状结构103呈单排分布、双排分布或多排分布。在本实施例中，所述内介质环101与外介质环102之间的多个介质柱状结构103呈单排分布。

作为示例，所述介质柱状结构103的截面形状包括圆形、矩形、或三角形。在本实施例中，所述介质柱状结构103的截面形状为圆形。所述介质柱状结构103的直径为100nm，各介质柱状结构103之间的距离为100nm。

作为示例，所述内介质环101、外介质环102及所述多个介质柱状结构103的材料为二氧化硅，所述金属材料105为铜。

实施例2

如图3及图8所示，本实施例提供一种芯片密封环结构的制作方法，其基本步骤如实施例1，其中，所述内介质环101与外介质环102之间的多个介质柱状结构103呈双排分布。

如图8所示，本实施例还提供一种芯片密封环结构，其基本结构如实施例1，其中，所述内介质环101与外介质环102之间的多个介质柱状结构103呈双排分布。

实施例3

如图3及图9所示，本实施例提供一种芯片密封环结构的制作方法，其基本步骤如实施例1，其中，所述内介质环101与外介质环102之间的多个介质柱状结构103呈多排分布。

如图9所示，本实施例还提供一种芯片密封环结构，其基本结构如实施例1，其中，所述内介质环101与外介质环102之间的多个介质柱状结构103呈多排分布。

如上所述，本发明提供一种芯片密封环结构及其制作方法，所述制作方法包括步骤：1)于芯片周侧形成环绕于所述芯片的环形介质层10；2)去除所述环形介质层10中部区域的部分介质材料，形成内介质环101、外介质环102、以及位于所述内介质环101与外介质环102之间的多个介质柱状结构103；3)于所述内介质环101于外介质环102之间的空白区域104中填充金属材料105；4)去除所述环形介质层10表面的金属材料105，直至露出所述环形介质层10。本发明通过在芯片密封环结构中制作多个介质柱状结构103及金属材料105填充层，以大大加强芯片密封环的抗破裂强度，从而避免芯片在切割等过程中的由于应力破坏而导致的芯片内部的破坏，提高芯片的良率。本发明方法结构简单，适用于工业生产。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种芯片密封环结构的制作方法，其特征在于，包括步骤：

1)于芯片周侧形成环绕于所述芯片的环形介质层；

2)去除所述环形介质层中部区域的部分介质材料，形成内介质环、外介质环、以及位于所述内介质环与外介质环之间的多个介质柱状结构；

3)于所述内介质环与外介质环之间的空白区域中填充金属材料；

4)去除所述环形介质层表面的金属材料，直至露出所述环形介质层。

2.根据权利要求1所述的芯片密封环结构的制作方法，其特征在于：所述内介质环与外介质环之间的多个介质柱状结构呈单排分布、双排分布或多排分布。

3.根据权利要求1所述的芯片密封环结构的制作方法，其特征在于：所述介质柱状结构的截面形状包括圆形、矩形、或三角形。

4.根据权利要求1所述的芯片密封环结构的制作方法，其特征在于：所述环形介质层的材料为二氧化硅，所述金属材料为铜。

5.根据权利要求1所述的芯片密封环结构的制作方法，其特征在于：步骤4)采用CMP工艺去除所述环形介质层表面的金属材料。

6.一种芯片密封环结构，其特征在于，包括：

内介质环，环绕于芯片周侧；

外介质环，环绕于所述内介质环外侧，并与所述内介质环具有预设距离；

多个介质柱状结构，位于所述内介质环与外介质环之间；

金属材料，填充于所述内介质环与外介质环之间的空白区域。

7.根据权利要求6所述的芯片密封环结构，其特征在于：所述内介质环与外介质环之间的多个介质柱状结构呈单排分布、双排分布或多排分布。

8.根据权利要求6所述的芯片密封环结构，其特征在于：所述介质柱状结构的截面形状包括圆形、矩形、或三角形。

9.根据权利要求6所述的芯片密封环结构，其特征在于：所述芯片密封环结构的宽度为100nm～10000nm，所述介质柱状结构的径向尺寸为50nm～100nm，各介质柱状结构之间的距离为不小于50nm。

10.根据权利要求6所述的芯片密封环结构，其特征在于：所述内介质环、外介质环及所述多个介质柱状结构的材料为二氧化硅，所述金属材料为铜。