TWI549173B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI549173B
TWI549173B TW103145995A TW103145995A TWI549173B TW I549173 B TWI549173 B TW I549173B TW 103145995 A TW103145995 A TW 103145995A TW 103145995 A TW103145995 A TW 103145995A TW I549173 B TWI549173 B TW I549173B
Authority
TW
Taiwan
Prior art keywords
die
groove
recess
side wall
polymeric material
Prior art date
Application number
TW103145995A
Other languages
English (en)
Other versions
TW201535499A (zh
Inventor
繆佳君
梁世緯
楊青峰
史朝文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201535499A publication Critical patent/TW201535499A/zh
Application granted granted Critical
Publication of TWI549173B publication Critical patent/TWI549173B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

半導體結構及其製造方法
本申請案揭示內容涉及半導體結構及其製造方法。
涉及半導體器件的電子設備在我們的日常生活中是不可缺少的。隨著電子技術的進步，電子設備的尺寸變得越來越小，同時具有更強的功能和更大量的積體電路，用於執行所期望的功能。於是，電子設備中的半導體器件變得更密更小。同時，電子設備的製造包括越來越多的操作，並涉及各種類型的材料。所以，存在簡化製造步驟、提高生產效率並降低半導體器件相關製造成本的持續需求。
電子工業的主要趨勢是製造更小尺寸的半導體器件同時能在半導體器件中容納更多積體電路。半導體器件在相鄰層之間包括複數個金屬結構以最小化半導體器件的最終尺寸。而且，半導體器件裝配有具有不同熱性能的各種材料的大量集成元件。集成元件在固化操作後處於不理想的結構。不理想的結構將會導致半導體器件的成品率損失、裂縫的生長、元件的層離、材料浪費、製造成本高等。
隨著製造半導體器件複雜度的增加並涉及更多具有不同材料的不同元件，修改半導體器件結構並改進製造操作存在更多挑戰。因此，存在改進半導體製造方法並解決上述缺陷的持續需要。
在本發明中，半導體結構包括凹槽，其被聚合物構件或聚合物材料填充和密封。將晶粒從晶圓切開的過程中在晶粒內形成的凹槽是窄的縫隙，因此，在一段時間內通過毛細作用將未固化液態的聚合物材料自動引入，以填充凹槽。當佈置在凹槽內的聚合物材料固化時形成聚合物構件。所以，晶粒的凹槽被聚合物構件或聚合物材料密封。這樣，諸如在分離操作期間生長的縫隙或裂縫的凹槽被聚合物構件或聚合物材料修復，從而改進晶粒的可靠性。
在一些實施例中，一種半導體結構包括：晶粒，其包括第一表面；凹槽，其從佈置在該第一表面上的洞孔延伸並包括佈置在該晶粒內的側壁；以及聚合物構件，其被配置用於填充並密封該凹槽，並包括第一外表面和第二外表面；其中，該第一外表面與該凹槽的該側壁交界。
在一些實施例中，該聚合物構件包括環氧樹脂、染料、螢光染料、著色染料、苯並惡唑衍生物或磺化二氨基二苯乙烯衍生物。在一些實施例中，該聚合物構件在紫外線(ultra violet,UV)或波長為約10nm至約400nm的電磁輻射下是可見的。
在一些實施例中，該聚合物構件的該第二外表面或該凹槽的該洞孔的長度小於約1um。在一些實施例中，該凹槽從該晶粒的該第一表面橫向延伸。在一些實施例中，該第二外表面與該晶粒的該第一表面共面並且與該晶粒的該第一表面處於大體相同的水平。在一些實施例中，該凹槽和該聚合物構件具有大體相同的尺寸和形狀。
在一些實施例中，一種製造半導體結構的方法包括：提供包括第一表面的晶粒，該第一表面具有從置於該第一表面上的洞孔延伸的凹槽；在該第一表面上佈置聚合物材料；將該聚合物材料流入該凹槽；以及形成聚合物構件，該聚合物構件包括第一外表面和第二外表面；其中，該第一外表面與佈置在該晶粒內的該凹槽的側壁交 界。
在一些實施例中，該凹槽在分離操作過程中形成。在一些實施例中，流入該聚合物材料包括毛細作用。在一些實施例中，佈置該聚合物材料包括噴塗或浸漬操作。在一些實施例中，該洞孔或該凹槽在放大比例小於約200倍的光學顯微鏡(optical microscope,OM)下是不可見的。
在一些實施例中，該聚合物材料在紫外線(ultra violet,UV)或波長為約10nm至約400nm的電磁輻射下是可見的。在一些實施例中，形成該聚合物構件包括通過電漿處理移除佈置在該第一表面上的或佈置在該凹槽外的一部分聚合物材料。
在一些實施例中，該方法還包括在紫外線(ultra violet,UV)或波長為約10nm至約400nm的電磁輻射下對該晶粒進行檢查。在一些實施例中，該聚合物材料流入需要約5分鐘至約15分鐘。
在一些實施例中，一種製造半導體結構的方法包括：提供晶圓；切割該晶圓以從該晶圓分離第一晶粒和第二晶粒，該第一晶粒包括第一側壁而該第二晶粒包括與該第一側壁相對的第二側壁，其中該第一側壁或該第二側壁包括凹槽，其從該第一側壁或該第二側壁延伸；將聚合物材料佈置在該第一側壁和該第二側壁之間；將該聚合物材料引入該凹槽；以及移除佈置在該凹槽外並佈置在該第一側壁和該第二側壁之間的一部分聚合物材料。
在一些實施例中，在切割該晶圓的過程中形成從該第一側壁或該第二側壁延伸的該凹槽。在一些實施例中，引入該聚合物材料包括該聚合物材料在一段時間內自動流入該凹槽中。在一些實施例中，移除一部分聚合物材料包括以與佈置有該凹槽的該第一側壁或佈置有該凹槽的該第二側壁大體相同的水平形成該聚合物材料的表面。在一些實施例中，切割該晶圓包括形成該第一側壁和該第二側 壁。
100‧‧‧半導體結構
100’‧‧‧半導體結構
100”‧‧‧半導體結構
101‧‧‧晶粒
101a‧‧‧第一表面
101a-1‧‧‧頂表面
101a-2‧‧‧側壁
101a-3‧‧‧底表面
102‧‧‧凹槽
102a‧‧‧洞孔
102b‧‧‧側壁
103‧‧‧聚合物構件
103a‧‧‧第一外表面
103b‧‧‧第二外表面
103c‧‧‧聚合物材料
400‧‧‧晶圓
400a‧‧‧切割道
400-1‧‧‧第一晶粒
400-2‧‧‧第二晶粒
401-1‧‧‧第一側壁
401-2‧‧‧第二側壁
L‧‧‧長度
當閱讀隨附的附圖時，從以下詳細的描述可以最清楚地理解本發明的各個方面。需要強調的是，根據本行業的標準做法，不是按比例繪製各個特徵。事實上，各個特徵的尺寸可以任意增大或減小以便進行清楚的討論。
圖1是根據一些實施例的具有從第一表面延伸的凹槽的半導體結構的示意圖；圖1A是根據一些實施例的具有不規則形狀晶粒的半導體結構的示意圖；圖1B是根據一些實施例的包括在晶圓上佈置的複數個晶粒的半導體結構的示意圖；圖1C是根據一些實施例的圖1B的半導體結構的俯視圖；圖2是根據一些實施例的製造半導體結構方法的流程圖；圖2A是根據一些實施例的具有從第一表面延伸的凹槽的晶粒的示意圖；圖2B是根據一些實施例的佈置在第一表面並鄰接於凹槽的聚合物材料的示意圖；圖2C是根據一些實施例的在凹槽中佈置的聚合物材料的示意圖；圖2D是根據一些實施例的密封凹槽的聚合物材料或聚合物構件的示意圖；圖3是根據一些實施例的製造半導體結構的方法流程圖；圖3A是根據一些實施例的晶圓的示意圖；圖3B是根據一些實施例的包括第一晶粒和第二晶粒的示意圖，第一晶粒包括從第一側壁延伸的凹槽，第二晶粒包括從與晶圓分離的 第二側壁延伸的另一凹槽；圖3C是根據一些實施例的在第一晶粒的第一側壁以及第二晶粒的第二側壁之間佈置的聚合物材料的示意圖；圖3D是根據一些實施例的佈置在凹槽中的聚合物材料的示意圖；圖3E是根據一些實施例的密封凹槽的聚合物材料的示意圖。
如下公開提供了很多不同的實施例或示例，用於實施所提供的主題的不同特徵。如下描述了元件和佈置的具體示例，以簡化本發明。當然，它們僅僅是示例，並不是旨在限制本發明。例如，以下描述中在第二特徵之上或在第二特徵上形成第一特徵可以包括形成直接接觸的第一特徵和第二特徵的實施例，還可以包括在第一特徵和第二特徵之間可以形成附加特徵從而使得第一特徵和第二特徵可以不直接接觸的實施例。此外，本公開可以在各個示例中重複使用符號和/或字母。這種重複使用用於簡化和清楚的目的，其本身並不表明所述的各個實施例和/或配置之間的關係。
而且，空間關係術語，例如“之下”、“下方”、“下麵”、“之上”、“上方”等，在此用於簡化描述附圖所示的一個單元或特徵對另一個單元或特徵的關係。除了附圖中描寫的方向，空間關係術語旨在包含使用或操作的裝置的不同方向。設備可以以其他方式定向(旋轉90度或者在其他方向)，並可以據此同樣地解釋本文所使用的空間關係描述語。
通過複數個操作製造半導體結構。在製造期間，切開晶圓以分離出複數個晶片或晶粒。根據複數個預定的切割道切開晶圓，從而從晶圓分開複數個晶粒。在分離後，通過複數個切割步驟切開晶圓。切割操作將穿透晶圓的至少一層。由機械或鐳射刀片切割晶圓。
然而，由於小尺寸的晶圓具有複雜的結構，在切割操作過程中在分離的晶粒或晶圓中很容易生長裂縫。裂縫將會在晶粒內引起高應力，甚至向晶粒的中心部分傳播從而進一步削弱晶粒。而且，在晶圓的切割過程中，會產生一些小的晶片或碎片。在切割操作過程中從晶圓剝落那些小的晶片會臨時附著在機械鋸上或佈置在分離的晶粒側壁上。從而，裂縫和小晶片會影響晶圓或晶粒的可靠性，並且最終導致包括這種晶粒的半導體結構故障。
在本發明中，公開一種結構改進的半導體結構。半導體結構包括從晶圓分離的晶粒以及填充晶粒中裂縫的聚合物材料。聚合物材料被分配在晶粒的側壁，然後在毛細作用下流入裂縫，從而使得裂縫被聚合物材料填充。裂縫被聚合物材料密封，從而修復晶粒或晶圓。這樣，改進了具有這種晶粒或晶圓的半導體結構的可靠性。
圖1是根據本發明各種實施例的半導體結構100的圖。半導體結構100包括晶粒101。在一些實施例中，晶粒101是一片包括諸如矽的半導體材料，並且採用通過光刻操作產生的晶粒101中的預定功能電路製成。
在一些實施例中，晶粒101從晶圓分離。複數個晶粒101從晶圓切開。在一些實施例中，晶粒101在後續操作中通過粘合劑附接至基板。在一些實施例中，晶粒101為四邊形、矩形或正方形。
在一些實施例中，晶粒101包括第一表面101a。在一些實施例中，第一表面101a是晶粒101的頂表面101a-1。在一些實施例中，第一表面101a是晶粒101的側壁101a-2。在一些實施例中，第一表面101a是晶粒101的底表面101a-3。在一些實施例中，晶粒101的頂表面101a-1和底表面101a-3分別是水平表面，而晶粒101的側壁101a-2是垂直表面。在一些實施例中，頂表面101a-1或底表面101a-3與側壁101a-2大體上正交。
在一些實施例中，半導體結構100包括凹槽102。在一些實施例中，凹槽102從第一表面101a延伸並佈置在晶粒101中。在一些實施例中，凹槽102從表面101向晶粒101的中心部分延伸。在一些實施例中，凹槽102從晶粒101的頂表面101a-1垂直伸出。在一些實施例中，凹槽102從晶粒101的側壁101a-2橫向延伸。
在一些實施例中，凹槽102是在晶粒101中生長的裂縫。在一些實施例中，裂縫從第一表面101a向晶粒的中心部分延伸。在一些實施例中，裂縫是不規則的形狀。在一些實施例中，裂縫的尺寸小於1um。
在一些實施例中，裂縫在放大比例小於約200倍的光學顯微鏡(optical microscope,OM)下是不可見的。在一些實施例中，裂縫在放大比例小於約50倍的光學顯微鏡下是不可見的。在一些實施例中，裂縫是裸眼不可見的。在一些實施例中，裂縫在可見光以及紫外線(ultra violet,UV)下是不可見的。
在一些實施例中，凹槽102包括洞孔102a和側壁102b。在一些實施例中，凹槽102從在晶粒101的第一表面101a上佈置的洞孔102a延伸。在一些實施例中，洞孔102a與第一表面101a大體處於相同水平。在一些實施例中，洞孔102a是圓形、四邊形或多邊形。
在一些實施例中，凹槽102的洞孔102a的長度L小於約1um。在一些實施例中，洞孔102a的長度L為約0.1um至約0.8um。在一些實施例中，凹槽102的洞孔102a在放大比例小於約200倍的光學顯微鏡(optical microscope,OM)下是不可見的。在一些實施例中，洞孔102a在放大比例小於約50倍的光學顯微鏡下是不可見的。在一些實施例中，洞孔102a是裸眼不可見的。在一些實施例中，洞孔102a在可見光以及紫外線(ultra violet,UV)下是不可見的。
在一些實施例中，凹槽102的側壁102b位於晶粒101內。在一些 實施例中，側壁102b與晶粒101的內部交界。在一些實施例中，側壁102b從第一表面101a向晶粒101的中心部分錐形化。在一些實施例中，側壁102b是粗糙的表面，其包括向凹槽102內部突出的一些突起以及向晶粒101凹進的一些缺口。
在一些實施例中，半導體結構100包括聚合物構件103。在一些實施例中，聚合物構件103佈置在凹槽102內。在一些實施例中，聚合物構件103被配置用於填充並密封凹槽102。聚合物構件103作為裂縫密封劑並密封凹槽102。在一些實施例中，聚合物構件103被晶粒101包圍。在一些實施例中，聚合物構件103與凹槽102具有大體相同的尺寸和形狀。
在一些實施例中，聚合物構件103包括聚合物材料，例如，環氧樹脂、染料、螢光染料、著色染料、苯並惡唑衍生物或磺化二氨基二苯乙烯衍生物。在一些實施例中，包括諸如著色染料的聚合物構件103在可見光下是可見的。在一些實施例中，包括諸如螢光染料的聚合物構件103在可見光下是不可見的。在一些實施例中，聚合物構件103包括螢光染料並在紫外線(ultra violet,UV)或波長為約10nm至約400nm的電磁輻射下是可見的。
在一些實施例中，聚合物構件103包括第一外表面103a和第二外表面103b。在一些實施例中，聚合物構件103的第一外表面103a與凹槽102的側壁102b交界。在一些實施例中，第一外表面103a與凹槽102的側壁102b相共形。
在一些實施例中，聚合物構件103的第二外表面103b從晶粒101的第一表面101a露出。在一些實施例中，第二外表面103b是第一表面101a的一部分。在一些實施例中，第二外表面103b與晶粒101的第一表面101a共面。在一些實施例中，第二外表面103b與晶粒101的第一表面101a處於大體相同的水平。在一些實施例中，聚合物構件103的 第二外表面103b的長度L小於約1um。
圖1A是根據本發明各種實施例的半導體結構100’的圖。半導體結構100’包括晶粒101。在一些實施例中，晶粒101從晶圓分離。在一些實施例中，晶粒101是不規則形狀。在一些實施例中，晶粒101包括第一表面101a。在一些實施例中，第一表面101a是晶粒101的頂表面101a-1。在一些實施例中，第一表面101a是側壁101a-2。在一些實施例中，第一表面101a是不光滑的表面。在一些實施例中，第一表面101a包括複數個突起和複數個凹陷。
在一些實施例中，半導體結構100’包括凹槽102。在一些實施例中，凹槽102從第一表面101延伸並佈置在晶粒101中。在一些實施例中，凹槽102是晶粒切割操作時在晶粒101中生長的裂縫。在一些實施例中，裂縫的尺寸小於1um。在一些實施例中，裂縫在放大比例小於約200倍的光學顯微鏡(optical microscope,OM)下是不可見的。
在一些實施例中，半導體結構100’包括聚合物構件103。在一些實施例中，聚合物構件103佈置在凹槽102內。在一些實施例中，聚合物構件103被配置用於填充並密封凹槽102。聚合物構件103作為裂縫密封劑並密封凹槽102。在一些實施例中，聚合物構件103與凹槽102具有大體相同的尺寸和形狀，從而使得凹槽102被聚合物構件103密封和填充。
在一些實施例中，聚合物構件103包括第一外表面103a和第二外表面103b。在一些實施例中，第一外表面103a與凹槽102的側壁102b交界。在一些實施例中，聚合物構件103的第二外表面103b從晶粒101的第一表面101a露出。在一些實施例中，第二外表面103b是第一表面101a的一部分。
圖1B是根據本發明各種實施例的半導體結構100”的圖。半導體結構100”是包括佈置在晶圓上的複數個晶粒101的晶圓。在一些實施 例中，晶圓是圓形的。圖1C是圖1B的半導體結構100”的俯視圖。在一些實施例中，晶粒101通過沿複數個切割道400a的切割操作從晶圓分離。
回顧圖1B，晶圓在相鄰晶粒101的側壁101a之間的位置被割開，從而使得晶粒101從晶圓分離。在一些實施例中，凹槽102佈置在晶粒101中並從側壁101a向晶粒101的內部橫向延伸。
在一些實施例中，聚合物構件103佈置在凹槽102內。在一些實施例中，聚合物構件103被配置用於填充並密封凹槽102。聚合物構件103作為裂縫密封劑並密封凹槽102。在一些實施例中，聚合物構件103與凹槽102具有大體相同的尺寸和形狀，從而使得凹槽102被聚合物構件103密封和填充。
在本發明中，還公開一種製造半導體結構的方法。在一些實施例中，通過方法200形成半導體結構。方法200包括複數個操作，而描述和說明並不視為對操作順序的限制。
圖2是根據本發明各種實施例的製造半導體結構的方法200的流程圖。方法200包括複數個操作(201、202、203和204)。
在操作201中，如圖2A所示提供晶粒101。在一些實施例中，晶粒101包括矽。在一些實施例中，通過分離操作將晶粒101從晶圓割開。在一些實施例中，晶粒101包括第一表面101a。在一些實施例中，第一表面101a是頂表面101a-1、側壁101a-2或底表面101a-3。在一些實施例中，頂表面101a-1和底表面101a-3與側壁101a-2正交。
在一些實施例中，晶粒101的第一表面101a具有凹槽102，其從在晶粒101的第一表面101a上佈置的洞孔延伸。在一些實施例中，凹槽102包括在晶粒101中佈置的側壁102b。在一些實施例中，凹槽102從第一表面101a向晶粒101的內部延伸。在一些實施例中，凹槽102從晶粒101的頂表面101a-1垂直延伸。在一些實施例中，凹槽102從晶粒 101的側壁101a-2橫向延伸。
在一些實施例中，通過分離操作形成凹槽102。在一些實施例中，分離操作包括通過機械或鐳射刀片從晶圓割開晶粒101。在一些實施例中，刀片鄰近第一表面101a運動的過程中形成凹槽102。在一些實施例中，當刀片沿晶粒101的側壁101a-2通過時形成凹槽102。
在一些實施例中，通過在分離操作中產生的一些晶粒101的碎片形成凹槽102。碎片撞擊第一表面101a而形成從第一表面101a延伸的凹槽102。在一些實施例中，當刀片沿晶粒101的側壁101a-2通過時產生碎片，然後那些碎片撞擊第一表面101a形成凹槽102。
在一些實施例中，凹槽102是晶粒101中生長的裂縫。在一些實施例中，裂縫是通過分離操作形成的。在一些實施例中，裂縫是從晶圓切割晶粒101過程中生長的。在一些實施例中，裂縫是在刀片鄰近第一表面101a運動過程中形成的。在一些實施例中，裂縫是由分離操作之前的其他操作形成的。
在一些實施例中，裂縫從第一表面101a向晶粒101的中心部分延伸。在一些實施例中，凹槽102在放大比例小於約200倍的光學顯微鏡(optical microscope,OM)下是不可見的。在一些實施例中，凹槽102在放大比例小於約50倍的光學顯微鏡下是不可見的。在一些實施例中，凹槽102是裸眼不可見的。在一些實施例中，凹槽102在可見光以及紫外線(ultra violet,UV)下是不可見的。
在一些實施例中，凹槽102的洞孔102a的長度L小於約1um。在一些實施例中，洞孔102a在放大比例小於約200倍的光學顯微鏡(optical microscope,OM)下是不可見的。在一些實施例中，洞孔102a在放大比例小於約50倍的光學顯微鏡下是不可見的。在一些實施例中，洞孔102a是裸眼不可見的。在一些實施例中，洞孔102a在可見光以及紫外線(ultra violet,UV)下是不可見的。
在操作202中，如圖2B所示，聚合物材料103c佈置在晶粒101的第一表面101a上。在一些實施例中，將聚合物材料103c佈置於鄰近凹槽102的洞孔102a。在一些實施例中，聚合物材料103c佈置在晶粒101的第一表面101a上。在一些實施例中，聚合物材料103c佈置在晶粒101的頂表面101a-1、側壁101a-2或底表面101a-3上。在一些實施例中，通過噴塗或浸漬操作而佈置聚合物材料103c。
在一些實施例中，聚合物材料103c是環氧樹脂、染料、螢光染料、著色染料、苯並惡唑衍生物或磺化二氨基二苯乙烯衍生物。在一些實施例中，包括諸如著色染料的聚合物材料103c在可見光下是可見的。在一些實施例中，包括諸如螢光染料的聚合物材料103c在可見光下是不可見的。在一些實施例中，包括諸如螢光染料的聚合物材料103c在紫外線(ultra violet,UV)或波長為約10nm至約400nm的電磁輻射下是可見的。
在操作203中，如圖2C所示，聚合物材料103c流入凹槽102。在一些實施例中，聚合物材料通過毛細作用從洞孔102a向晶粒101的內部流入凹槽102。由於凹槽102是窄的縫隙並且具有小於約1um的洞孔102a，處於未固化液態的聚合物材料103c能夠在一段時間內自動流入凹槽102。在一些實施例中，聚合物材料103c需要約5分鐘至約15分鐘流入凹槽102並完全填充凹槽102。聚合物材料103c在一段時間後填充並密封凹槽102。
在操作204中，如圖2D所示，在凹槽102中形成聚合物構件103。在一些實施例中，在聚合物材料103c流入並填充凹槽102後形成聚合物構件103。在一些實施例中，聚合物構件103包括聚合物材料103c。在一些實施例中，通過固化佈置在凹槽102內的聚合物材料103c而形成聚合物構件103。
在一些實施例中，通過電漿處理移除佈置在第一表面101a上的或 佈置在凹槽102外的一部分聚合物材料103c而形成聚合物構件103。在一些實施例中，移除佈置在第一表面101a上的或從凹槽102滲出的多餘聚合物材料103c。在一些實施例中，移除佈置在頂表面101a-1以及側壁101a-2上的一部分聚合物材料103c，從而使得洞孔102a處的聚合物材料103c與晶粒101的第一表面101a具有大體相同的水平。
在一些實施例中，在移除一部分聚合物材料103c後形成聚合物構件103的第二外表面103b。在一些實施例中，聚合物構件103包括第一外表面103a和第二外表面103b。在一些實施例中，第一外表面103a與凹槽102的側壁102b交界，並且第二外表面103b與晶粒101的第一表面101a共面。
在一些實施例中，第二外表面103b與晶粒101的第一表面101a具有大體相同的水平。聚合物構件103平整第一表面101a並密封凹槽102，這樣，包括諸如操作過程中生長的裂縫或縫隙的凹槽102的晶粒101被聚合物材料103c或聚合物構件103修復。
在一些實施例中，在形成聚合物構件103後，對晶粒101進行光學顯微鏡(optical microscope,OM)的檢查。在一些實施例中，晶粒101的檢查由放大比例小於約200倍的OM執行。在一些實施例中，在紫外線(ultra violet,UV)或波長為約10nm至約400nm的電磁輻射下檢查晶粒101。在一些實施例中，晶粒101由OM檢查，並且在將聚合物構件103佈置在凹槽102中後，很容易識別和看見從晶粒101的第一表面101a延伸的凹槽102。由於聚合物構件103包括螢光染料或著色染料，在檢查晶粒101的過程中很容易看見並識別填充有聚合物構件103的凹槽102。
在一些實施例中，聚合物構件103在可見光下是不可見的。在一些實施例中，聚合物構件103在UV光或波長為約10nm至約400nm的電磁輻射下是可見的。於是，通過OM在可見光下檢查，聚合物構件103 是不可見的，而通過OM在UV光下檢查，聚合物構件103是可見的。
在本發明中，還公開一種製造半導體結構的方法。在一些實施例中，通過方法300形成半導體結構。方法300包括複數個操作，而描述和說明並不視為對操作順序的限制。
圖3是根據本發明各種實施例的製造半導體結構的方法300的流程圖。方法300包括複數個操作(301、302、303、304和305)。
在操作301中，如圖3A所示，提供晶圓400。在一些實施例中，晶圓400是包括諸如矽的用於製造積體電路的半導體材料的基板。在一些實施例中，對晶圓400進行諸如蝕刻、材料沉積、光刻等各種操作，以在晶圓400上構建元件和電路。在一些實施例中，晶圓400包括預定切割道400a用於隨後的分離操作。
在操作302中，如圖3B所示，切割晶圓400以分離第一晶粒400-1和第二晶粒400-2。在一些實施例中，通過機械或鐳射刀片沿預定切割道400a切割晶圓400，以分開第一晶粒400-1和第二晶粒400-2。在一些實施例中，第一晶粒400-1和第二晶粒400-2分別具有與圖2A中的晶粒101相似的結構。在一些實施例中，第一晶粒400-1承載與第二晶粒400-2相同的元件和電路。在一些實施例中，第一晶粒400-1具有與第二晶粒400-2大體相同的尺寸和形狀。
在一些實施例中，晶圓400的切割包括形成第一晶粒400-1的第一側壁401-1和第二晶粒400-2的第二側壁401-2。在一些實施例中，沿預定切割道400a切割晶圓400以形成第一側壁401-1和第二側壁401-2。在一些實施例中，第一側壁401-1與第二側壁401-2相對。在一些實施例中，第一側壁401-1是第一晶粒400-1的垂直側壁，而第二側壁401-2是第二晶粒400-2的垂直側壁。
在一些實施例中，第一側壁401-1或第二側壁401-2包括凹槽102。在一些實施例中，凹槽102從第一側壁401-1或第二側壁401-2延 伸。
在一些實施例中，凹槽102在切割晶圓400時形成。在一些實施例中，凹槽102在分離操作中形成。在一些實施例中，凹槽102通過分離操作中產生的晶圓400、第一晶粒400-1或第二晶粒400-2的一些碎片而形成。碎片碰撞在第一側壁401-1或第二側壁401-2上形成凹槽102。
在一些實施例中，凹槽102包括洞孔102a和側壁102b。通過分離操作或碎片在第一側壁401-1或第二側壁401-2上的碰撞形成凹槽102的洞孔102a和側壁102b。在一些實施例中，凹槽102從第一側壁401-1或第二側壁401-2沿凹槽102的側壁102b延伸。在一些實施例中，平行於第一側壁401-1或第二側壁401-2佈置洞孔102a。在一些實施例中，洞孔102a的長度L小於約1um。
在操作303中，如圖3C所示，聚合物材料103c佈置在第一晶粒400-1的第一側壁401-1和第二晶粒400-2的第二側壁401-2之間。在一些實施例中，聚合物材料103c分配在第一側壁401-1或第二側壁401-2上。在一些實施例中，聚合物材料103c佈置在凹槽102的洞孔102中或鄰近凹槽102的洞孔102a。
在一些實施例中，聚合物材料103c是環氧樹脂、染料、螢光染料、著色染料、苯並惡唑衍生物或磺化二氨基二苯乙烯衍生物。在一些實施例中，包括諸如著色染料的聚合物材料103c在可見光下是可見的。在一些實施例中，包括諸如螢光染料的聚合物材料103c在可見光下是不可見的。在一些實施例中，包括諸如螢光染料的聚合物材料103c在紫外線(ultra violet,UV)或波長為約10nm至約400nm的電磁輻射下是可見的。
在操作304中，如圖3D所示，聚合物材料103c被引入凹槽102中。在一些實施例中，聚合物材料103c流入凹槽102中填充並密封凹 槽102。在一些實施例中，聚合物材料103c通過毛細作用流入凹槽102。因為凹槽102是很窄的縫隙並且其洞孔102a小於1um，未固化液態的聚合物材料103c能夠在一段時間內自動流入凹槽102。在一些實施例中，聚合物材料103c需要約5分鐘至約15分鐘流入凹槽102並完全填充凹槽102。聚合物材料103c在一段時間後填充並密封凹槽102。
在操作305中，如圖3E所示，移除佈置在凹槽102外並在第一側壁401-1和第二側壁401-2之間的一部分聚合物材料103c。在一些實施例中，一部分聚合物材料103c是從凹槽102的洞孔102a滲出的過量聚合物材料103c。在一些實施例中，通過電漿處理移除一部分聚合物材料103c。聚合物材料103c密封凹槽102並平整第一側壁401-1或第二側壁401-2，這樣，諸如操作過程中生長的裂縫或縫隙的凹槽102被聚合物材料103c修復。
在一些實施例中，移除一部分聚合物材料103c後，以與佈置有凹槽102的第一側壁401-1或佈置有凹槽102的第二側壁401-2大體相同水平形成聚合物材料103c的表面103b。在一些實施例中，表面103b與第一側壁401-1或第二側壁401-2共面。在一些實施例中，表面103b在聚合物材料103c固化後形成。
在一些實施例中，在移除一部分聚合物材料103c並固化聚合物材料103c後，對晶粒101進行光學顯微鏡(optical microscope,OM)的檢查。在一些實施例中，對晶粒101的檢查由放大比例小於約200倍的OM執行。在一些實施例中，晶粒101由OM檢查，並且在將聚合物構件103佈置在凹槽102中後，很容易識別和看見從晶粒101的第一表面101a延伸的凹槽102。在一些實施例中，在紫外線(ultra violet,UV)或波長為約10nm至約400nm的電磁輻射下檢查晶粒101。由於聚合物構件103包括螢光染料或著色染料，在檢查晶粒101的過程中很容易看見並識別填充有聚合物材料103c的凹槽102。
在一些實施例中，聚合物材料103c在可見光下是不可見的。在一些實施例中，聚合物材料103c在UV光或波長為約10nm至約400nm的電磁輻射下是可見的。於是，通過OM在可見光下檢查，聚合物材料103c是不可見的，而通過OM在UV光下檢查，聚合物材料103c是可見的。
前面所述概括了幾個實施例的特徵，使得本領域技術人員可更好地理解本發明的各個方面。本領域技術人員應該明白他們可以將本發明當作基礎，用來設計或修改用於執行相同目的和/或獲得在此介紹的實施例的相同好處的其他過程和結構。本領域技術人員也可意識到這樣等同的構造並不脫離本發明的精神和保護範圍，並且在不脫離本發明的精神和保護範圍的情況下，他們可以在此做各種改變、替換和修改。
100‧‧‧半導體結構
101‧‧‧晶粒
101a‧‧‧第一表面
101a-1‧‧‧頂表面
101a-2‧‧‧側壁
101a-3‧‧‧底表面
102‧‧‧凹槽
102a‧‧‧洞孔
102b‧‧‧側壁
103‧‧‧聚合物構件
103a‧‧‧第一外表面
103b‧‧‧第二外表面
L‧‧‧長度

Claims (10)

  1. 一種半導體結構，其包括：晶粒，其包括第一表面；凹槽，其從佈置在該第一表面上的洞孔延伸並包括佈置在該晶粒內的側壁；以及聚合物構件，其被配置用於填充並密封該凹槽，並包括第一外表面和第二外表面；其中該第一外表面與該凹槽的該側壁交界，以及該凹槽的尺寸小於1um，以及該聚合物構件在紫外線(UV)或波長為約10nm至約400nm的電磁輻射下是可見的。
  2. 如請求項1所述的半導體結構，其中，該聚合物構件包括環氧樹脂、染料、螢光染料、著色染料、苯並惡唑衍生物或磺化二氨基二苯乙烯衍生物。
  3. 如請求項1所述的半導體結構，其中，該凹槽從該晶粒的該第一表面橫向延伸。
  4. 一種製造半導體結構的方法，其包括：提供包括第一表面的晶粒，該第一表面具有從置於該第一表面上的洞孔延伸的凹槽，其中該凹槽的尺寸小於1um；在該第一表面上佈置聚合物材料；將該聚合物材料流入該凹槽；以及形成聚合物構件，該聚合物構件包括第一外表面和第二外表面；其中，該第一外表面與佈置在該晶粒內的該凹槽的側壁交界，以及該聚合物構件在紫外線(UV)或波長為約10nm至約400nm的電磁輻射下是可見的。
  5. 如請求項4所述的方法，其中，該凹槽在分離操作過程中形成。
  6. 如請求項4所述的方法，其中，流入該聚合物材料包括毛細作用，或該聚合物材料流入需要約5分鐘至約15分鐘。
  7. 如請求項4所述的方法，其中，該洞孔或該凹槽在放大比例小於約200倍的光學顯微鏡(OM)下是不可見的，或該形成聚合物構件包括密封該凹槽以修復該半導體結構。
  8. 如請求項4所述的方法，還包括在紫外線(UV)或波長為約10nm至約400nm的電磁輻射下對該晶粒進行檢查。
  9. 一種製造半導體結構的方法，其包括：提供晶圓；切割該晶圓以從該晶圓分離第一晶粒和第二晶粒，該第一晶粒包括第一側壁，該第二晶粒包括與該第一側壁相對的第二側壁，其中該第一側壁或該第二側壁包括凹槽，其從該第一側壁或該第二側壁延伸，其中該凹槽的尺寸小於1um；將聚合物材料佈置在該第一側壁和該第二側壁之間；將該聚合物材料引入該凹槽；以及移除佈置在凹槽外並佈置在該第一側壁和該第二側壁之間一部分聚合物材料，以在該凹槽內形成聚合物構件，其中該聚合物構件在紫外線(UV)或波長為約10nm至約400nm的電磁輻射下是可見的。
  10. 如請求項9所述的方法，其中，引入該聚合物材料包括該聚合物材料在一段時間內自動流入該凹槽中。
TW103145995A 2014-03-05 2014-12-29 半導體結構及其製造方法 TWI549173B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/197,858 US9653341B2 (en) 2014-03-05 2014-03-05 Semiconductor structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201535499A TW201535499A (zh) 2015-09-16
TWI549173B true TWI549173B (zh) 2016-09-11

Family

ID=54018054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145995A TWI549173B (zh) 2014-03-05 2014-12-29 半導體結構及其製造方法

Country Status (2)

Country Link
US (1) US9653341B2 (zh)
TW (1) TWI549173B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020239B2 (en) * 2016-01-12 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9978644B1 (en) * 2016-09-07 2018-05-22 Amkor Technology, Inc. Semiconductor device and manufacturing method
US11205709B2 (en) * 2018-06-25 2021-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Defect filling in patterned layer
US10504873B1 (en) * 2018-06-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. 3DIC structure with protective structure and method of fabricating the same and package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400618A (en) * 1981-08-06 1983-08-23 International Business Machines Corporation Method of detecting and analyzing damage in printed circuit boards
US6087191A (en) * 1998-01-22 2000-07-11 International Business Machines Corporation Method for repairing surface defects
US20130037935A1 (en) * 2011-08-09 2013-02-14 Yan Xun Xue Wafer level package structure and the fabrication method thereof
US20140042594A1 (en) * 2012-08-09 2014-02-13 International Business Machines Corporation Inhibiting propagation of imperfections in semiconductor devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8617672B2 (en) * 2005-07-13 2013-12-31 Applied Materials, Inc. Localized surface annealing of components for substrate processing chambers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400618A (en) * 1981-08-06 1983-08-23 International Business Machines Corporation Method of detecting and analyzing damage in printed circuit boards
US6087191A (en) * 1998-01-22 2000-07-11 International Business Machines Corporation Method for repairing surface defects
US20130037935A1 (en) * 2011-08-09 2013-02-14 Yan Xun Xue Wafer level package structure and the fabrication method thereof
US20140042594A1 (en) * 2012-08-09 2014-02-13 International Business Machines Corporation Inhibiting propagation of imperfections in semiconductor devices

Also Published As

Publication number Publication date
TW201535499A (zh) 2015-09-16
US9653341B2 (en) 2017-05-16
US20150255273A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
TWI549173B (zh) 半導體結構及其製造方法
US9735056B2 (en) Semiconductor piece manufacturing method and substrate dicing method for suppressing breakage
US9589812B2 (en) Fabrication method of semiconductor piece
ES2871419T3 (es) Corte de obleas por la cara trasera y delantera de la oblea
US9130057B1 (en) Hybrid dicing process using a blade and laser
TWI670869B (zh) 微型發光二極體晶片及其製作方法與應用
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
KR102294251B1 (ko) 웨이퍼의 가공 방법
JP6223801B2 (ja) 光デバイスウェーハの加工方法
TWI657540B (zh) 具有晶圓級底部塡料之晶圓的隱形切割
KR102096675B1 (ko) 웨이퍼 가공 방법
KR102210294B1 (ko) 칩 정렬 방법
TWI625778B (zh) Wafer processing method
US9368406B2 (en) Method for manufacturing semiconductor chip
US9018080B2 (en) Wafer processing method
JP5819605B2 (ja) 基板の分割方法
JP2006196573A (ja) 半導体チップの製造方法及び半導体ウェハ
JP2008103433A (ja) 半導体装置およびその製造方法
TWI685556B (zh) 被加工物的切割加工方法
CN104517906B (zh) 半导体器件和用于制造半导体器件的方法
JP2014082468A (ja) 基板部材及びチップの製造方法
CN105448857A (zh) 一种芯片密封环结构及其制作方法
KR20170129542A (ko) 칩 실장용 기판 제조방법과 칩 실장용 기판
KR20160007372A (ko) 노광 마스크의 제조 방법
US20160211219A1 (en) Semiconductor device with at least one truncated corner and/or side cut-out