TWI553793B - 陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法 - Google Patents

陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法 Download PDF

Info

Publication number
TWI553793B
TWI553793B TW103125263A TW103125263A TWI553793B TW I553793 B TWI553793 B TW I553793B TW 103125263 A TW103125263 A TW 103125263A TW 103125263 A TW103125263 A TW 103125263A TW I553793 B TWI553793 B TW I553793B
Authority
TW
Taiwan
Prior art keywords
opening
substrate
ceramic substrate
aperture
package
Prior art date
Application number
TW103125263A
Other languages
English (en)
Other versions
TW201605000A (zh
Inventor
何鍵宏
郭振勝
吳儲君
Original Assignee
光頡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 光頡科技股份有限公司 filed Critical 光頡科技股份有限公司
Priority to TW103125263A priority Critical patent/TWI553793B/zh
Priority to CN201510442011.XA priority patent/CN105304576A/zh
Priority to US14/808,656 priority patent/US9437549B2/en
Publication of TW201605000A publication Critical patent/TW201605000A/zh
Application granted granted Critical
Publication of TWI553793B publication Critical patent/TWI553793B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24C—ABRASIVE OR RELATED BLASTING WITH PARTICULATE MATERIAL
    • B24C1/00—Methods for use of abrasive blasting for producing particular effects; Use of auxiliary equipment in connection with such methods
    • B24C1/04—Methods for use of abrasive blasting for producing particular effects; Use of auxiliary equipment in connection with such methods for treating only selected parts of a surface, e.g. for carving stone or glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28B—SHAPING CLAY OR OTHER CERAMIC COMPOSITIONS; SHAPING SLAG; SHAPING MIXTURES CONTAINING CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28B11/00—Apparatus or processes for treating or working the shaped or preshaped articles
    • B28B11/08—Apparatus or processes for treating or working the shaped or preshaped articles for reshaping the surface, e.g. smoothing, roughening, corrugating, making screw-threads
    • B28B11/0863—Apparatus or processes for treating or working the shaped or preshaped articles for reshaping the surface, e.g. smoothing, roughening, corrugating, making screw-threads for profiling, e.g. making grooves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/52—Ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Structural Engineering (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Description

陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法
本發明是有關一種陶瓷基板，特別是有關一種用以與一底基板組成一封裝基板之陶瓷基板。
陶瓷封裝基板相較於一般塑料成型支架(Plastic leaded chip carrier, PLCC)更具有耐溫抗黃化性佳、散熱性佳、以及可靠度佳等優點，一般而言常使用在高功率半導體晶片封裝件所需之封裝基板。
常見的陶瓷封裝基板是採用低溫共燒多層陶瓷(Low-Temperature Co-fired Ceramic, LTCC)燒結而一體成形，因此針對不同封裝晶片承載區尺寸或不同基板側壁設計，只要產品設計略有修改，則需要重新修改模具設計，或著需要重新製作一套生產模具，所費不貲。另一方面，陶瓷封裝基板之晶片承載區上之開孔在燒結成形過程中，難以避免受材料收縮影響其孔徑尺寸或形狀。
綜上所述，如何提供一種容易生產加工且控制其孔徑精確度的半導體晶片封裝件之陶瓷基板便是目前極需努力的目標。
本發明提供一種陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法，其是將一陶瓷基板透過預開孔之溝槽、圖案化保護層以及噴砂製程控制其開孔孔徑及尺寸，用以與一底基板組成一封裝基板，以用於封裝一半導體晶片。
本發明一實施例之封裝基板是用以封裝一半導體晶片。封裝基板包含一底基板以及一陶瓷基板。底基板之一表面具有一導電接點。陶瓷基板具有一第一表面、一第二表面以及至少一開孔。陶瓷基板是以第一表面朝向底基板設置於底基板之表面，其中，開孔貫穿陶瓷基板之第一表面以及第二表面，以於底基板之表面定義一晶片承載區，使導電接點容置於開孔。開孔具有一垂直部以及一漸變部。其中，垂直部設置於第一表面側，且垂直部之內徑等於開孔於第一表面之第一孔徑；漸變部設置於第二表面側，且漸變部之內徑由第一孔徑逐漸增大為開孔於第二表面之第二孔徑。
本發明另一實施例之陶瓷基板用以與一底基板組成一用以封裝一半導體晶片之封裝基板，其中底基板之一表面具有一導電接點。陶瓷基板包含一第一表面、一第二表面以及至少一開孔。陶瓷基板以第一表面朝向底基板設置於底基板之表面，其中，開孔貫穿陶瓷基板之第一表面以及第二表面，以於底基板之表面定義一晶片承載區，使導電接點容置於開孔。開孔具有一垂直部以及一漸變部。其中，垂直部設置於第一表面側，且垂直部之內徑等於開孔於第一表面之第一孔徑；漸變部設置於第二表面側，且漸變部之內徑由第一孔徑逐漸增大為開孔於第二表面之第二孔徑。
本發明又一實施例之半導體晶片封裝件包含一封裝基板、一半導體晶片以及一封裝體。封裝基板包含一底基板以及一陶瓷基板。底基板之一表面具有一導電接點。陶瓷基板具有一第一表面、一第二表面以及至少一開孔。陶瓷基板以第一表面朝向底基板設置於底基板之表面，其中，開孔貫穿陶瓷基板之第一表面以及第二表面，以於底基板之表面定義一晶片承載區，使導電接點容置於開孔。開孔具有一垂直部以及一漸變部。其中，垂直部設置於第一表面側，且垂直部之內徑等於開孔於第一表面之第一孔徑；漸變部設置於第二表面側，且漸變部之內徑由第一孔徑逐漸增大為開孔於第二表面之第二孔徑。半導體晶片設置於晶片承載區，並與導電接點電性連接。封裝體設置於開孔，以包覆半導體晶片以及導電接點。
本發明再一實施例之具有開孔之陶瓷基板之製造方法，包含：提供一陶瓷基板，其具有一第一表面以及相對之一第二表面；形成預開孔之一溝槽於陶瓷基板之第一表面；形成一圖案化保護層於該陶瓷基板之該第二表面；以及噴砂衝擊陶瓷基板之第二表面，以形成一開孔，其中，開孔貫穿陶瓷基板之第一表面以及第二表面。開孔具有一垂直部以及一漸變部。其中，垂直部設置於第一表面側，且垂直部之內徑等於開孔於第一表面之第一孔徑；漸變部設置於第二表面側，且漸變部之內徑由第一孔徑逐漸增大為開孔於第二表面之第二孔徑。
藉由本發明，針對不同陶瓷基板孔徑尺寸或形狀之設計，可較精確地進行加工生產，不需要修改封裝基板之模具設計或重新製作一套生產模具，可以共用同一款底基板，以節省生產成本，同時提高陶瓷基板孔徑尺寸或形狀之精確度。
以下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
請一併參照圖1a、圖1b及圖4，本發明之一實施例之一封裝基板10是用以封裝一半導體晶片20，以組成一半導體晶片封裝件1。封裝基板10由一底基板12以及一陶瓷基板14所組成。底基板12之材質可為一陶瓷、高分子聚合物或金屬。舉例而言，底基板12之種類可為低溫共燒多層陶瓷基板(Low-Temperature Co-fired Ceramic, LTCC)、高溫共燒多層陶瓷基板(High-Temperature Co-fired Ceramic, HTCC)、直接接合銅基板(Direct Bonded Copper, DBC)以及直接鍍銅基板(Direct Plate Copper, DPC)至少其中之一。底基板12於一表面120具有二導電接點122a、122b，用以分別與半導體晶片20之二電極電性相接。舉例而言，陶瓷基板14之種類亦可為低溫共燒多層陶瓷基板以及高溫共燒多層陶瓷基板至少其中之一。特別說明的是，相較於習知技術選用樹脂支架或金屬基板，本發明選用陶瓷基板具有熱膨脹係數相近於半導體材料、熱導率高、絕緣電阻高以及可靠度佳等優異材料特性。
接續上述說明，陶瓷基板14具有一第一表面140、一相反側之第二表面142以及至少一開孔144，且陶瓷基板14以第一表面140朝向底基板12設置於底基板12之表面120。開孔144貫穿陶瓷基板14之第一表面140形成一第一孔徑141，以及貫穿第二表面142形成一第二孔徑143，以於底基板12之表面120定義一晶片承載區，使二導電接點122a、122b容置於開孔144。開孔144具有一垂直部145a以及一漸變部145b。其中，垂直部145a設置於第一表面140側，且垂直部145a之內徑等於開孔144於第一表面140之第一孔徑141；漸變部145b設置於第二表面142側，且漸變部145b之內徑由第一孔徑141逐漸增大為開孔144於第二表面142之第二孔徑143。較佳者，開孔144之漸變部145b其內側表面經過粗糙化處理，例如透過噴砂製程。可以理解的是，漸變部145b之側壁亦可因光學設計需求而為一平面或曲面，該領域中具有通常知識者當可自行修飾變換。
於一實施例中，第一孔徑141或第二孔徑143之截面可為圓形(如圖2所示)、橢圓形、矩形以及多邊形至少其中之一。可視半導體晶片20之晶片尺寸、封裝製程限制或封裝件機構設計等不同之需求目的，而針對第一孔徑141或第二孔徑143之截面形狀進一步修飾其設計。舉例而言，請參照圖3，第一孔徑141之截面可設計為一矩形及其各頂點處分別設置一凹部之幾何形狀，致使半導體晶片20在後續封裝的固晶製程(Die bonding)中更容易擺置於晶片承載區上，提升其生產良率。較佳者，可透過黑漆印刷製作一定位圖案146於第二表面142上，以方便於封裝製程中之對位及定位步驟。
請參照圖4，本發明之一實施例之一半導體晶片封裝件1，其是透過共晶鍵合(Eutectic bonding)或覆晶接合(Flip chip bonding)等習知接合技術，將一半導體晶片20設置於晶片承載區，並與底基板12一表面120上之二導電接點122a、122b分別電性相接。其中，晶片承載區如同前述封裝基板10中定義，於此不再贅述。半導體晶片20可為一發光二極體、聚光型太陽能晶片、電晶體、積體電路晶片、主動元件、保護元件或被動元件。接續地，提供一封裝體30用以包覆半導體晶片20以及導電接點122a、122b，以組成一半導體晶片封裝件1。封裝體30所用之材料包含環氧樹酯(Epoxy)、矽膠(Silicone)、以及複合型(Hybrid)封裝膠材至少其中之一。於一實施例中，半導體晶片20為一發光二極體，則封裝體30可添加一光波長轉換物質，例如一螢光粉(Phosphor)，用以搭配發光二極體之工作波長，於半導體晶片封裝件1運作時，混成並發出一白光。可以理解的是，陶瓷基板14之漸變部145b可提升出光效率，此外，漸變部145b之粗糙化內側表面具有混光以及均勻化光線的效果。
請一併參照圖5以及圖6a至6e，其所示為本發明之一實施例之一種具有開孔之陶瓷基板之製造方法。首先，提供一陶瓷基板14(S41)，其具有一第一表面140以及相對之一第二表面142，如圖6a所示。其次，形成預開孔之一溝槽50於陶瓷基板14之第一表面140(S42)，如圖6b所示。舉例而言，可利用雷射切割形成溝槽50。接著，形成一圖案化保護層40於陶瓷基板14之第二表面142(S43)，如圖6c所示，其中圖案化保護層40可透過顯影蝕刻技術(Photolithography)、塗佈印刷或遮罩壓合等習知技術，其為所屬技術領域中具有通常知識者所能理解及實現者。最後，噴砂衝擊陶瓷基板14之第二表面142，以形成一開孔144(S43)，並與第一表面140之溝槽50相接，如圖6d所示，其中，開孔144貫穿陶瓷基板14之第一表面140以及第二表面142。開孔144具有一垂直部145a以及一漸變部145b。其中，垂直部145a設置於第一表面140側，且垂直部145a之內徑等於開孔144於第一表面140之第一孔徑141；漸變部145b設置於第二表面142側，且漸變部145b之內徑由第一孔徑141逐漸增大為開孔144於第二表面142之第二孔徑143。
於一實施例中，噴砂步驟所用砂珠為碳化矽(SiC)材質，且其粒徑均值大約為80微米(μm)。同時，噴砂步驟包含一第一噴砂處理以及一第二噴砂處理，且第一噴砂處理以及第二噴砂處理之衝擊力道相異，舉例而言：第一噴砂處理使用大約2~5 Kg/cm^2之衝擊力道，而第二噴砂處理使用大約1 Kg/cm^2之衝擊力道以細修孔徑。可以理解的是，開孔144之漸變部145b係由噴砂步驟所實現，將使漸變部145b其表面粗糙化。
於其他實施例中，較佳者，可清潔陶瓷基板14，舉例而言可為一刷磨或水洗步驟，以去除陶瓷基板14表面髒汙或其雷射切割殘渣。較佳者，可製作一定位圖案146於第二表面142上，舉例而言可透過雷射雕刻、染料塗佈或網版印刷等習知技術，其為所屬技術領域中具有通常知識者所能理解及實現者。較佳者，可在移除圖案化保護層40步驟前，先檢驗量測噴砂後之開孔尺寸或形狀，以確認開孔尺寸或形狀是否符合生產管制規格。若發現孔徑過小之不良品，可返回噴砂步驟再次加工生產，相較於習知技術使用模具一次性燒結陶瓷基板之製造方法，本發明具有可重工生產以提升良率以及無庸報廢生產中不良品以降低生產成本之優點。較佳者，可移除圖案化保護層40，舉例而言可以直接撕除、透過蝕刻或鹼性清洗步驟移除之，如圖6e所示。
綜合上述，本發明之陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法，透過預開孔之溝槽、圖案化保護層以及噴砂製程，可針對不同陶瓷基板孔徑尺寸或形狀之設計，較精確地進行加工生產，再將陶瓷基板設置於底基板之上，以形成一封裝基板，用以封裝一半導體晶片，同時選用陶瓷材料具有熱膨脹係數相近於半導體材料、熱導率高、絕緣電阻高以及可靠度佳等優異特性。對照於習知技術使用模具一次性燒結封裝基板之製造方法，本發明具有可重工生產以提升良率以及無庸報廢生產中不良品以降低生產成本之優點，而不需要修改模具設計或重新製作一套生產模具；針對具有不同開孔設計之陶瓷基板，可以共用同一款底基板，以節省生產成本，同時提高陶瓷基板孔徑尺寸或形狀之精確度。
以上所述之實施例僅是為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
1‧‧‧半導體晶片封裝件
10‧‧‧封裝基板
12‧‧‧底基板
120‧‧‧表面
122a, 122b‧‧‧導電接點
14‧‧‧陶瓷基板
140‧‧‧第一表面
141‧‧‧第一孔徑
142‧‧‧第二表面
143‧‧‧第二孔徑
144‧‧‧開孔
145a‧‧‧垂直部
145b‧‧‧漸變部
146‧‧‧定位圖案
20‧‧‧半導體晶片
30‧‧‧封裝體
40‧‧‧保護層
50‧‧‧溝槽
圖1a為一剖面示意圖，顯示本發明一實施例之封裝基板剖面圖。 圖1b為一剖面分解示意圖，顯示本發明一實施例之封裝基板分解圖。 圖2為一俯視示意圖，顯示本發明一實施例之陶瓷基板俯視圖。 圖3為一俯視示意圖，顯示本發明一實施例之陶瓷基板俯視圖。 圖4為一剖面示意圖，顯示本發明一實施例之半導體晶片封裝件剖面圖。 圖5為一流程圖，顯示本發明一實施例之陶瓷基板之製造方法。 圖6a至圖6e為一示意圖，顯示本發明一實施例之陶瓷基板之製造步驟。
14‧‧‧陶瓷基板
140‧‧‧第一表面
141‧‧‧第一孔徑
142‧‧‧第二表面
143‧‧‧第二孔徑
144‧‧‧開孔
145a‧‧‧垂直部
145b‧‧‧漸變部

Claims (21)

  1. 一種封裝基板，用以封裝一半導體晶片，該封裝基板包含： 一底基板，其於一表面具有一導電接點；以及 一陶瓷基板，其具有一第一表面、一第二表面以及至少一開孔，該陶瓷基板以該第一表面朝向該底基板設置於該底基板之該表面，其中，該開孔貫穿該陶瓷基板之該第一表面以及該第二表面，以於該底基板之該表面定義一晶片承載區，使該導電接點容置於該開孔，且該開孔具有一垂直部以及一漸變部；其中該垂直部設置於該第一表面側，且該垂直部之內徑等於該開孔於該第一表面之一第一孔徑；該漸變部設置於該第二表面側，且該漸變部之內徑由該第一孔徑逐漸增大為該開孔於該第二表面之一第二孔徑。
  2. 如請求項1所述之封裝基板，其中該漸變部之一側壁為一平面或曲面。
  3. 如請求項1所述之封裝基板，其中該漸變部之一側壁之表面經粗糙化處理。
  4. 如請求項1所述之封裝基板，其中該開孔於該第一表面或該第二表面之截面為一矩形，且該矩形之至少一頂點處設置一凹部。
  5. 如請求項1所述之封裝基板，其中該底基板之材質包含一陶瓷、高分子聚合物或金屬。
  6. 一種陶瓷基板，其用以與一底基板組成一用以封裝一半導體晶片之封裝基板，該底基板之一表面具有一導電接點，該陶瓷基板包含： 一第一表面、一第二表面以及至少一開孔，該陶瓷基板以該第一表面朝向該底基板設置於該底基板之該表面，其中，該開孔貫穿該陶瓷基板之該第一表面以及該第二表面，以於該底基板之該表面定義一晶片承載區，使該導電接點容置於該開孔，且該開孔具有一垂直部以及一漸變部；其中該垂直部設置於該第一表面側，且該垂直部之內徑等於該開孔於該第一表面之一第一孔徑；該漸變部設置於該第二表面側，且該漸變部之內徑由該第一孔徑逐漸增大為該開孔於該第二表面之一第二孔徑。
  7. 如請求項6所述之陶瓷基板，其中該漸變部之一側壁為一平面或曲面。
  8. 如請求項6所述之陶瓷基板，其中該漸變部之一側壁之表面經粗糙化處理。
  9. 如請求項6所述之陶瓷基板，其中該開孔於該第一表面或該第二表面之截面為一矩形，且該矩形之至少一頂點處設置一凹部。
  10. 如請求項6所述之陶瓷基板，其中該半導體晶片包括發光二極體、聚光型太陽能晶片、電晶體、積體電路晶片、主動元件、保護元件或被動元件。
  11. 一種半導體晶片封裝件，包含： 一封裝基板，其包含： 一底基板，其於一表面具有一導電接點；以及 一陶瓷基板，其具有一第一表面、一第二表面以及至少一開孔，該陶瓷基板以該第一表面朝向該底基板設置於該底基板之該表面，其中，該開孔貫穿該陶瓷基板之該第一表面以及該第二表面，以於該底基板之該表面定義一晶片承載區，使該導電接點容置於該開孔，且該開孔具有一垂直部以及一漸變部；其中該垂直部設置於該第一表面側，且該垂直部之內徑等於該開孔於該第一表面之一第一孔徑；該漸變部設置於該第二表面側，且該漸變部之內徑由該第一孔徑逐漸增大為該開孔於該第二表面之一第二孔徑； 一半導體晶片，其設置於該晶片承載區，並與該導電接點電性連接；以及 一封裝體，其設置於該開孔，以包覆該半導體晶片以及該導電接點。
  12. 如請求項11所述之半導體晶片封裝件，其中該漸變部之一側壁為一平面或曲面。
  13. 如請求項11所述之半導體晶片封裝件，其中該漸變部之一側壁之表面經粗糙化處理。
  14. 如請求項11所述之半導體晶片封裝件，其中該開孔於該第一表面或該第二表面之截面為一矩形，且該矩形之至少一頂點位置設置一凹部。
  15. 如請求項11所述之半導體晶片封裝件，其中該底基板之材質包含一陶瓷、高分子聚合物或金屬。
  16. 一種具有開孔之陶瓷基板之製造方法，包含： 提供一陶瓷基板，其具有一第一表面以及相對之一第二表面； 形成預開孔之一溝槽於該陶瓷基板之該第一表面； 形成一圖案化保護層於該陶瓷基板之該第二表面；以及 噴砂衝擊該陶瓷基板之該第二表面，以形成一開孔，其中，該開孔貫穿該陶瓷基板之該第一表面以及該第二表面，且該開孔具有一垂直部以及一漸變部；其中該垂直部形成於該第一表面側，且該垂直部之內徑等於該開孔於該第一表面之一第一孔徑；該漸變部形成於該第二表面側，且該漸變部之內徑由該第一孔徑逐漸增大為該開孔於該第二表面之一第二孔徑。
  17. 如請求項16所述之具有開孔之陶瓷基板之製造方法，其中該噴砂步驟包含一第一噴砂處理以及一第二噴砂處理，且該第一噴砂處理以及該第二噴砂處理之衝擊力道相異。
  18. 如請求項16所述之具有開孔之陶瓷基板之製造方法，其中該溝槽是以雷射預切割該陶瓷基板之該第一表面所形成。
  19. 如請求項16所述之具有開孔之陶瓷基板之製造方法，其中該溝槽之位置對應於該開孔於該第一表面之該第一孔徑。
  20. 如請求項16所述之具有開孔之陶瓷基板之製造方法，更包含： 移除該圖案化保護層
  21. 如請求項16所述之具有開孔之陶瓷基板之製造方法，其中該開孔於該第一表面或該第二表面之截面為一矩形，且該矩形之至少一頂點位置設置一凹部。
TW103125263A 2014-07-24 2014-07-24 陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法 TWI553793B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103125263A TWI553793B (zh) 2014-07-24 2014-07-24 陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法
CN201510442011.XA CN105304576A (zh) 2014-07-24 2015-07-24 陶瓷基板、封装基板、半导体芯片封装件及其制造方法
US14/808,656 US9437549B2 (en) 2014-07-24 2015-07-24 Method for manufacturing ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103125263A TWI553793B (zh) 2014-07-24 2014-07-24 陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法

Publications (2)

Publication Number Publication Date
TW201605000A TW201605000A (zh) 2016-02-01
TWI553793B true TWI553793B (zh) 2016-10-11

Family

ID=55201647

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125263A TWI553793B (zh) 2014-07-24 2014-07-24 陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法

Country Status (3)

Country Link
US (1) US9437549B2 (zh)
CN (1) CN105304576A (zh)
TW (1) TWI553793B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018062101A1 (ja) * 2016-09-28 2018-04-05 新東工業株式会社 孔あけ加工方法、レジスト層及び繊維強化プラスチック
CN109346415B (zh) * 2018-09-20 2020-04-28 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
CN109346534B (zh) * 2018-11-23 2024-05-07 中国电子科技集团公司第四十四研究所 一种陶瓷管壳结构及其封装结构
KR20210077372A (ko) * 2019-12-17 2021-06-25 삼성전기주식회사 전자부품 내장기판
JP7424821B2 (ja) * 2019-12-25 2024-01-30 京セラ株式会社 電子部品搭載用パッケージ、電子装置および電子モジュール
DE102022101910A1 (de) 2022-01-27 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil, konversionselement und herstellungsverfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201021636A (en) * 2008-09-29 2010-06-01 Ngk Spark Plug Co Wiring substrate with reinforcement
TW201246488A (en) * 2011-05-13 2012-11-16 Xintec Inc Chip package and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20011019A1 (it) * 2001-10-25 2003-04-28 Olivetti I Jet Procedimento perfezionato per la costruzione di un condotto di alimentazione per una testina di stampa a getto di inchiostro.
TWI245436B (en) * 2003-10-30 2005-12-11 Kyocera Corp Package for housing light-emitting element, light-emitting apparatus and illumination apparatus
DE102004014207A1 (de) * 2004-03-23 2005-10-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil mit mehrteiligem Gehäusekörper
JP2005294051A (ja) * 2004-03-31 2005-10-20 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの製造方法
EP1953836B1 (en) * 2005-11-21 2016-01-13 Nippon Carbide Industries Co., Inc. Light reflecting material, package for light emitting element accommodation, light emitting device and process for producing package for light emitting element accommodation
CN101409997A (zh) * 2007-10-12 2009-04-15 台达电子工业股份有限公司 共烧陶瓷模块
KR20130051708A (ko) * 2011-11-10 2013-05-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US20130181351A1 (en) * 2012-01-12 2013-07-18 King Dragon International Inc. Semiconductor Device Package with Slanting Structures
KR20130096094A (ko) * 2012-02-21 2013-08-29 엘지이노텍 주식회사 발광소자 패키지, 발광 소자 패키지 제조방법 및 이를 구비한 조명 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201021636A (en) * 2008-09-29 2010-06-01 Ngk Spark Plug Co Wiring substrate with reinforcement
TW201246488A (en) * 2011-05-13 2012-11-16 Xintec Inc Chip package and manufacturing method thereof

Also Published As

Publication number Publication date
CN105304576A (zh) 2016-02-03
TW201605000A (zh) 2016-02-01
US20160049372A1 (en) 2016-02-18
US9437549B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
TWI553793B (zh) 陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法
US20220293558A1 (en) Method for forming semiconductor devices using a glass structure attached to a wide band-gap semiconductor wafer
TWI512932B (zh) 晶片封裝體及其製造方法
US6710461B2 (en) Wafer level packaging of micro electromechanical device
US9355881B2 (en) Semiconductor device including a dielectric material
TWI575779B (zh) 晶片封裝體及其製造方法
KR102036762B1 (ko) 반도체 패키지
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
US20130153933A1 (en) Chip package and method for forming the same
US20060160273A1 (en) Method for wafer level packaging
TWI546921B (zh) 晶片封裝體及其形成方法
TWI624039B (zh) 晶片封裝體及其製造方法
TWI509753B (zh) 晶片封裝體及其形成方法
CN105600738B (zh) 一种用于晶圆级封装的密闭结构及其制造方法
CN102157483A (zh) 晶片封装体及其形成方法
JP2010182958A (ja) 半導体装置および半導体装置の製造方法
TW201806090A (zh) 封裝結構
US9024437B2 (en) Chip package and method for forming the same
TW201630141A (zh) 晶片封裝
US9502344B2 (en) Wafer level packaging of electronic device
CN103779245B (zh) 芯片封装方法及封装结构
KR20160075317A (ko) 웨이퍼 구조물 및 웨이퍼 다이싱 방법
CN109830469B (zh) 半导体封装件及其制造方法
US9391000B2 (en) Methods for forming silicon-based hermetic thermal solutions
TW201515124A (zh) 晶片封裝體及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees