CN102157483A - 晶片封装体及其形成方法 - Google Patents

晶片封装体及其形成方法 Download PDF

Info

Publication number
CN102157483A
CN102157483A CN2011100259756A CN201110025975A CN102157483A CN 102157483 A CN102157483 A CN 102157483A CN 2011100259756 A CN2011100259756 A CN 2011100259756A CN 201110025975 A CN201110025975 A CN 201110025975A CN 102157483 A CN102157483 A CN 102157483A
Authority
CN
China
Prior art keywords
substrate
wafer
insulating barrier
hole
encapsulation body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100259756A
Other languages
English (en)
Other versions
CN102157483B (zh
Inventor
楼百尧
刘沧宇
尤龙生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN102157483A publication Critical patent/CN102157483A/zh
Application granted granted Critical
Publication of CN102157483B publication Critical patent/CN102157483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种晶片封装体及其形成方法，该晶片封装体包括基底，具有上表面及下表面；晶片，设置于基底中或上；接垫，设置于基底中或上，其中接垫与晶片电性连接；孔洞，自下表面朝上表面延伸，且孔洞露出接垫，其中孔洞靠近下表面的下开口的口径小于孔洞靠近上表面的上开口的口径；绝缘层，位于孔洞的侧壁上；以及导电层，位于绝缘层上，且电性连接至接垫。本发明可使品片的封装及对于光线的接收或发射更为顺利，并可使后续形成露出接垫的绝缘层开口时，不需额外的光刻制程，且可避免晶片封装体中的各材料层受到应力破坏，从而有效提升晶片封装体的良率与可靠度。

Description

晶片封装体及其形成方法
技术领域
本发明有关于晶片封装体及其形成方法，且特别是有关于具有导通孔的晶片封装体及其形成方法。
背景技术
晶片封装体中，例如是感光晶片封装体或发光晶片封装体，其光线的接收与发射常受其上的介质(例如，玻璃)影响，使光线的接收与发射不顺利。此外，晶片封装体亦常受到应力的影响而使可靠度下降。再者，晶片封装体的形成过程中，常需繁杂的图案化制程，增加了制作成本上的负担。
因此，业界亟需能减轻或解决上述问题的晶片封装技术。
发明内容
本发明提供一种晶片封装体，包括一基底，具有一上表面及一下表面；一晶片，设置于该基底中或该基底上；一接垫，设置于该基底中或该基底上，其中该接垫与该晶片电性连接；一孔洞，自该下表面朝该上表面延伸，且该孔洞露出该接垫，其中该孔洞的靠近该下表面的一下开口的口径小于该孔洞的靠近该上表面的一上开口的口径；一绝缘层，位于该孔洞的一侧壁上；以及一导电层，位于该绝缘层上，且电性连接至该接垫。
本发明所述的晶片封装体，该孔洞的该侧壁与该基底的该上表面之间的一夹角大于90度且小于等于92度。
本发明所述的晶片封装体，该绝缘层靠近该下表面的一第一部分的厚度大于该绝缘层靠近该上表面的一第二部分的厚度。
本发明所述的晶片封装体，该绝缘层包括一转角部分，该转角部分位于该孔洞的该侧壁与该接垫之间的一转角上，且延伸在该接垫的部分表面上。
本发明所述的晶片封装体，该绝缘层的该转角部分包括一斜面，该斜面的一法向量朝向该基底的该下表面。
本发明所述的晶片封装体，该导电层的靠近该下表面的一第一部分的厚度大于该绝缘层靠近该上表面的一第二部分的厚度。
本发明所述的晶片封装体，该晶片为一感光晶片或一发光晶片。
本发明所述的晶片封装体，该晶片的一感光表面或一出光表面不与粘着胶直接接触。
本发明所述的晶片封装体，还包括一光学透镜，位于该晶片的上方，且该晶片不与粘着胶直接接触。
本发明所述的晶片封装体，还包括一保护层，位于该基底的该下表面上，且与该基底的一边缘隔有一间距而不与该边缘接触。
本发明还提供一种晶片封装体的形成方法，包括提供一基底，具有一上表面及一下表面，该基底中或该基底上包括一晶片及一接垫，该接垫与该晶片电性连接；自该基底的该下表面移除部分的该基底以形成一孔洞，该孔洞露出该接垫，其中该孔洞的靠近该下表面的一下开口的口径小于该孔洞的靠近该上表面的一上开口的口径；于该孔洞的一侧壁及一底部上形成一绝缘层；移除该孔洞的该底部上的部分的该绝缘层以露出部分的该接垫；以及于该孔洞的该侧壁及该底部上形成一导电层，该导电层与该接垫电性接触。
本发明所述的晶片封装体的形成方法，该绝缘层的移除包括以该绝缘层靠近该下表面的一第一部分为遮罩，并对该绝缘层进行一蚀刻制程以移除该孔洞的该底部上的部分的该绝缘层以露出部分的该接垫。
本发明所述的晶片封装体的形成方法，在部分的该绝缘层被移除之后，该绝缘层的该第一部分的厚度变薄。
本发明所述的晶片封装体的形成方法，在部分的该绝缘层被移除之后，使该绝缘层形成出一转角部分，该转角部分位于该孔洞的该侧壁与该接垫之间的一转角上，且延伸在该接垫的部分表面上。
本发明所述的晶片封装体的形成方法，该绝缘层的该转角部分包括一斜面，该斜面的一法向量朝向该基底的该下表面。
本发明所述的晶片封装体的形成方法，形成该绝缘层与移除部分的该绝缘层的步骤之间，不包括于该绝缘层上形成一图案化光致抗蚀剂层的步骤。
本发明所述的晶片封装体的形成方法，还包括在形成该孔洞之前，自该基底的该下表面薄化该基底。
本发明所述的晶片封装体的形成方法，在薄化该基底之前，还包括：以一粘着胶将一暂时基底贴合于该基底的该上表面上；以及以该暂时基底为支撑，自该基底的该下表面进行该薄化步骤。
本发明所述的晶片封装体的形成方法，在形成该导电层之后，还包括在该基底的该下表面上形成一保护层，该保护层与该基底的一边缘隔有一间距而不与该边缘接触。
本发明所述的晶片封装体的形成方法，在形成该保护层之后，还包括移除该粘着胶及该暂时基底。
本发明可使晶片的封装及对于光线的接收或发射更为顺利，并可使后续形成露出接垫的绝缘层开口时，不需额外的光刻制程，且可避免晶片封装体中的各材料层受到应力破坏，从而有效提升晶片封装体的良率与可靠度。
附图说明
图1A-1G显示本发明一实施例的晶片封装体的一系列制程剖面图。
图2A-2C显示分别相应于图1B-1D实施例的晶片封装体的一系列局部放大剖面图。
图3显示图1F实施例的下表面的俯视图。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
图1A-1G显示本发明一实施例的晶片封装体的一系列制程剖面图。如图1A所示，首先，提供基底100，其具有上表面100a及相反的下表面100b。基底100可包括半导体材料、陶瓷材料或高分子材料等。在一实施例中，基底100为硅基底。在另一实施例中，基底100为硅晶圆，并较佳以晶圆级封装配合切割步骤，以同时形成出多个晶片封装体，可节约制程成本与时间。
如图1A所示，基底100中或上可设置或形成有晶片102。晶片102例如包括(但不限于)逻辑运算晶片、微机电系统晶片、微流体系统晶片、或利用热、光线及压力等物理变化量来测量的物理感测器晶片、射频元件晶片、加速计晶片、陀螺仪晶片、微制动器晶片、表面声波元件晶片、压力感测器晶片、喷墨头晶片、发光元件晶片或太阳能电池晶片等。在此实施例中，晶片102采用感光晶片为例，例如是一影像感测晶片。在此情形下，可选择性于晶片102上设置光学透镜106。光学透镜106可包括透镜阵列(lens array)。例如，光学透镜106可为微透镜阵列(micro lens array)。或者，在另一实施例中，晶片102采用发光晶片，例如是一发光二极管晶片。
如图1A所示，基底100中或上还包括接垫104，其与晶片102电性连接。虽然，在图式中未见晶片102与接垫104之间的导电通路，然技术人员当可明了可通过任何适合导电线路图案的形成而使接垫104与晶片102电性连接。此外，在一实施例中，不同于图1A所示的实施例，接垫104本身可为晶片102的一部分。接垫104的材质一般为金属材料，例如是铝、铜、金、前述的相似物或前述的组合。
此外，如图1A所示，在一实施例中，可选择性以粘着胶110将暂时基底108贴合于基底100之上。暂时基底108将于后续的研磨制程中暂时性地用作基底，因此较佳具有大抵平坦的上表面。暂时基底108的材质可例如包括半导体材料、陶瓷材料或金属材料等。在一实施例中，暂时基底108较佳采用硅基底。由于红外线可穿透硅基底，当采用硅基底作为暂时基底108时，可进一步通过红外线侦测下方基底100中所预先形成的对准标记(未显示)，有助于使暂时基底108与基底100之间的贴合准确。在一实施例中，较佳采用晶圆级封装来形成晶片封装体，因此较佳采用硅晶圆作为暂时基底108。粘着胶110较佳选用可轻易移除的材质，例如可通过能量的施加而使之断键，有助于连同暂时基底108自基底100上移除。在一实施例中，可例如以加热或照射光线(如雷射、紫外线等)等方式移除粘着胶110。在一实施例中，粘着胶110移除后，可取下暂时基底108回收再利用。此外，当以晶圆级封装形成晶片封装体时，较佳先取下暂时基底108之后，接着才进行切割晶圆的步骤以形成多个晶片封装体。
接着，如图1B所示，自基底100的下表面100b移除部分的基底100以形成孔洞112，其露出接垫104。在一实施例中，孔洞112靠近下表面100b的下开口的口径小于孔洞112靠近上表面100a的上开口的口径，而具有“倒角”结构(即，具有倒圆锥或到角锥的轮廓，且具陡峭侧壁)。因此，孔洞112的侧壁倾斜于基底100的表面。孔洞112的形成方式包括以干蚀刻移除基底100。例如，可先以主要蚀刻移除基底，并接着改变蚀刻制程条件以进行过蚀刻。例如，可调整蚀刻制程中的功率、压力、蚀刻反应气体的浓度等制程参数以获得具有“倒角”结构(即，具有倒圆锥或到角锥的轮廓，且具陡峭侧壁)的孔洞。
图2A显示相应于图1B的局部放大剖面图，其更清楚显示本发明一实施例的孔洞112。如图2A所示，孔洞112的下开口的口径W 1小于孔洞112的上开口的口径W2。孔洞112的开口可具有各种形状，例如是圆形、椭圆性、正方形或长方形等。当开口为圆形时，上述口径即为圆形开口的直径。
如图2A所示，在此实施例中，由于接垫104的下表面大抵平行于基底100的上表面，因此孔洞112的侧壁与接垫104的下表面之间的夹角θ大抵相同于孔洞112的侧壁与上表面100a之间的夹角。在一实施例中，夹角θ大于90度且小于等于92度。夹角θ的决定方式例如可利用三角函数作计算。可先量测孔洞112的深度d、下开口口径W1及上开口口径W2。接着，如图所示，夹角ψ等于tan-1[2d/(W2-W1)]。因此，可知夹角θ等于(π-ψ)。
在形成孔洞112之后，接着如图1C所示，于孔洞112的侧壁及底部上形成绝缘层114。绝缘层114的材质例如包括环氧树脂、防焊材料或其他适合的绝缘物质，例如无机材料的氧化硅层、氮化硅层、氮氧化硅层、金属氧化物或前述的组合；或亦可为有机高分子材料的聚酰亚胺树脂(polyimide)、苯环丁烯(butylcyclobutene，BCB，道氏化学公司)、聚对二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates)等。绝缘层114的形成方式可包含涂布方式，例如旋转涂布(spin coating)、喷涂(spray coating)或淋幕涂布(curtain coating)，或其他适合的沉积方式，例如，液相沉积、物理气相沉积、化学气相沉积、低压化学气相沉积、等离子增强式化学气相沉积、快速热化学气相沉积或常压化学气相沉积等制程。在一实施例中，基底100为一硅基底，而绝缘层114可为对硅基底进行热氧化制程而得的氧化硅层。在此实施例中，绝缘层114盖住接垫104，并延伸在基底100的下表上100b。
图2B显示对应至图1C的局部放大剖面图，其显示孔洞112侧壁上的绝缘层114靠近下表面100b的部分P1的厚度为t1。
接着，如图1D所示，移除孔洞112底部上的部分的绝缘层以形成图案化绝缘层114a，其露出部分的接垫104。图2C显示对应至图1D的局部放大剖面图。请参照图2B及2C，在一实施例中，以绝缘层114靠近下表面100b的部分P1为遮罩，并对绝缘层114进行蚀刻制程以移除孔洞112底部上的部分的绝缘层114而露出接垫104。由于孔洞112靠近下表面100b的开口的口径较小，因此绝缘层114a的部分P1可自然挡住部分的蚀刻剂，可避免侧壁上的绝缘层受到蚀刻移除。因此，可不需形成图案化光致抗蚀剂层于绝缘层114上便可将其图案化为图案化绝缘层114a，并形成露出接垫104的开口。
在一实施例中，由于不形成图案化光致抗蚀剂层于绝缘层114上便进行蚀刻制程，因此在孔洞112底部上的部分绝缘层被移除之后，绝缘层的其他与蚀刻剂接触的部分的厚度将会变薄。例如，绝缘层的部分P1的厚度由厚度t1缩减至厚度t2。此外，绝缘层靠近下表面100b的部分P1的厚度t2还大于绝缘层靠近上表面100a的部分的厚度t3。此外，在一实施例中，在移除部分的绝缘层之后，还使绝缘层形成出转角部分P3。转角部分P3位于孔洞112的侧壁与接垫104之间的转角上，且延伸于部分的接垫104上。在一实施例中，绝缘层的转角部分P3包括斜面115，且斜面115的法向量N朝向基底100的下表面100b。
接着，请参照图1E，于孔洞112的侧壁及底部上形成导电层116。导电层116与接垫104电性接触，因此亦与晶片102电性连接。导电层116的材质例如包括铜、铝、金、铂或前述的组合，其形成方式例如为物理气相沉积、化学气相沉积、电镀或无电镀等。
如图1F所示，接着于基底100的下表面100b上形成图案化保护层118，其露出部分延伸在下表面100b上的导电层116。可于露出的导电层116上进行凸块制程以形成导电凸块120，其可用以与其他电子元件整合。例如，可以覆晶的方式将晶片封装体设置于印刷电路板上。
图3显示图1F实施例的下表面100b的俯视图，其中保护层118与基底100的边缘隔有间距d1而不与基底100的边缘接触。由于基底的边缘或其中的材料层堆叠的边缘处较易受应力破坏，因此于图案化保护层的同时，移除边缘处的具较高应力的保护层118，将有助于提升晶片封装体的可靠度。
接着，如图1G所示，移除粘着胶110及暂时基底108。如上所述，可以加热或照射光线的方式而使粘着胶110中的化合物发生断键，从而移除粘着胶110，并可将暂时基底108回收再利用。在一实施例中，基底100采用硅晶圆以进行晶圆级封装。此时，在移除粘着胶110及暂时基底108之后，可进一步进行切割制程以分离所形成的多个晶片封装体。
如图1G所示，在一实施例中，晶片102是感光晶片(或发光晶片)。感光晶片(或发光晶片)的感光表面(或出光表面)不与粘着胶直接接触。因此，光线大抵不受到其他介质的吸收或折射。在另一情形中，晶片102上设置有光学透镜106及/或镜头模组(未显示)。此时，感光晶片(或发光晶片)的感光表面(或出光表面)仍不与粘着胶直接接触，因而光线大抵不受到其他介质(如粘着胶)的吸收或折射，可使光线的接收或发出顺利。
本发明实施例通过使用可轻易移除的粘着胶与暂时基底，可使晶片的封装顺利进行。在移除粘着胶与暂时基底之后，可使晶片封装体对于光线的接收或发射更为顺利。通过形成具“倒角结构”的孔洞(即，具有倒圆锥或到角锥的轮廓，且具陡峭侧壁)，可使后续形成露出接垫的绝缘层开口时，不需额外的光刻制程，可大幅减少制程成本与时间。通过形成图案化保护层，使之不与基底的边缘接触，可避免晶片封装体中的各材料层受到应力破坏，有效提升晶片封装体的良率与可靠度。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
100：基底；100a、100b：表面；102：晶片；104：接垫；106：光学透镜；110：粘着胶；112：孔洞；114、114a：绝缘层；115：斜面；116：导电层；118：保护层；120：导电凸块；d：深度；d1：间距；N：法向量；P1、P2、P3：部分；t1、t2、t3：厚度；W1、W2：口径；θ、ψ：夹角。

Claims (20)

1.一种晶片封装体，其特征在于，包括：
一基底，具有一上表面及一下表面；
一晶片，设置于该基底中或该基底上；
一接垫，设置于该基底中或该基底上，其中该接垫与该晶片电性连接；
一孔洞，自该下表面朝该上表面延伸，且该孔洞露出该接垫，其中该孔洞的靠近该下表面的一下开口的口径小于该孔洞的靠近该上表面的一上开口的口径；
一绝缘层，位于该孔洞的一侧壁上；以及
一导电层，位于该绝缘层上，且电性连接至该接垫。
2.根据权利要求1所述的晶片封装体，其特征在于，该孔洞的该侧壁与该基底的该上表面之间的一夹角大于90度且小于或等于92度。
3.根据权利要求1所述的晶片封装体，其特征在于，该绝缘层靠近该下表面的一第一部分的厚度大于该绝缘层靠近该上表面的一第二部分的厚度。
4.根据权利要求3所述的晶片封装体，其特征在于，该绝缘层包括一转角部分，该转角部分位于该孔洞的该侧壁与该接垫之间的一转角上，且延伸在该接垫的部分表面上。
5.根据权利要求4所述的晶片封装体，其特征在于，该绝缘层的该转角部分包括一斜面，该斜面的一法向量朝向该基底的该下表面。
6.根据权利要求1所述的晶片封装体，其特征在于，该导电层的靠近该下表面的一第一部分的厚度大于该绝缘层靠近该上表面的一第二部分的厚度。
7.根据权利要求1所述的晶片封装体，其特征在于，该晶片为一感光晶片或一发光晶片。
8.根据权利要求7所述的晶片封装体，其特征在于，该晶片的一感光表面或一出光表面不与粘着胶直接接触。
9.根据权利要求7所述的晶片封装体，其特征在于，还包括一光学透镜，位于该晶片的上方，且该晶片不与粘着胶直接接触。
10.根据权利要求1所述的晶片封装体，其特征在于，还包括一保护层，位于该基底的该下表面上，且与该基底的一边缘隔有一间距而不与该边缘接触。
11.一种晶片封装体的形成方法，其特征在于，包括：
提供一基底，具有一上表面及一下表面，该基底中或该基底上包括一晶片及一接垫，该接垫与该晶片电性连接；
自该基底的该下表面移除部分的该基底以形成一孔洞，该孔洞露出该接垫，其中该孔洞的靠近该下表面的一下开口的口径小于该孔洞的靠近该上表面的一上开口的口径；
于该孔洞的一侧壁及一底部上形成一绝缘层；
移除该孔洞的该底部上的部分的该绝缘层以露出部分的该接垫；以及
于该孔洞的该侧壁及该底部上形成一导电层，该导电层与该接垫电性接触。
12.根据权利要求11所述的晶片封装体的形成方法，其特征在于，该绝缘层的移除包括以该绝缘层靠近该下表面的一第一部分为遮罩，并对该绝缘层进行一蚀刻制程以移除该孔洞的该底部上的部分的该绝缘层以露出部分的该接垫。
13.根据权利要求12所述的晶片封装体的形成方法，其特征在于，在部分的该绝缘层被移除之后，该绝缘层的该第一部分的厚度变薄。
14.根据权利要求12所述的晶片封装体的形成方法，其特征在于，在部分的该绝缘层被移除之后，使该绝缘层形成出一转角部分，该转角部分位于该孔洞的该侧壁与该接垫之间的一转角上，且延伸在该接垫的部分表面上。
15.根据权利要求14所述的晶片封装体的形成方法，其特征在于，该绝缘层的该转角部分包括一斜面，该斜面的一法向量朝向该基底的该下表面。
16.根据权利要求11所述的晶片封装体的形成方法，其特征在于，形成该绝缘层与移除部分的该绝缘层的步骤之间，不包括于该绝缘层上形成一图案化光致抗蚀剂层的步骤。
17.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括在形成该孔洞之前，自该基底的该下表面薄化该基底。
18.根据权利要求17所述的晶片封装体的形成方法，其特征在于，在薄化该基底之前，还包括：
以一粘着胶将一暂时基底贴合于该基底的该上表面上；以及
以该暂时基底为支撑，自该基底的该下表面进行该薄化步骤。
19.根据权利要求18所述的晶片封装体的形成方法，其特征在于，在形成该导电层之后，还包括在该基底的该下表面上形成一保护层，该保护层与该基底的一边缘隔有一间距而不与该边缘接触。
20.根据权利要求19所述的晶片封装体的形成方法，其特征在于，在形成该保护层之后，还包括移除该粘着胶及该暂时基底。
CN201110025975.6A 2010-01-20 2011-01-20 晶片封装体及其形成方法 Active CN102157483B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29685710P 2010-01-20 2010-01-20
US61/296,857 2010-01-20

Publications (2)

Publication Number Publication Date
CN102157483A true CN102157483A (zh) 2011-08-17
CN102157483B CN102157483B (zh) 2015-11-25

Family

ID=43899593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110025975.6A Active CN102157483B (zh) 2010-01-20 2011-01-20 晶片封装体及其形成方法

Country Status (4)

Country Link
US (1) US8207615B2 (zh)
EP (1) EP2357665A3 (zh)
CN (1) CN102157483B (zh)
TW (1) TWI578478B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107157A (zh) * 2011-11-15 2013-05-15 精材科技股份有限公司 晶片封装体及其形成方法
CN103633038A (zh) * 2013-11-29 2014-03-12 苏州晶方半导体科技股份有限公司 封装结构及其形成方法
CN103928478A (zh) * 2013-01-10 2014-07-16 精材科技股份有限公司 影像感测晶片封装体及其制作方法
CN105070667A (zh) * 2015-09-02 2015-11-18 华天科技（昆山）电子有限公司 图像传感芯片封装方法
CN105701443A (zh) * 2014-12-15 2016-06-22 精材科技股份有限公司 晶片封装体及其制造方法
CN108511409A (zh) * 2018-04-19 2018-09-07 苏州晶方半导体科技股份有限公司 半导体芯片的晶圆级封装方法及其封装结构

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033516A1 (en) * 2009-09-20 2011-03-24 Viagan Ltd. Wafer level packaging of electronic devices
TWI459485B (zh) * 2011-01-17 2014-11-01 Xintec Inc 晶片封裝體的形成方法
US8487410B2 (en) * 2011-04-13 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
DE102011116409B3 (de) * 2011-10-19 2013-03-07 Austriamicrosystems Ag Verfahren zur Herstellung dünner Halbleiterbauelemente
US9397138B2 (en) 2014-03-25 2016-07-19 Xintec Inc. Manufacturing method of semiconductor structure
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
JP2018107227A (ja) * 2016-12-26 2018-07-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び、固体撮像素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755916A (zh) * 2004-09-29 2006-04-05 三洋电机株式会社 半导体装置及其制造方法
CN1779961A (zh) * 2004-10-26 2006-05-31 三洋电机株式会社 半导体装置及其制造方法
CN1930680A (zh) * 2004-08-06 2007-03-14 联合材料公司 集合基板、半导体元件搭载部件、半导体装置及摄像装置、发光二极管构成部件、发光二极管
CN101599477A (zh) * 2008-06-06 2009-12-09 恩益禧电子股份有限公司 半导体装置及制造该半导体装置的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437097B (en) * 1999-12-20 2001-05-28 Hannstar Display Corp Manufacturing method for thin film transistor
US6350386B1 (en) * 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
JP3646071B2 (ja) * 2001-03-19 2005-05-11 シャープ株式会社 化合物半導体装置の製造方法および化合物半導体装置
WO2006013731A1 (ja) * 2004-08-06 2006-02-09 A. L. M. T. Corp. 集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード
JP2008053568A (ja) * 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法
KR100867508B1 (ko) * 2007-05-31 2008-11-10 삼성전기주식회사 이미지 센서의 웨이퍼 레벨 패키징 방법
JP5302522B2 (ja) * 2007-07-02 2013-10-02 スパンション エルエルシー 半導体装置及びその製造方法
KR101458958B1 (ko) * 2008-06-10 2014-11-13 삼성전자주식회사 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930680A (zh) * 2004-08-06 2007-03-14 联合材料公司 集合基板、半导体元件搭载部件、半导体装置及摄像装置、发光二极管构成部件、发光二极管
CN1755916A (zh) * 2004-09-29 2006-04-05 三洋电机株式会社 半导体装置及其制造方法
CN1779961A (zh) * 2004-10-26 2006-05-31 三洋电机株式会社 半导体装置及其制造方法
CN101599477A (zh) * 2008-06-06 2009-12-09 恩益禧电子股份有限公司 半导体装置及制造该半导体装置的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107157A (zh) * 2011-11-15 2013-05-15 精材科技股份有限公司 晶片封装体及其形成方法
CN103107157B (zh) * 2011-11-15 2015-10-28 精材科技股份有限公司 晶片封装体及其形成方法
CN103928478A (zh) * 2013-01-10 2014-07-16 精材科技股份有限公司 影像感测晶片封装体及其制作方法
CN103928478B (zh) * 2013-01-10 2017-10-20 精材科技股份有限公司 影像感测晶片封装体及其制作方法
CN103633038A (zh) * 2013-11-29 2014-03-12 苏州晶方半导体科技股份有限公司 封装结构及其形成方法
CN103633038B (zh) * 2013-11-29 2016-08-17 苏州晶方半导体科技股份有限公司 封装结构及其形成方法
CN105701443A (zh) * 2014-12-15 2016-06-22 精材科技股份有限公司 晶片封装体及其制造方法
CN105701443B (zh) * 2014-12-15 2019-10-18 精材科技股份有限公司 晶片封装体及其制造方法
CN105070667A (zh) * 2015-09-02 2015-11-18 华天科技（昆山）电子有限公司 图像传感芯片封装方法
CN108511409A (zh) * 2018-04-19 2018-09-07 苏州晶方半导体科技股份有限公司 半导体芯片的晶圆级封装方法及其封装结构

Also Published As

Publication number Publication date
TW201126676A (en) 2011-08-01
US20110175236A1 (en) 2011-07-21
EP2357665A3 (en) 2014-01-01
TWI578478B (zh) 2017-04-11
CN102157483B (zh) 2015-11-25
EP2357665A2 (en) 2011-08-17
US8207615B2 (en) 2012-06-26

Similar Documents

Publication Publication Date Title
CN102157483A (zh) 晶片封装体及其形成方法
US8237187B2 (en) Package structure for chip and method for forming the same
TWI512932B (zh) 晶片封裝體及其製造方法
CN102386197B (zh) 影像感测晶片封装体及其形成方法
TWI512930B (zh) 晶片封裝體及其形成方法
CN102683311B (zh) 晶片封装体及其形成方法
CN102592982A (zh) 晶片封装体的形成方法
US9006896B2 (en) Chip package and method for forming the same
TWI529821B (zh) 晶片封裝體及其形成方法
CN106206632B (zh) 晶片封装体及其制造方法
CN105047619B (zh) 晶片堆叠封装体及其制造方法
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
TWI464857B (zh) 晶片封裝體、其形成方法、及封裝晶圓
US9024437B2 (en) Chip package and method for forming the same
CN102479766A (zh) 半导体装置的制法、基材穿孔制程及其结构
TWI458058B (zh) 晶片封裝體及其形成方法
CN102610624A (zh) 半导体封装方法
US20120104445A1 (en) Chip package and method for forming the same
CN102544101A (zh) 晶片封装体及其制作方法
CN101986429A (zh) 芯片封装体及其形成方法
US8692284B2 (en) Interposer and manufacturing method thereof
CN202523711U (zh) 半导体封装结构及封装模组
TWI434440B (zh) 晶片封裝體及其形成方法
CN102779809A (zh) 晶片封装体及其形成方法
CN110970362B (zh) 芯片封装体的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant