KR102036762B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR102036762B1
KR102036762B1 KR1020190040300A KR20190040300A KR102036762B1 KR 102036762 B1 KR102036762 B1 KR 102036762B1 KR 1020190040300 A KR1020190040300 A KR 1020190040300A KR 20190040300 A KR20190040300 A KR 20190040300A KR 102036762 B1 KR102036762 B1 KR 102036762B1
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor package
semiconductor chip
thickness
region
Prior art date
Application number
KR1020190040300A
Other languages
English (en)
Inventor
김남철
김종헌
이응주
여용운
이창우
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to PCT/KR2019/004688 priority Critical patent/WO2019221406A1/ko
Application granted granted Critical
Publication of KR102036762B1 publication Critical patent/KR102036762B1/ko
Priority to US17/098,080 priority patent/US11404347B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 개시의 예시적 실시예에 따른 반도체 패키지는 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩의 상기 칩 패드와 전기적으로 연결되는 재배선 층; 상기 재배선 층과 전기적으로 연결되는 외부 연결단자; 상기 재배선 층 상의 메탈 프레임; 상기 반도체 칩 및 상기 메탈 프레임을 상기 재배선 층 상에 고정시키도록 구성된 봉지재; 상기 봉지재 상의 접착필름; 및 상기 접착필름에 의해 상기 봉지재 상에 고정되는 히트싱크;를 포함하고, 상기 메탈 프레임은 상기 메탈 프레임의 내벽에 의해 형성된 공동을 포함하고, 상기 반도체 칩은 상기 메탈 프레임의 상기 공동에 위치하여 상기 메탈 프레임의 상기 내벽에 의해 둘러싸이고, 상기 반도체 칩은 상기 메탈 프레임의 상기 내벽과 50 마이크로미터 내지 150 마이크로미터 이격되고, 상기 반도체 칩과 상기 메탈 프레임의 상기 내벽 사이의 공간에는 상기 봉지재가 구비되고, 상기 히트싱크의 너비는 상기 접착필름의 너비보다 작은 것을 특징으로 할 수 있다.

Description

반도체 패키지 {Semiconductor Package}
본 개시의 기술적 사상은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 반도체 칩에서 발생하는 열을 효과적으로 배출할 수 있는 반도체 패키지에 관한 것이다.
반도체 메모리 저장 용량이 고용량화됨과 동시에, 반도체 메모리 소자를 포함하는 전자 장치는 얇고 가벼워질 것이 요구되고 있다. 고용량의 소형화된 반도체 패키지는 반도체 패키지의 내부에 위치하는 반도체 칩에서 많은 열을 발생시키므로, 상기 반도체 패키지 외부로의 방열 특성은 반도체 패키지 및 이를 구비하는 전자소자의 동작 안정성과 제품 신뢰성을 확보하는데 필수적이다.
본 개시의 기술적 사상이 해결하고자 하는 기술적 과제들 중 하나는 반도체 칩에서 발생하는 열을 효과적으로 배출할 수 있는 메탈 프레임 및 히트싱크를 탑재한 반도체 패키지를 제공하는 것이다.
본 개시의 기술적 사상이 해결하고자 하는 기술적 과제들 중 하나는 복수의 반도체 패키지를 개별 반도체 패키지로 분리하는 절단 공정에 있어서 절단의 유연성을 제공하는 메탈 프레임 및 히트싱크를 탑재한 반도체 패키지를 제공하는 것이다.
본 개시의 기술적 사상이 해결하고자 하는 기술적 과제들 중 하나는 반도체 패키지의 정보를 시각적으로 제공할 수 있는 메탈 프레임 및 히트싱크를 탑재한 반도체 패키지를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 개시의 일 실시예로 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩의 상기 칩 패드와 전기적으로 연결되는 재배선 층; 상기 재배선 층과 전기적으로 연결되는 외부 연결단자; 상기 재배선 층 상의 메탈 프레임; 상기 반도체 칩 및 상기 메탈 프레임을 상기 재배선 층 상에 고정시키도록 구성된 봉지재; 상기 봉지재 상의 접착필름; 및 상기 접착필름에 의해 상기 봉지재 상에 고정되는 히트싱크;를 포함하고, 상기 메탈 프레임은 상기 메탈 프레임의 내벽에 의해 형성된 공동을 포함하고, 상기 반도체 칩은 상기 메탈 프레임의 상기 공동에 위치하여 상기 메탈 프레임의 상기 내벽에 의해 둘러싸이고, 상기 반도체 칩은 상기 메탈 프레임의 상기 내벽과 50 마이크로미터 내지 150 마이크로미터 이격되고, 상기 반도체 칩과 상기 메탈 프레임의 상기 내벽 사이의 공간에는 상기 봉지재가 구비되고, 상기 히트싱크의 너비는 상기 접착필름의 너비보다 작은 것을 특징으로 하는 반도체 패키지를 제공한다.
예시적인 실시예에서, 상기 반도체 칩의 상면은 상기 봉지재에 의해 노출되고, 상기 반도체 칩의 상기 상면과 상기 봉지재의 상면은 상기 접착필름과 맞닿는 것을 특징으로 한다.
예시적인 실시예에서, 상기 반도체 칩의 상면은 상기 봉지재에 의해 덮여있고, 상기 봉지재의 상면은 상기 접착필름과 맞닿는 것을 특징으로 한다.
예시적인 실시예에서, 상기 반도체 칩과 상기 메탈 프레임의 상기 내벽 사이의 이격 거리는 100 마이크로미터인 것을 특징으로 한다.
예시적인 실시예에서, 상기 메탈 프레임은, 상기 메탈 프레임의 상기 내벽을 형성하는 제1 영역; 및 상기 제1 영역에서 외측으로 연장되어 상기 메탈 프레임의 외측면을 형성하는 제2 영역;을 포함하고, 상기 제1 영역의 두께는 상기 제2 영역의 두께와 다르고, 상기 제1 영역은 외부에 노출되지 않고, 상기 제2 영역의 상기 외측면은 외부에 노출되는 것을 특징으로 한다.
예시적인 실시예에서, 상기 제1 영역의 두께는 상기 제2 영역의 두께보다 큰 것을 특징으로 한다.
예시적인 실시예에서, 상기 제1 영역의 두께는 상기 반도체 칩의 두께와 동일하고, 상기 반도체 칩의 상면과 상기 제1 영역의 상면은 상기 봉지재와 맞닿는 것을 특징으로 한다.
예시적인 실시예에서, 상기 제1 영역의 두께는 상기 반도체 칩의 두께와 동일하고, 상기 반도체 칩의 상면과 상기 제1 영역의 상면은 상기 접착필름과 맞닿는 것을 특징으로 한다.
예시적인 실시예에서, 상기 제1 영역의 두께는 상기 반도체 칩의 두께보다 크고, 상기 제2 영역의 두께는 상기 반도체 칩의 두께와 동일한 것을 특징으로 한다.
예시적인 실시예에서, 상기 제1 영역의 두께는 상기 반도체 칩의 두께보다 크고, 상기 제2 영역의 두께는 상기 반도체 칩의 두께보다 작은 것을 특징으로 한다.
예시적인 실시예에서, 상기 제1 영역의 소재와 상기 제2 영역의 소재는 다른 것을 특징으로 한다.
예시적인 실시예에서, 상기 제1 영역의 소재는 상기 제2 영역의 소재보다 강성이 큰 것을 특징으로 한다.
예시적인 실시예에서, 상기 히트싱크의 측면에서 연장된 돌출부;를 포함하고, 상기 돌출부의 외측면은 상기 반도체 패키지의 측면과 자기 정렬되는 것을 특징으로 한다.
예시적인 실시예에서, 상기 반도체 패키지를 위에서 아래로 내려다 볼 때, 상기 접착필름 및 상기 봉지재 중 적어도 어느 하나가 외부에 노출되는 것을 특징으로 한다.
예시적인 실시예에서, 상기 접착필름 및 상기 봉지재의 노출 면적의 합은 상기 반도체 패키지의 상면의 면적의 5% 내지 40%인 것을 특징으로 한다.
예시적인 실시예에서, 상기 봉지재 상에서 상기 히트싱크의 측면의 적어도 일 부분 및 상기 돌출부의 내측면의 적어도 일 부분을 덮도록 상기 히트싱크 및 상기 돌출부를 둘러싸고, 상기 히트싱크의 상면 및 상기 돌출부의 상면을 외부에 노출시키도록 구성된 방열 몰딩부;를 더 포함하고, 상기 방열 몰딩부의 외측면은 상기 반도체 패키지의 측면과 자기정렬되는 것을 특징으로 한다.
예시적인 실시예에서, 상기 방열 몰딩부, 상기 히트싱크, 및 상기 돌출부의 풋프린트의 합은 상기 반도체 패키지의 풋프린트와 동일한 것을 특징으로 한다.
예시적인 실시예에서, 상기 방열 몰딩부는 상기 히트싱크의 상기 측면의 일 부분만을 덮고, 상기 히트싱크의 상면과 상기 방열 몰딩부의 상면 사이에 단차가 형성되는 것을 특징으로 한다.
예시적인 실시예에서, 상기 방열 몰딩부는 상기 히트싱크의 측면을 전부 덮고, 상기 히트싱크의 상기 측면을 외부에 노출시키지 않도록 구성된 것을 특징으로 한다.
예시적인 실시예에서, 상기 히트싱크는 제1 방열층; 및 상기 제1 방열층 상의 제2 방열층;을 포함하고, 상기 제2 방열층의 풋프린트는 상기 제1 방열층의 풋프린트보다 작은 것을 특징으로 한다.
예시적인 실시예에서, 상기 제1 방열층의 측면에서 연장된 돌출부;를 포함하고, 상기 돌출부의 외측면은 상기 반도체 패키지의 측면과 자기정렬되는 것을 특징으로 한다.
예시적인 실시예에서, 상기 제1 방열층의 소재와 상기 제2 방열층의 소재는 다른 것을 특징으로 한다.
예시적인 실시예에서, 상기 제1 방열층의 상면, 측면 및 상기 제2 방열층의 측면을 덮고, 상기 제2 방열층의 상면을 노출시키도록 상기 제1 방열층 및 상기 제2 방열층을 둘러싸는 방열 몰딩부;를 더 포함하는 것을 특징으로 한다.
예시적인 실시예에서, 상기 접착필름은, 상기 히트싱크의 측면으로 상향 연장되고, 상기 히트싱크의 상기 측면의 적어도 일 부분을 덮는 것을 특징으로 한다.
예시적인 실시예에서, 상기 접착필름은 은, 알루미늄, 실리콘 다이옥사이드, 질화알루미늄, 질화붕소 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
예시적인 실시예에서, 상기 접착필름은 상기 히트싱크의 상기 측면의 전부를 덮고, 상기 히트싱크의 상면만을 외부에 노출시키도록 구성된 것을 특징으로 한다.
예시적인 실시예에서, 상기 접착필름은 상기 히트싱크의 상기 측면의 일 부분만을 덮고, 상기 히트싱크의 상면 및 상기 측면 중 일 부분을 외부에 노출시키도록 구성된 것을 특징으로 한다.
예시적인 실시예에서, 상기 히트싱크는, 제1 금속에 상기 제1 금속과 다른 제2 금속이 도금되어 있는 것을 특징으로 한다.
예시적인 실시예에서, 상기 제1 금속은 구리 및 알루미늄 중 어느 하나를 포함할 수 있고, 상기 제2 금속은 니켈을 포함하는 것을 특징으로 한다.
예시적인 실시예에서, 상기 제2 금속은 상기 제1 금속의 상면 및 하면을 덮고, 상기 히트싱크를 측면에서 볼 때, 상기 제1 금속 및 상기 제2 금속이 외부에 노출되는 것을 특징으로 한다.
예시적인 실시예에서, 상기 제2 금속은 상기 제1 금속의 상면, 하면, 및 측면을 덮고, 상기 히트싱크를 측면에서 볼 때, 상기 제2 금속만이 외부에 노출되는 것을 특징으로 한다.
예시적인 실시예에서, 상기 제1 금속의 두께는 상기 제2 금속의 두께의 10배 내지 1000배인 것을 특징으로 한다.
예시적인 실시예에서, 상기 히트싱크는, 기저부; 상기 기저부 상에서 상향으로 돌출된 돌기부;를 포함하는 요철 구조 형상의 히트싱크인 것을 특징으로 한다.
예시적인 실시예에서, 상기 돌기부 상호 간 이격거리는 100 마이크로미터 내지 300 마이크로미터이고, 상기 돌기부의 두께는 100 마이크로미터 내지 300 마이크로미터인 것을 특징으로 한다.
예시적인 실시예에서, 상기 기저부의 두께는 상기 돌기부의 두께보다 큰 것을 특징으로 한다.
예시적인 실시예에서, 상기 기저부 및 상기 돌기부 중 적어도 어느 하나에 상기 반도체 패키지의 정보를 표시하는 마킹 영역;을 포함하는 것을 특징으로 한다.
본 개시의 실시예들에 따르면 반도체 칩에서 발생한 열을 효과적으로 외부로 방출할 수 있는 방열 성능이 우수한 반도체 패키지를 제공할 수 있다.
본 개시의 실시예들에 따르면 복수의 반도체 패키지들을 개별 반도체 패키지들로 절단하는 공정에서 절단의 용이성을 제공할 수 있다.
본 개시의 실시예들에 따르면 반도체 패키지에 탑재된 히트싱크 상의 마킹(marking)으로 인해, 반도체 패키지의 정보를 시각적으로 제공할 수 있다.
도 1은 본 개시의 일 실시예에 따른 반도체 패키지의 사시도이다.
도 2는 본 개시의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 3은 본 개시의 일 실시예에 따른 반도체 패키지의 도 1의 직선 a에서의 평면도이다.
도 4는 본 개시의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 5 및 도 6은 본 개시의 일 실시예에 따른 반도체 패키지들의 단면도들이다.
도 7 및 도 8은 본 개시의 일 실시예에 따른 반도체 패키지들의 단면도들이다.
도 9는 본 개시의 일 실시예에 따른 반도체 패키지의 사시도이다.
도 10은 본 개시의 일 실시예인 복수 개의 히트싱크들이 연결되어 있는 히트싱크들의 집단의 평면도이다.
도 11은 본 개시의 일 실시예인 히트싱크들의 집단의 도 10의 직선 b에서의 단면도이다.
도 12는 본 개시의 일 실시예인 히트싱크들의 집단의 도 10의 직선 c에서의 단면도이다.
도 13은 본 개시의 일 실시예인 히트싱크들의 집단이 탑재된 복수의 반도체 패키지들의 도 10의 직선 b에서의 단면도이다.
도 14는 본 개시의 일 실시예인 히트싱크들의 집단이 탑재된 복수의 반도체 패키지들의 도 10의 직선 c에서의 단면도이다.
도 15는 본 개시의 일 실시예인 반도체 패키지의 평면도이다.
도 16 및 도 17은 본 개시의 일 실시예에 따른 반도체 패키지들의 사시도들이다.
도 18은 본 개시의 일 실시예에 따른 반도체 패키지의 사시도이다.
도 19는 본 개시의 일 실시예에 따른 반도체 패키지의 사시도이다.
도 20은 본 개시의 일 실시예에 따른 반도체 패키지의 사시도이다.
도 21은 본 개시의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 22는 본 개시의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 23은 본 개시의 일 실시예에 따른 히트싱크를 보여주는 도면이다.
도 24는 본 개시의 일 실시예에 따른 히트싱크의 제조 공정을 보여주는 도면이다.
도 25는 본 개시의 일 실시예에 따른 히트싱크를 보여주는 도면이다.
도 26은 본 개시의 일 실시예에 따른 히트싱크의 제조 공정을 보여주는 도면이다.
도 27 및 도 28은 본 개시의 일 실시예에 따른 반도체 패키지들의 단면도들이다.
도 29 및 도 30은 본 개시의 일 실시예에 따른 히트싱크의 단면도들이다.
도 31 내지 도 33은 본 개시의 일 실시예에 따른 반도체 패키지의 정보가 표시된 마킹 영역을 포함하는 요철 구조의 히트싱크들의 평면도들이다.
도 34 내지 도 42는 본 개시의 일 실시예에 따른 반도체 패키지를 제조하는 방법을 보여주는 도면들이다.
도 43은 본 개시의 일 실시예인 반도체 패키지를 포함하는 전자 시스템을 개략적으로 도시한 블록도이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 반대로 제2 구성 요소는 제1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
본 개시의 실시예들에 따른 반도체 패키지들에 대한 기술적 사상을 설명하기에 앞서, 첨부된 반도체 패키지의 단면도들에서 세로 방향(Z)에 따른 길이는 두께로 정의될 수 있고, 상기 세로 방향(Z)과 수직한 방향인 가로 방향(X)에 따른 길이는 너비로 정의될 수 있다.
또한, 이하에서 사용될 용어인 풋프린트는 구성요소를 위에서 아래로 내려다 봤을 때(즉, +Z 방향에서 ?Z 방향으로 내려다 봤을 때), X-Y 평면에서 상기 구성요소가 차지하는 영역으로 정의될 수 있다.
도 1은 본 개시의 일 실시예에 따른 반도체 패키지(100)의 단면도이다. 반도체 패키지(100)는 웨이퍼 레벨 패키지(wafer level package, WLP) 또는 패널 레벨 패키지(panel level package, PLP)일 수 있다.
도 1을 참조할 때, 반도체 패키지(100)는 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106), 및 히트싱크(107)를 포함할 수 있다. 반도체 패키지(100)는 전술한 바와 같이, 웨이퍼 레벨 패키지(wafer level package, WLP) 구조의 반도체 패키지일 수 있고, 보다 구체적으로 팬-아웃 웨이퍼 레벨 패키지(fan-out wafer level package) 구조의 반도체 패키지일 수 있다. 반도체 패키지(100) 전체 두께는 약 0.8 밀리미터 내지 약 1.8 밀리미터일 수 있다. 보다 구체적으로, 본 개시의 일 실시예로 반도체 패키지(100) 전체 두께는 약 1.1 밀리미터 내지 약 1.4 밀리미터일 수 있다. 하지만, 반도체 패키지(100)는 전술한 상기 두께에 한정되지 않고 보다 다양한 두께를 가질 수 있다.
일 실시예에서, 반도체 칩(101)은 다양한 종류의 복수의 개별 소자들(individual devices)을 포함할 수 있다. 예컨대, 상기 복수의 개별 소자들은 다양한 미세 전자 소자들(microelectronic devices), 예를 들면 CMOS 트랜지스터(complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET(metal-oxide-semiconductor field effect transistor), 시스템 LSI(large scale integration), CIS(CMOS imaging sensor) 등과 같은 이미지 센서, MEMS(micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다.
일 실시예에서, 반도체 칩(101)은 메모리 반도체 칩일 수 있다. 상기 메모리 반도체 칩은 예를 들면, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 반도체 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magneto-resistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 또는 RRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리 반도체 칩일 수 있다.
또한, 일 실시예에서, 반도체 칩(101)은 로직 칩일 수 있다. 예를 들어, 반도체 칩(101)은 CPU(Central Processor Unit), MPU(Micro Processor Unit), GPU(Graphic Processor Unit) 또는 AP(Application Processor)일 수 있다.
도 1을 참조할 때, 반도체 패키지(100)는 하나의 반도체 칩(101)을 포함하는 것으로 도시되었으나, 반도체 패키지(100)는 둘 이상의 반도체 칩(101)을 포함할 수도 있다. 반도체 패키지(100)에 포함된 둘 이상의 반도체 칩(101)은 동종의 반도체 칩일 수도 있고, 이종의 반도체 칩일 수도 있다. 일 실시예에서, 반도체 패키지(100)는 서로 다른 종류의 반도체 칩들이 서로 전기적으로 연결되어 하나의 시스템으로 동작하는 시스템 인 패키지(system in package, SIP)일 수 있다.
일 실시예에서, 반도체 칩(101)은 하면(111) 및 상기 하면(111)에 대향하는 상면(112)을 포함할 수 있다. 반도체 칩(101)은 하면(111)에 칩 패드(113)를 포함할 수 있다. 칩 패드(113)는 반도체 칩(101)에 형성된 다양한 종류의 복수의 개별소자들과 전기적으로 연결될 수 있다. 칩 패드(113)는 약 0.5 마이크로미터 내지 약 1.5 마이크로미터 사이의 두께를 가질 수 있다. 또한, 도 1에 도시되지는 않았지만, 반도체 칩(101)은 하면(111)을 덮는 패시베이션 층을 포함할 수 있다.
도 1을 참조할 때, 반도체 패키지(100)는 메탈 프레임(102)을 포함할 수 있다. 보다 구체적으로, 반도체 패키지(100)는 재배선 층(103) 상에서 메탈 프레임(102)을 포함할 수 있다.
일 실시예에서, 메탈 프레임(102)은 다양한 금속계 소재를 포함할 수 있다. 예를 들어, 메탈 프레임(102)은 약 200W/mㆍK의 열 전도도를 가진 알루미늄(Al), 약 150W/mㆍK의 열 전도도를 가진 마그네슘(Mg), 약 380W/mㆍK의 열전도도를 가진 구리(Cu), 약 90W/mㆍK의 열 전도도를 가진 니켈(Ni), 약 410W/mㆍK의 열전도도를 가진 은(Ag) 등의 금속계 소재를 포함할 수 있다.
일 실시예에서, 메탈 프레임(102)은 상기 메탈 프레임(102)의 내벽(102b)에 의해 형성된 공동(cavity, 114)을 포함할 수 있다. 메탈 프레임(102)의 공동(114)에는 반도체 칩(101)이 위치할 수 있고, 반도체 칩(101)은 메탈 프레임(102)에 의해 둘러싸일 수 있다. 메탈 프레임(102)과 반도체 칩(101)의 전기적 단락을 방지하기 위해, 메탈 프레임(102)의 내벽(102b)과 반도체 칩(101)은 소정 거리(d) 이격될 수 있다.
일 실시예에서, 메탈 프레임(102)의 내벽(102b)과 반도체 칩(101)이 이격되어 형성된 공간에는, 후술할 봉지재(104)가 구비될 수 있다. 봉지재(104)는 반도체 칩(101) 및 메탈 프레임(102)의 전기적 단락을 방지하도록 구성될 수 있고, 동시에 반도체 칩(101) 및 메탈 프레임(102)을 재배선 층(103)의 상면에 고정시키도록 구성될 수 있다.
일 실시예에서, 메탈 프레임(102)의 외벽(102a)은 반도체 패키지(100)의 측면과 동일 평면 상에 위치할 수 있다. 다시 말해, 메탈 프레임(102)의 외벽(102a)은 반도체 패키지(100)의 측면과 자기정렬될 수 있다. 이에 따라, 반도체 패키지(100)를 측면에서 볼 때, 메탈 프레임(102)의 외벽(102a)은 외부에 노출될 수 있다.
도 1에 도시된 바와 같이, 메탈 프레임(102)의 두께는 반도체 칩(101)의 두께와 실질적으로 동일할 수 있다. 다만, 이에 한정되지 않고, 메탈 프레임(102)의 두께는 반도체 칩(101)의 높이보다 작을 수도 있고, 클 수도 있다. 메탈 프레임(102)의 형상에 대해서는 뒤에서 보다 자세히 서술한다.
일 실시예에서, 반도체 칩(101)과 메탈 프레임(102)의 내벽(102b) 사이의 이격 거리(d)는 약 50 마이크로미터 내지 약 150 마이크로미터일 수 있다. 이에 따라, 반도체 칩(101)에서 발생하는 열은 메탈 프레임(102)에 전달되어 외부로 신속하게 방출될 수 있다.
일 실시예에서, 반도체 패키지(100)는 봉지재(104)를 포함할 수 있다. 봉지재(104)는 재배선 층(103) 상에 구비되어, 반도체 칩(101) 및 메탈 프레임(102)을 재배선 층(103) 상에 고정시키도록 구비될 수 있다. 또한, 봉지재(104)는 반도체 칩(101)을 감싸며 보호할 수 있다. 봉지재(104)는 전술한 바와 같이, 반도체 칩(101)과 메탈 프레임(102)의 전기적 단락을 방지하기 위해, 메탈 프레임(102)의 내벽(102b)과 반도체 칩(101)이 이격되어 형성된 공간에 구비될 수 있다.
일 실시예에서, 봉지재(104)는 예를 들어, 실리콘(silicone) 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등을 포함할 수 있으며, 예를 들어, 봉지재(104)는 레진(Resin)과 같은 폴리머를 포함할 수 있으며, 예컨대 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)를 포함할 수 있다.
일 실시예에서, 봉지재(104)는 반도체 칩(101)의 측면(미도시) 및 상면(112), 메탈 프레임(102)의 내벽(102b) 및 상면을 덮을 수 있다. 이 때, 후술할 접착필름(106)은 봉지재(104)의 상면과 맞닿을 수 있다. 도 1을 참조할 때, 반도체 칩(101) 및 메탈 프레임(102)의 두께가 실질적으로 동일하고, 반도체 칩(101)의 상면 및 메탈 프레임(102)의 상면이 동일한 높이에 있을 수 있다. 이 때, 반도체 칩(101)의 상면 및 메탈 프레임(102)의 상면 상에 위치한 봉지재(104)의 두께는 약 1 마이크로미터 내지 약 10 마이크로미터일 수 있다.
일 실시예에서, 반도체 패키지(100)는 접착필름(106)을 포함할 수 있다. 접착필름(106)은 봉지재(104) 상에 있을 수 있다. 접착필름(106)은 반도체 칩(101)의 상면(112) 및 봉지재(104)의 상면 중 적어도 어느 하나의 면에 맞닿을 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 접착필름(106)은 반도체 칩(101)의 상면과 맞닿지 않지만, 봉지재(104)의 상면과 맞닿을 수 있다.
일 실시예에서, 접착필름(106)은 봉지재(104) 및 반도체 칩(101)과의 접착성이 뛰어난 에폭시 수지를 포함할 수 있다. 또한, 접착필름(106)은 열 전도도가 우수한 필러(filler), 예를 들어, 은, 알루미늄, 실리콘 다이옥사이드, 질화 알루미늄 및 질화 붕소 등을 포함할 수 있고, 강성을 유지하기 위해 열전도를 갖는 산화 알루미늄을 포함할 수도 있다. 접착필름(106)은 자체적으로 접착 특성이 있을 수 있고, 또한 별도의 열전도성 접착 테이프와 접착되어 제공될 수 있다. 상기 접착 테이프는 양면의 접착 테이프일 수 있다.
일 실시예에서, 접착필름(106)은 반도체 패키지(100)의 봉지재(104) 상에 히트싱크(107)를 고정시킬 수 있다. 반도체 패키지(100)에 형성된 접착필름(106)의 두께는 약 5 마이크로미터 내지 약 20 마이크로미터일 수 있으며, 보다 구체적으로 약 10 마이크로미터 내지 약 14 마이크로미터일 수 있다.
일 실시예에서, 반도체 패키지(100)는 재배선 층(103)을 포함할 수 있다. 재배선 층(103)은 반도체 칩(101)의 하면(111)에서 형성될 수 있고, 반도체 칩(101)의 칩 패드(113) 및 외부 연결단자(105)와 전기적으로 연결될 수 있다. 반도체 패키지(100)는 재배선 층(103)을 통해 반도체 칩(101)의 하면(111)의 풋프린트(footprint)를 벗어난 영역에서 외부 연결단자(105)를 형성할 수 있다. 즉, 반도체 패키지(100)는 재배선 층(103)을 통해 외부 연결단자(105)를 효율적으로 배치할 수 있다.
일 실시예에서, 재배선 층(103)은 배선 패턴(103a) 및 절연 패턴(103b)을 포함할 수 있다. 배선 패턴(103a)은 반도체 칩(101)의 하면(111)에 형성된 칩 패드(113)와 전기적으로 연결될 수 있다. 배선 패턴(103a)은 칩 패드(113)를 외부 장치에 전기적으로 연결하기 위한 전기적 연결 경로를 제공할 수 있다. 절연 패턴(103b)은 칩 패드(113)와 전기적으로 연결된 배선 패턴(103a)을 외부의 충격으로부터 보호하고 단락을 방지할 수 있다. 절연 패턴(103b)은 예시적으로 폴리이미드와 같은 감광성 물질 또는 에폭시(epoxy)를 포함할 수 있다. 다만 이에 한정되지 않고, 절연 패턴(103b)은 실리콘 산화막, 실리콘 질화막, 절연성 폴리머 또는 이들의 조합을 포함할 수도 있다.
일 실시예에서, 반도체 패키지(100)는 외부 연결단자(105)를 포함할 수 있다. 외부 연결단자(105)는 재배선 층(103)의 하면에 위치하고, 재배선 층(103)의 배선 패턴(103a)과 전기적으로 연결될 수 있다. 반도체 패키지(100)는 외부 연결단자(105)에 의해 예를 들어 시스템 기판이나 메인 보드 등의 외부 장치와 전기적으로 연결될 수 있다. 외부 연결단자(105)는 도 1에 도시된 바와 같이, 솔더볼을 포함할 수 있다. 상기 솔더볼은 주석, 은, 구리 및 알루미늄 중 적어도 어느 하나를 포함할 수 있다. 또한, 상기 솔더볼의 형상은 도 1에 도시된 볼 형상일 수 있으나, 이에 한정되지 않고 원기둥, 다각 기둥, 다면체 등의 다양한 형상을 할 수 있다.
도 1을 참조할 때, 반도체 패키지(100)는 히트싱크(107)를 포함할 수 있다. 히트싱크(107)는 접착필름(106)의 상부에 구비되어, 반도체 패키지(100)에 탑재될 수 있다. 히트싱크(107)는 반도체 패키지(100) 내의 반도체 칩(101)에서 발생하는 열을 외부로 효과적으로 방출할 수 있다.
일 실시예에서, 히트싱크(107)의 제1 방향(X)의 너비는 접착필름(106)의 제1 방향(X)의 너비보다 작을 수 있다. 또한, 반도체 패키지(100)를 위에서 아래로(즉, +Z 방향에서 -Z 방향으로) 내려다 볼 때, 히트싱크(107)의 풋프린트는 접착필름(106)의 풋프린트보다 작을 수 있다.
일 실시예에서, 반도체 패키지(100)에 탑재된 히트싱크(107)는 다양한 열 전도도를 가진 금속계 소재, 세라믹계 소재, 탄소계 소재, 고분자계 소재를 포함할 수 있다.
보다 구체적으로, 히트싱크(107)는 약 200W/mㆍK의 열전도도를 가진 알루미늄(Al), 약 150W/mㆍK의 열전도도를 가진 마그네슘(Mg), 약 380W/mㆍK의 열전도도를 가진 구리(Cu), 약 90W/mㆍK의 열전도도를 가진 니켈(Ni), 약 410W/mㆍK의 열전도도를 가진 은(Ag) 등의 금속계 소재를 포함할 수 있다.
일 실시예에서, 히트싱크(107)는 약 1800W/mㆍK의 열전도도를 가진 질화 붕소(BN), 약 320W/mㆍK의 열전도도를 가진 질화 알루미늄(AlN), 약 30W/mㆍK의 열전도도를 가진 산화 알루미늄(Al2O3), 약 480W/mㆍK의 열전도도를 가진 탄화 규소(SiC), 약 270W/mㆍK의 열전도도를 가진 산화 베릴륨(BeO) 등의 세라믹계 소재를 포함할 수 있다.
일 실시예에서, 히트싱크(107)는 약 2500W/mㆍK의 열전도도를 가진 다이아몬드, 약 100W/mㆍK의 열전도도를 가진 탄소 섬유, 약 5W/mㆍK 내지 약 1950W/mㆍK의 열전도도를 가진 흑연, 약 1.5W/mㆍK 내지 약 3500W/mㆍK의 열전도도를 가진 탄소나노튜브, 약 5000W/mㆍK의 열전도도를 가진 그래핀 등의 탄소계 소재를 포함할 수 있다.
일 실시예에서, 히트싱크(107)는 약 45W/mㆍK 내지 약 100 W/mㆍK 의 열전도도를 가진 초고분자량을 가진 폴리에틸렌 등의 고분자계 소재를 포함할 수 있다.
다만, 히트싱크(107)는 전술한 금속계 소재, 세리막계 소재, 탄소계 소재, 및 고분자계 소재에 한정되지 않으며, 상기 소재들의 조합 또는 제시되지 않은 다른 소재들을 포함할 수 있다.
일 실시예에서, 반도체 패키지(100)의 히트싱크(107)는 다양한 두께(v)로형성될 수 있다. 본 개시의 일 실시예에서, 히트싱크(107)의 두께(v)는 반도체 패키지(100)의 두께의 약 25퍼센트 내지 약 40퍼센트를 차지할 수 있다. 일 실시예에서, 반도체 패키지(100)의 두께는 약 1.1 밀리미터 내지 약 1.4 밀리미터일 수 있고, 이 때, 히트싱크(107)의 두께(v)는 약 280 마이크로미터 내지 약 560 마이크로미터일 수 있다.
일 실시예에서, 반도체 패키지(100)는 메탈 프레임(102) 및 히트싱크(107)에 의해, 반도체 패키지(100) 내의 반도체 칩(101)에서 발생하는 열을 효율적으로 외부로 방출 시킬 수 있다.
보다 구체적으로, 반도체 칩(101)에서 발생하는 열은 반도체 칩(101)의 상면(112) 및 측면(미도시)으로 방출될 수 있다. 반도체 칩(101)의 상면으로 방출된 열은 반도체 칩(101)의 상면(112)으로부터 봉지재(104), 접착필름(106) 및 히트싱크(107)를 순차적으로 거쳐 외부로 방출될 수 있다. 또한 상기 반도체 칩(101)의 측면(미도시)으로 방출된 열은 반도체 칩(101)의 측면으로부터 봉지재(104), 및 메탈 프레임(102)을 순차적으로 거쳐 외부로 방출될 수 있다.
일 실시예에서, 본 개시의 반도체 패키지(100)는 열 전도도가 상대적으로 높은 히트싱크(107) 및 메탈 프레임(102)의 외벽(102a)이 외부에 노출되어 있으므로, 반도체 칩(101)에서 발생하는 열은 보다 효율적으로 외부로 방출될 수 있다.
도 2는 본 개시의 일 실시예에 따른 반도체 패키지(100a)의 단면도이다. 반도체 패키지(100a)는 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)를 포함할 수 있다. 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106), 및 히트싱크(107)에 관한 기술적 사상은 도 1을 참조하여 설명한 기술적 사상과 실질적으로 동일하므로, 자세한 내용은 생략한다.
도 2를 참조할 때, 반도체 패키지(100a)의 봉지재(104)는 반도체 칩(101)의 측면 및 메탈 프레임(102)의 내벽(102b)을 덮을 수 있지만, 반도체 칩(101)의 상면(112) 및 메탈 프레임(102)의 상면은 덮지않을 수 있다. 즉, 반도체 칩(101)의 상면은 봉지재(104)에 의해 노출될 수 있다.
일 실시예에서, 반도체 칩(101)의 상면과 봉지재(104)의 상면은 접착필름(106)과 맞닿을 수 있다. 이에 따라, 반도체 패키지(100)의 두께가 작아질 수 있고, 반도체 칩(101)에서 발생하는 열은 봉지재(104)를 통하지 않고, 반도체 칩(101)의 상면(112)에 위치하는 접착필름(106) 및 상기 접착필름(106) 상의 히트싱크(107)를 순차적으로 통과하여 외부로 방출될 수 있다. 반도체 칩(101)에서 발생하는 열은 접착필름(106) 및 히트싱크(107)보다 상대적으로 열 전도도가 작은 봉지재(104)를 통하지 않을 수 있다. 이에 따라, 상기 열의 이동 저항이 줄어들 수 있고, 이에 따라 반도체 패키지(100b)의 방열 성능은 개선될 수 있다.
도 3은 본 개시의 일 실시예에 따른 반도체 패키지(100)의 도 1의 직선 a에서의 평면도이다. 전술한 바와 같이, 반도체 패키지(100)의 메탈 프레임(102)은 내벽(102b)에 의해 형성된 공동(114)을 포함할 수 있다. 메탈 프레임(102)의 공동(114)에는 반도체 칩(101)이 배치될 수 있다. 반도체 칩(101)의 메탈 프레임(102)과의 전기적 단락을 방지하기 위해, 반도체 칩(101)은 메탈 프레임(102)의 내벽(102b)과 소정거리(d) 이격되어 배치될 수 있다. 메탈 프레임(102)의 내벽(102b)과 반도체 칩(101)이 이격되어 형성된 공간에는 봉지재(104)가 형성될 수 있다. 봉지재(104)는 메탈 프레임(102)과 반도체 칩(101) 상호간의 전기적 단락을 방지하도록 구성될 수 있고, 메탈 프레임(102) 및 반도체 칩(101)을 재배선 층(103) 상에 고정시키도록 구성될 수 있다.
일 실시예에서, 도 3에 도시된 바와 같이, 메탈 프레임(102)은 내부에 공동(114)을 포함하는 직육면체 형상일 수 있다. 하지만, 전술한 형상에 한정되지 않고, 메탈 프레임(102)은 보다 다양한 형상일 수 있다. 예를 들어, 메탈 프레임(102)은 내부에 공동(114)을 포함하는 원기둥 또는 다각기둥의 형상일 수 있다.
일 실시예에서, 반도체 칩(101) 및 메탈 프레임(102)의 내벽(102b) 사이의 이격 거리(d)가 짧을 수록, 반도체 패키지(100)의 방열 효과가 개선될 수 있다. 다시 말해, 상기 이격 거리(d)가 짧을 수록, 메탈 프레임(102) 보다 상대적으로 열 전도도가 낮은 봉지재(104)가 차지하는 공간의 부피가 감소할 수 있다. 이에 따라, 반도체 칩(101)에서 발생하는 열의 이동 저항이 줄어 들어, 반도체 패키지(100)의 방열 효과가 개선될 수 있다.
종래에는 프린팅 몰드(Printing Mold) 기법을 사용하여, 반도체 칩(101) 및 메탈 프레임(102)의 내벽(102b) 사이의 이격된 공간을 봉지재(104)로 채울 수 있었다. 상기 프린팅 몰드(Printing Mold) 기법의 경우에는, 몰드 공정 진행 시, 반도체 칩(101) 및 메탈 프레임(102) 사이의 이격된 공간에서 공기가 포획될 수 있었다. 이에 따라, 상기 공간에 포획된 공기를 배출해야 하는 별도의 공정이 필요했다. 따라서, 상기 포획된 공기를 배출해야 하는 별도의 공정을 진행하기 위해서는, 반도체 칩(101) 및 메탈 프레임(102)의 내벽(102b) 사이 이격 거리(d)는 최소 250 마이크로미터 이상을 유지하고 있어야 했다.
하지만, 본 개시의 일 실시예에서 반도체 칩(101) 및 메탈 프레임(102) 사이의 이격된 공간은 진공 압착 몰드(Vacuum Compression Mold) 기법을 이용하여 봉지재(104)로 채워질 수 있다. 상기 진공 압착 몰드 기법은 반도체 칩(101) 및 메탈 프레임(102)의 내벽(102b) 사이 이격된 공간을 진공으로 만든 후, 봉지재(104)에 압력을 가해 상기 이격된 공간에 봉지재(104)를 채워 넣는 기법일 수 있다. 상기 진공 압착 몰드 기법은 종래의 프린팅 몰드 기법과 달리 반도체 칩(101) 및 메탈 프레임(102) 사이의 이격된 공간에서 공기가 포획될 가능성이 극히 낮아, 공기를 배출해야 하는 별도의 공정이 필요하지 않을 수 있다. 따라서, 본 개시의 일 실시예에서 메탈 프레임(102)의 내벽(102b)과 반도체 칩(101) 사이 이격 거리(d)는 약 50 마이크로미터 내지 약 150 마이크로미터일 수 있다. 본 개시의 일 실시예로, 메탈 프레임(102)의 내벽(102b)과 반도체 칩(101) 사이의 이격 거리(d)는 약 100 마이크로미터일 수 있고, 이는 종래의 거리(d)와 비교했을 때 약 2배 내지 약 3배 줄어든 거리일 수 있다.
일 실시예에서, 반도체 칩(101) 및 메탈 프레임(102)의 내벽(102b) 사이의 이격 거리(d)가 약 100 마이크로미터 정도로 줄어들 수 있어서, 반도체 패키지(100)의 방열 효과는 개선될 수 있다. 또한 반도체 칩(101) 및 메탈 프레임(102) 사이의 이격 거리(d)가 감소함에 따라, 반도체 웨이퍼(wafer)상에 반도체 칩들(101)을 형성하는 공정에 있어서 상기 반도체 칩들(101) 상호간의 간격을 줄일 수 있다. 따라서, 종래보다 상기 웨이퍼 상에 더 많은 반도체 칩들(101)을 배치할 수 있어 반도체 패키지(100)의 생산 수율이 증대될 수 있다.
도 4는 본 개시의 일 실시예에 따른 반도체 패키지(100b)의 단면도이다. 반도체 패키지(100b)는 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)를 포함할 수 있다. 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106), 및 히트싱크(107)에 관한 기술적 사상은 도 1을 참조하여 설명한 기술적 사상과 실질적으로 동일하므로, 자세한 내용은 생략한다.
일 실시예에서, 반도체 패키지(100b)의 메탈 프레임(102)의 두께는 반도체 칩(101)의 두께보다 작을 수 있다. 즉, 메탈 프레임(102)의 상면은 반도체 칩(101)의 상면보다 낮은 높이에 있을 수 있다.
도 5 및 도 6은 본 개시의 일 실시예에 따른 반도체 패키지들(200a, 200b)의 단면도이다. 반도체 패키지들(200a, 200b)은 반도체 칩(101), 메탈 프레임(201), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)를 포함할 수 있다. 반도체 칩(101), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106), 및 히트싱크(107)에 관한 기술적 사상은 도 1을 참조하여 설명한 기술적 사상과 실질적으로 동일하므로, 자세한 내용은 생략한다.
도 5 및 도 6을 참조할 때, 반도체 패키지들(200a, 200b)의 메탈 프레임(201)은 메탈 프레임(201)의 내벽(202a)을 형성하는 제1 영역(202) 및 상기 제1 영역(202)에서 외측으로 연장되고, 메탈 프레임(201)의 외벽(203a)을 형성하는 제2 영역을 포함할 수 있다. 일 실시예에서, 제1 영역(202)의 두께와 제2 영역(203)의 두께는 다를 수 있다. 다시 말해, 제1 영역(202)의 상면과 제2 영역(203)의 상면은 다른 높이에 있을 수 있다. 예를 들어, 제1 영역(202)의 두께는 제2 영역(203)의 두께보다 클 수 있다.
일 실시예에서, 메탈 프레임(201)의 제1 영역(202)은 반도체 패키지들(200a, 200b)의 개별화 공정에서 절단되지 않는 영역일 수 있고, 제2 영역(203)은 반도체 패키지들(200a, 200b)의 개별화 공정에서 절단되는 영역일 수 있다. 본 개시의 일 실시예에서, 제1 영역(202)의 소재와 제2 영역(203)의 소재는 다를 수 있다. 예를 들어, 제2 영역(203)의 소재는 제1 영역(202)의 소재보다 강성이 약한 소재를 포함할 수 있다. 이에 따라, 반도체 패키지들(200a, 200b)의 개별화 공정에서 반도체 패키지들(200a, 200b)의 절단 공정의 유연성이 증대될 수 있다. 예를 들어, 제2 영역(203)의 절단을 위한 절단 블레이드의 선택의 폭이 넓어질 수 있고, 또한 제2 영역(203)의 절단 공정이 신속히 진행될 수 있다.
일 실시예에서, 메탈 프레임(201)의 제1 영역(202)은 반도체 패키지(200a, 200b) 내부에 위치하여 외부에 노출되지 않을 수 있다. 또한, 메탈 프레임(201)의 제2 영역(203)의 외벽(203a)은 반도체 패키지(200a, 200b)의 측면과 동일 평면 상에 있을 수 있다. 즉, 제2 영역(203)의 외벽(203a)은 반도체 패키지(200a, 200b)의 측면과 자기 정렬될 수 있다. 반도체 패키지(200a, 200b)를 측면에서 관측할 때, 메탈 프레임(201)의 외벽(203a)이 외부에 노출될 수 있다.
도 5를 참조할 때, 메탈 프레임(201)의 제1 영역(202)의 두께는 제2 영역(203)의 두께보다 클 수 있다. 또한, 제1 영역(202)의 두께는 반도체 칩(101)의 두께와 실질적으로 동일할 수 있고, 이에 따라 제1 영역(202)의 상면 및 반도체 칩(101)의 상면은 실질적으로 동일한 높이에 있을 수 있다. 제1 영역(202)의 상면 및 반도체 칩(101)의 상면에는 봉지재(104)가 구비될 수 있고, 봉지재(104)는 제1 영역(202) 및 반도체 칩(101)과 맞닿을 수 있다.
도 6을 참조할 때, 메탈 프레임(201)의 제1 영역(202)의 두께는 제2 영역(203)의 두께보다 클 수 있다. 또한, 제1 영역(202)의 두께는 반도체 칩(101)의 두께와 실질적으로 동일할 수 있고, 이에 따라 제1 영역(202)의 상면 및 반도체 칩(101)의 상면은 실질적으로 동일한 높이에 있을 수 있다. 다만, 제1 영역(202)의 상면 및 반도체 칩(101)의 상면에는 봉지재(104)가 구비되지 않을 수 있다. 제1 영역(202)의 상면 및 반도체 칩(101)의 상면에는 접착필름(106)이 구비될 수 있고, 제1 영역(202) 및 반도체 칩(101)과 맞닿을 수 있다.
일 실시예에서, 메탈 프레임(201)의 제2 영역(203)의 두께가 제1 영역(202)의 두께보다 작을 수 있어서, 반도체 패키지들(200a, 200b)의 개별화 공정에서 반도체 패키지들(200a, 200b)의 절단 공정의 유연성이 증대될 수 있다.
도 7 및 도 8은 본 개시의 일 실시예에 따른 반도체 패키지들(200c, 200d)의 단면도들이다. 반도체 패키지들(200c, 200d)은 반도체 칩(101), 메탈 프레임(201), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)를 포함할 수 있다. 반도체 칩(101), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106), 및 히트싱크(107)에 관한 기술적 사상은 도 1을 참조하여 설명한 기술적 사상과 실질적으로 동일하므로, 자세한 내용은 생략한다.
도 7 및 도 8을 참조할 때, 반도체 패키지들(200c, 200d)의 메탈 프레임(201)은 메탈 프레임(201)의 내벽(202a)을 형성하는 제1 영역(202) 및 상기 제1 영역(202)에서 외측으로 연장되고, 메탈 프레임(201)의 외벽(203a)을 형성하는 제2 영역(203)을 포함할 수 있다. 일 실시예에서, 제1 영역(202)의 두께와 제2 영역(203)의 두께는 다를 수 있다. 다시 말해, 제1 영역(202)의 상면과 제2 영역(203)의 상면은 다른 높이에 있을 수 있다. 예를 들어, 제1 영역(202)의 두께는 제2 영역(203)의 두께보다 클 수 있다.
도 7을 참조할 때, 메탈 프레임(201)의 제1 영역(202)의 두께는 제2 영역(203)의 두께보다 클 수 있다. 예를 들어, 제1 영역(202)의 두께는 재배선 층(103)의 상면으로부터 접착필름(106)의 하면까지의 길이 값과 실질적으로 동일할 수 있다. 이에 따라, 제1 영역(202)의 상면은 접착필름(106)과 맞닿을 수 있다. 또한, 제2 영역(203)의 두께는 반도체 칩(101)의 두께와 실질적으로 동일할 수 있고, 이에 따라, 제2 영역(203)의 상면 및 반도체 칩(101)의 상면은 실질적으로 동일한 높이에 있을 수 있다. 제2 영역(203)의 상면 상에 봉지재(104)가 구비될 수 있다.
도 8을 참조할 때, 메탈 프레임(201)의 제1 영역(202)의 두께는 제2 영역(203)의 두께보다 클 수 있다. 예를 들어, 제1 영역(202)의 두께는 재배선 층(103)의 상면으로부터 접착필름(106)의 하면까지의 길이 값과 실질적으로 동일할 수 있다. 이에 따라, 제1 영역(202)의 상면은 접착필름(106)과 맞닿을 수 있다. 또한, 제2 영역(203)의 두께는 반도체 칩(101)의 두께보다 작을 수 있다. 즉, 제2 영역(203)의 상면은 반도체 칩(101)의 상면보다 낮은 높이에 있을 수 있다. 또한, 제2 영역(203)의 상면 상에 봉지재(104)가 구비될 수 있다.
일 실시예에서, 메탈 프레임(201)의 제2 영역(203)의 두께가 제1 영역(202)의 두께보다 작을 수 있어서, 반도체 패키지들(200c, 200d)의 개별화 공정에서 반도체 패키지들(200c, 200d)의 절단 공정의 유연성이 증대될 수 있다.
일 실시예에서, 전술한 제1 영역(202) 및 제2 영역(203)은 상호 별개일 수 있고, 또한 제1 영역(202) 및 제2 영역(203)은 상호 접촉되어 일체화될 수도 있다.
도 9는 본 개시의 일 실시예에 따른 반도체 패키지(300)의 사시도이다. 반도체 패키지(300)는 반도체 칩(101), 메탈 프레임(102), 봉지재(104), 재배선 층(103), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)를 포함할 수 있다. 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(1104), 외부 연결단자(105), 접착필름(106), 및 히트싱크(107)에 관한 기술적 사상은 도 1을 참조하여 설명한 기술적 사상과 실질적으로 동일하므로, 자세한 설명은 생략한다.
일 실시예에서, 반도체 패키지(300)는 히트싱크(107)의 측면에서부터 반도체 패키지(300)의 측면까지 연장된 돌출부(301)를 더 포함할 수 있다. 돌출부(301)는 후술할 히트싱크들의 집단(도10, 350)의 연결영역(S)이 반도체 패키지(300)의 개별화 공정에 의해 절단된 후, 잔여하는 연결영역(S)의 일 영역일 수 있다.
일 실시예에서, 돌출부(301)의 상면은 히트싱크(107)의 상면과 동일한 높이에 있을 수 있다. 또한, 돌출부(301)의 외측면(301a)는 반도체 패키지(300)의 측면과 자기 정렬될 수 있다. 또한, 돌출부(301)는 히트싱크(107)와 일체화될 수 있다.
일 실시예에서, 복수의 돌출부(301)가 히트싱크(107)의 일 측면에서 반도체 패키지(300)의 일 측면까지 연장되어 형성될 수 있다. 예를 들어, 도 9에 도시된 바와 같이, 2개의 돌출부(301)가 히트싱크(107)의 일 측면에서 반도체 패키지(300)의 일 측면까지 연장되어 형성될 수 있다. 다만, 히트싱크(107)의 일 측면에서 반도체 패키지(300)의 일 측면까지 연장되어 형성되는 돌출부(301)의 개수는 전술한 바에 한정되지 않고 다양할 수 있다.
일 실시예에서, 히트싱크(107)의 일 측면에서 반도체 패키지(300)의 일 측면까지 연장되어 형성되는 돌출부(301)의 개수가 복수 개일 때, 복수의 돌출부들(301) 사이에 히트싱크(107)의 상면과 접착필름(106)의 상면의 높이 차로 단차(D1)가 형성될 수 있다. 히트싱크(107)의 일 측면에서 형성되는 단차(D1)의 개수는 히트싱크(107)의 일 측면에서 형성되는 돌출부(301)의 개수에 따라 상이할 수 있다. 예를 들어, 도 9를 참조할 때, 히트싱크(107)의 일 측면에서 형성되는 돌출부(301)의 개수가 2개일 때, 히트싱크(107)의 일 측면에서 형성되는 단차(D1)의 개수는 3개일 수 있다.
일 실시예에서, 히트싱크(107)의 일 측면에서 반도체 패키지(300)의 일 측면까지 연장되어 형성되는 돌출부(301)의 개수는 하나일 수도 있다. 히트싱크(107)의 일 측면에서 형성되는 돌출부(301)의 개수가 하나일 때, 히트싱크(107)의 일 측면에서 형성되는 단차(D1)의 개수는 2개일 수 있다.
일 실시예에서, 돌출부(301)의 소재는 히트싱크(107)의 소재는 다를 수 있다. 예를 들어, 돌출부(301)의 소재는 히트싱크(107)의 소재보다 강성이 약할 수 있다. 일 실시예로, 돌출부(301)는 금속계 소재, 세라믹계 소재, 탄소계 소재 및 고분자계 소재를 포함할 수 있다. 이에 따라, 후술할 반도체 패키지(300)의 개별화 공정에서 연결 영역(S)의 절단이 용이할 수 있다.
도 10은 본 개시의 일 실시예인 복수 개의 히트싱크들(107)이 연결되어 있는 히트싱크들의 집단(350)의 평면도이다. 도 11은 본 개시의 일 실시예인 히트싱크들의 집단(350)의 도 10의 직선 b에서의 단면도이고, 도 12는 본 개시의 일 실시예인 히트싱크들의 집단(350)의 도 10의 직선 c에서의 단면도이다.
도 10 내지 도 12를 참조할 때, 히트싱크들(107)은 다른 히트싱크들(107)과 연결 영역(S)에 의해 상호 연결되어, 히트싱크들의 집단(350)을 형성할 수 있다. 보다 구체적으로, 히트싱크(107)는 상기 히트싱크(107)의 측면의 4 방향에서 다른 히트싱크들(107)과 연결 영역(S)에 의해 연결되어 히트싱크들의 집단(350)을 형성할 수 있다.
일 실시예에서, 연결 영역(S)은 제1 방향(X)의 길이 값인 제1 길이(w)를 가질 수 있고, 제1 방향(X)과 수직한 제2 방향(Y)의 길이 값인 제2 길이(t)를 가질 수 있다. 제1 길이(w) 및 제2 길이(t) 값은 다양한 값으로 결정될 수 있다.
일 실시예에서, 히트싱크들의 집단(350)은 복수의 반도체 패키지들(300)이 개별 반도체 패키지(300)로 절단되기 전에 복수의 반도체 패키지들(300)의 접착필름(106)의 상면에 위치하여 고정될 수 있다. 히트싱크들(107)이 연결 영역(S)에 의해 히트싱크의 집단(350)을 이룰 수 있어서, 반도체 패키지들(300)의 상면에 히트싱크의 집단(350)을 용이하게 정렬하고 탑재할 수 있다. 또한, 히트싱크들의 집단(350)을 접착필름(106) 상에 위치시킨 후, 접착필름(106)에 열과 압력을 가할 수 있다. 접착필름(106)은 히트싱크들의 집단(350)을 복수의 반도체 패키지들(300)의 상부에 안정적으로 고정시킬 수 있다.
일 실시예에서, 히트싱크들의 집단(350)이 복수의 반도체 패키지들(300) 상에 안정적으로 탑재되면, 복수의 반도체 패키지들(300)은 절단 공정을 통해 개별의 반도체 패키지들(300)로 절단될 수 있다. 도 10을 참조할 때, 절단 라인(L)은 복수개의 연결 영역(S) 상에 형성될 수 있다. 절단 라인(L)은 제1 길이 (w) 및 제2 길이(t)를 가지는 연결 영역(S) 상에서 형성될 수 있으므로, 연결 영역(S)의 제1 길이(w) 및 제2 길이(t)가 작게 형성될수록, 히트싱크들의 집단(350)이 탑재된 복수의 반도체 패키지들(300)을 개별 반도체 패키지들(300)로 절단하는 절단 공정이 용이할 수 있다.
또한, 히트싱크들의 집단(350)은 일체적으로 핸들링이 가능하므로, 본 개시의 실시예는 상기 히트싱크들의 집단(350)의 가공, 운반, 및 절단의 공정에 있어서 용이성을 제공할 수 있다.
도 11을 참조할 때, 연결 영역(S)이 형성되지 않는 부분(즉, 연결 영역들(S) 사이의 공간)에서 히트싱크(107)의 상면과 접착필름(106)의 상면의 높이 차로 인한 단차(D1)가 형성될 수 있다. 또한, 도 12를 참조할 때, 연결 영역(S)이 형성된 부분에서는 단차(D1)가 형성되지 않을 수 있다.
도 13은 본 개시의 일 실시예인 히트싱크들의 집단(350)이 탑재된 복수의 반도체 패키지들(300)의 도 10의 직선 b에서의 단면도이다. 또한, 도 14는 본 개시의 일 실시예인 히트싱크들의 집단(350)이 탑재된 복수의 반도체 패키지들(300)의 도 10의 직선 c에서의 단면도이다.
도 13을 참조할 때, 반도체 패키지들(300)의 절단 공정은 연결 영역(S)이 형성되지 않은 부분에서는 접착필름(106), 봉지재(104), 메탈 프레임(201)의 제2 영역(203), 및 재배선 층(103)을 순차적으로 절단하는 공정을 포함할 수 있다. 또한, 도 14를 참조할 때, 반도체 패키지들(300)의 절단 공정은 연결 영역(S)이 형성된 부분에서는 연결 영역(S), 접착필름(106), 봉지재(104), 메탈 프레임(201)의 제2 영역(203), 및 재배선 층(103)을 순차적으로 절단하는 공정을 포함할 수 있다.
일 실시예에서, 연결 영역(S)의 소재의 강성이 히트싱크(107)의 소재의 강성보다 약할 경우, 반도체 패키지들(300)의 절단 공정이 용이할 수 있다. 또한, 연결 영역(S)의 제1 길이(w) 및 제2 길이(t)를 최소화하여, 절단 공정을 용이하게 할 수도 있다.
일 실시예에서, 메탈 프레임(201)의 제2 영역(203)이 제1 영역(202)의 소재보다 강성이 약한 소재를 포함할 수 있어서, 반도체 패키지들(300)의 절단 공정이 용이할 수 있다. 일 실시예에서, 메탈 프레임(201)의 제2 영역(203)의 두께가 제1 영역(202)의 두께보다 작을 수 있어서, 반도체 패키지들(300)의 절단 공정이 용이할 수 있다.
도 15는 본 개시의 일 실시예인 반도체 패키지(300a)의 평면도이다. 반도체 패키지(300a)는 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)를 포함할 수 있다. 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)에 관한 기술적 사상은 도 1을 참조하여 설명한 기술적 사상과 실질적으로 동일하므로, 자세한 설명은 생략한다.
도 15를 참조할 때, 접착필름(106)의 풋프린트는 반도체 패키지(300a)의풋프린트보다 작을 수 있다. 또한, 접착필름(106)의 풋프린트는 봉지재(104)의 풋프린트보다 작을 수 있다. 도 15에 도시된 바와 같이, 접착필름(106)의 풋프린트는 히트싱크(107)의 풋프린트보다 크고, 봉지재(104)의 풋프린트보다 작을 수 있다.
일 실시예에서, 반도체 패키지(300a)를 위에서 아래로 내려다 볼 때, 접착필름(106) 및 봉지재(104) 중 적어도 어느 하나가 외부에 노출되어, 관측될 수 있다. 예를 들어, 도 15에 도시된 바와 같이, 접착필름(106)의 풋프린트가 히트싱크(107)의 풋프린트보다 크고, 봉지재(104)의 풋프린트보다 작은 경우, 반도체 패키지(300a)를 위에서 아래로 내려다 볼 때, 접착필름(106) 및 봉지재(104)가 모두 외부에 노출될 수 있다.
다만 이에 한정되지 않고, 도 9에 도시된 바와 같이, 접착필름(106)의 풋프린트가 히트싱크(107)의 풋프린트보다 크고, 봉지재(104)의 풋프린트와 실질적으로 동일한 경우, 반도체 패키지(300)를 위에서 아래로 내려다 볼 때, 봉지재(104)는 외부에 노출되지 않고, 접착필름(106)만이 외부에 노출될 수 있다.
일 실시예에서, 반도체 패키지(300, 300a)를 위에서 아래로 내려다 볼 때, 접착필름(106) 및 봉지재(104)의 노출 면적은 반도체 패키지(300, 300a) 상면의 면적의 약 5% 내지 약 40%일 수 있다.
도 16 및 도 17은 본 개시의 일 실시예에 따른 반도체 패키지들(300b, 300c)의 사시도들이다. 반도체 패키지들(300b, 300c)은 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)를 포함할 수 있다. 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)에 관한 기술적 사상은 도 1을 참조하여 설명한 기술적 사상과 실질적으로 동일하므로, 자세한 설명은 생략한다.
도 16 및 도 17을 참조할 때, 반도체 패키지들(300b, 300c)은 봉지재(104) 상에서 히트싱크(107)의 측면의 적어도 일 부분 및 상기 돌출부(301)의 내측면의 적어도 일 부분을 덮고 히트싱크(107)의 상면 및 돌출부(301)의 상면을 외부에 노출시키도록, 히트싱크(107)를 둘러싸는 방열 몰딩부(310)를 더 포함할 수 있다. 방열 몰딩부(310)는 반도체 패키지(300b, 300c)의 측면과 자기 정렬될 수 있다.
본 개시의 반도체 패키지들(300b, 300c)의 방열 몰딩부(310)는 히트싱크(107)를 견고하게 봉지재(104) 상에 고정시킬 수 있고, 반도체 칩(101)에서 발생한 열을 히트싱크(107)의 중앙부로 집중시켜 반도체 패키지(300b, 300c)의 방열 효과를 개선시킬 수 있다.
일 실시예에서, 방열 몰딩부(310)는 금속계 소재, 세라믹계 소재, 탄소계 소재, 및 고분자계 소재 등의 다양한 소재를 포함할 수 있다. 일 실시예로 상기 방열 몰딩부(310)는 에폭시 몰딩 컴파운드일 수 있다.
일 실시예에서, 전술한 바와 같이, 방열 몰딩부(310)의 외측면은 반도체 패키지(300b, 300c)의 측면과 자기정렬될 수 있다. 또한, 반도체 패키지(300b, 300c)를 위에서 아래로 내려다볼 때, 반도체 패키지(300b, 300c)의 방열 몰딩부(310), 히트싱크(107) 및 돌출부(301)의 풋프린트의 합은 반도체 패키지(300b, 300c)의 풋프린트와 실질적으로 동일할 수 있다.
도 16을 참조할 때, 반도체 패키지(300b)의 방열 몰딩부(310)는 히트싱크(107)의 측면의 전부를 덮을 수 있다. 이에 따라, 히트싱크(107)의 측면은 외부에 노출되지 않을 수 있다. 또한, 방열 몰딩부(310)는 돌출부(301)의 내측면을 완전히 덮고, 외측면(301a)은 외부에 노출시킬 수 있다. 방열 몰딩부(310)의 두께는 히트싱크(107) 및 돌출부(301)의 두께와 실질적으로 동일할 수 있다. 즉, 방열 몰딩부(310)의 상면은 히트싱크(107)의 상면 및 돌출부(301)의 상면과 자기정렬될 수 있다.
도 17을 참조할 때, 반도체 패키지(300c)의 방열 몰딩부(310)는 히트싱크(107)의 측면의 일 부분만을 덮을 수 있다. 이에 따라, 히트싱크(107)의 측면 중 일 부분은 외부에 노출될 수 있다. 또한, 방열 몰딩부(310)는 돌출부(301)의 내측면의 일 부분만을 덮고, 외측면(301a)은 외부에 노출시킬 수 있다. 방열 몰딩부(310)의 두께는 히트싱크(107) 및 돌출부(301)의 두께보다 작을 수 있다. 이에 따라, 히트싱크(107)의 상면과 방열 몰딩부(310)의 상면 사이에 단차(D2)가 형성될 수 있다.
도 18은 본 개시의 일 실시예에 따른 반도체 패키지(400)의 사시도이다. 반도체 패키지(400)는 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 및 접착필름(106)을 포함할 수 있다. 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 및 접착필름(106)에 관한 기술적 사상은 도 1을 참조하여 설명한 기술적 사상과 실질적으로 동일하므로, 자세한 설명은 생략한다.
일 실시예에서, 반도체 패키지(400)는 히트싱크(401)를 더 포함할 수 있다. 도 18에 도시된 바와 같이, 히트싱크(401)는 제1 방열층(402) 및 상기 제1 방열층(402) 상의 제2 방열층(403)을 포함할 수 있다. 제2 방열층(403)의 풋프린트는 제1 방열층(402)의 풋프린트보다 작을 수 있다. 제1 방열층(402)및 제2 방열층(403)의 풋프린트의 차이 및 제2 방열층(403)의 높이에 의해, 히트싱크(401)는 역전된 T자형(inverted T)의 형상일 수 있다.
일 실시예에서, 제1 방열층(402) 및 제2 방열층(403)의 소재는 실질적으로 동일할 수 있다. 보다 구체적으로, 제1 방열층(402) 및 제2 방열층(403)은 동일한 소재로 상호 결합되어 일체화될 수 있다.
일 실시예에서, 제1 방열층(402) 및 제2 방열층(403)의 소재는 다를 수 있다. 예를 들어, 제1 방열층(402)의 소재는 제2 방열층(403)의 소재보다 열 전도성이 높은 금속을 포함할 수 있다. 다만 이에 한정되지 않고, 제2 방열층(403)의 소재는 제1 방열층(402)의 소재보다 열 전도성이 높은 금속을 포함할 수도 있다.
일 실시예에서, 제1 방열층(402) 및 제2 방열층(403)은 실질적으로 동일한 두께일 수 있다. 다만 이에 한정되지 않고, 제1 방열층(402) 및 제2 방열층(403)은 다른 두께일 수도 있다. 제1 방열층(402) 및 제2 방열층(403)의 두께의 합은 약 280 마이크로미터 내지 약 560 마이크로미터일 수 있고, 전체 반도체 패키지(400) 두께의 약 25퍼센트 내지 약 40퍼센트일 수 있다.
도 18을 참조할 때, 제1 방열층(402)의 풋프린트는 접착필름(106)의 풋프린트보다 작을 수 있고, 제2 방열층(403)의 풋프린트는 제1 방열층(402)의 풋프린트보다 작을 수 있다. 이에 따라, 반도체 패키지(400)는 제1 방열층(402)의 상면과 접착필름(106)의 상면의 높이 차로 형성된 단차(D3)를 포함할 수 있다. 또한, 반도체 패키지(400)는 제2 방열층(403)의 상면과 제1 방열층(402)의 상면의 높이 차로 형성된 단차(D4)를 포함할 수도 있다.
도 19는 본 개시의 일 실시예에 따른 반도체 패키지(400a)의 사시도이다. 반도체 패키지(400a)는 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(401)를 포함할 수 있다. 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(401)에 관한 기술적 사상은 도 1을 참조하여 설명한 기술적 사상과 실질적으로 동일하므로, 자세한 설명은 생략한다.
일 실시예에서, 반도체 패키지(400a)는 히트싱크(401)의 제1 방열층(402)의 측면에서부터 반도체 패키지(400a)의 측면까지 연장된 돌출부(301)를 더 포함할 수 있다. 돌출부(301)는 도 10을 참조하여 설명한 히트싱크들의 집단의 연결영역(S)이 반도체 패키지(400a)의 개별화 공정에 의해 절단된 후, 잔여하는 연결영역(S)의 일 영역일 수 있다.
일 실시예에서, 돌출부(301)의 상면은 제1 방열층(402)의 상면과 동일한 높이에 있을 수 있다. 또한, 돌출부(301)의 외측면(301a)는 반도체 패키지(400a)의 측면과 자기 정렬될 수 있다.
일 실시예에서, 복수의 돌출부(301)가 제1 방열층(402)의 일 측면에서 반도체 패키지(400a)의 일 측면까지 연장되어 형성될 수 있다. 예를 들어, 도 19에 도시된 바와 같이, 2개의 돌출부(301)가 제1 방열층(402)의 일 측면에서 반도체 패키지(400a)의 일 측면까지 연장되어 형성될 수 있다. 다만, 제1 방열층(402)의 일 측면에서 반도체 패키지(400a)의 일 측면까지 연장되어 형성되는 돌출부(301)의 개수는 전술한 바에 한정되지 않고 다양할 수 있다.
도 19에 개시된 반도체 패키지(400a)의 돌출부(301)의 기타 기술적 사상은 도 9를 참조하여 설명한 반도체 패키지(300)의 돌출부(301)의 기술적 사상과 실질적으로 동일하므로 자세한 설명은 생략한다.
도 19를 참조할 때, 반도체 패키지(400a)는 제1 방열층(402)의 상면과 접착필름(106)의 상면의 높이 차로 형성된 단차(D3)를 포함할 수 있고, 제2 방열층(403)의 상면과 제1 방열층(402)의 상면의 높이 차로 형성된 단차(D4)를 포함할 수 있다.
일 실시예에서, 제1 방열층(402)의 상면과 접착필름(106)의 상면의 높이 차로 형성된 단차(D4)의 높이는 제1 방열층(402)의 높이와 실질적으로 동일할 수 있고, 제2 방열층(403)의 상면과 제1 방열층(402)의 상면의 높이 차로 형성된 단차(D4)의 높이는 제2 방열층(403)의 높이와 실질적으로 동일할 수 있다.
일 실시예에서, 제1 방열층(402)의 상면과 접착필름(106)의 상면의 높이 차로 형성된 단차(D3)의 높이는 제2 방열층(403)의 상면과 제1 방열층(402)의 상면의 높이 차로 형성된 단차(D4)의 높이보다 작을 수 있다. 또한, 돌출부(301)의 두께는 제1 방열층(402)의 상면과 접착필름(106)의 상면의 높이 차로 형성된 단차(D3)의 높이와 실질적으로 동일할 수 있다. 돌출부(301)의 두께가 작아질 때, 반도체 패키지(400a)의 개별화 공정에 있어서, 반도체 패키지(400a)의 절단에 필요한 외력의 세기가 작을 수 있다. 이에 따라, 반도체 패키지들(400a)의 절단 공정의 유연성이 증대될 수 있다. 다만, 상기 단차들(D3, D4)의 높이는 전술한 바에 한정되지 않고 다양한 높이 값을 가질 수 있다. 예를 들어, 제1 방열층(402)의 상면과 접착필름(106)의 상면의 높이 차로 형성된 단차(D3)의 높이는 제2 방열층(403)의 상면과 제1 방열층(402)의 상면의 높이 차로 형성된 단차(D4)의 높이 값보다 크거나 같을 수도 있다.
또한, 상기 단차들(D3, D4)의 높이의 합은 반도체 패키지(400a) 전체 두께의 약 25퍼센트 내지 약 40퍼센트 일 수 있다. 따라서, 반도체 패키지(400a)의 전체 두께가 약 1.1 밀리미터 내지 약 1.4 밀리미터일 때, 단차들(D3, D4)의 높이의 합은 약 280 마이크로미터 내지 약 560 마이크로미터일 수 있다.
도 20은 본 개시의 일 실시예에 따른 반도체 패키지(400b)의 사시도이다. 반도체 패키지(400a)는 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(401)를 포함할 수 있다. 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(401)에 관한 기술적 사상은 도 18을 참조하여 설명한 기술적 사상과 실질적으로 동일하므로, 자세한 설명은 생략한다.
일 실시예에서, 반도체 패키지(400b)는 방열 몰딩부(410)를 더 포함할 수 있다. 방열 몰딩부(410)는 히트싱크(401)를 견고하게 봉지재(104) 상에 고정시킬 수 있고, 반도체 칩(101)에서 발생한 열을 히트싱크(107)의 중앙부로 집중시켜 반도체 패키지(400b)의 방열 효과를 개선시킬 수 있다.
일 실시예에서, 방열 몰딩부(410)는 금속계 소재, 세라믹계 소재, 탄소계 소재, 및 고분자계 소재 등의 다양한 소재를 포함할 수 있다. 예를 들어, 방열 몰딩부(410)는 에폭시 몰딩 컴파운드를 포함할 수 있다.
일 실시예에서, 방열 몰딩부(410)는 제1 방열층(402)의 상면, 및 측면을 덮도록, 제1 방열층(402)을 둘러쌀 수 있다. 또한, 방열 몰딩부(410)는 제2 방열층(403)의 측면을 덮도록, 제2 방열층(403)의 측면을 둘러싸고 제2 방열층(403)의 상면을 노출시킬 수 있다.
일 실시예에서, 방열 몰딩부(410)의 상면은 제2 방열층(403)의 상면과 자기정렬될 수 있다. 즉, 방열 몰딩부(410)의 상면은 제2 방열층(403)의 상면과 동일한 높이에 있을 수 있다. 또한, 방열 몰딩부(410)의 측면은 반도체 패키지(400b)의 측면과 자기 정렬될 수 있다.
도 21은 본 개시의 일 실시예에 따른 반도체 패키지(500)의 단면도이다. 도 21을 참조할 때, 반도체 패키지(500)는 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105) 및 히트싱크(107)를 포함할 수 있다. 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105) 및 히트싱크(107)에 관한 기술적 사상은 도 1을 참조하여 설명한 기술적 사상과 실질적으로 동일하므로, 자세한 설명은 생략한다.
일 실시예에서, 반도체 패키지(500)는 접착필름(501)을 더 포함할 수 있다. 접착필름(501)의 풋프린트는 히트싱크(107)의 풋프린트 보다 클 수 있고, 접착필름(501)의 제1 방향(X)의 너비는 히트싱크(107)의 제1 방향(X)의 너비보다 클 수 있다.
일 실시예에서, 접착필름(501)은 히트싱크(107)의 측면으로 상향 연장되어, 히트싱크(107)의 측면의 적어도 일부를 덮을 수 있다. 접착필름(501)이 히트싱크(107)의 측면으로 상향 연장됨에 따라, 히트싱크(107)는 봉지재(104)와 견고하게 결합될 수 있다.
일 실시예에서, 접착필름(501)은 전도성 소재와 비전도성 소재를 포함할 수 있다. 예를 들어, 접착필름(501)의 소재는 은, 알루미늄, 실리콘 다이옥사이드, 질화알루미늄, 질화 붕소 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에서, 반도체 패키지(500)의 접착필름(501)은 히트싱크(107)의 측면을 전부 덮어, 히트싱크(107)의 상기 측면을 외부에 노출시키지 않을 수 있다. 또한, 접착필름(501)은 히트싱크(107)의 상면을 외부에 노출시킬 수 있다.
도 22는 본 개시의 일 실시예에 따른 반도체 패키지(500a)의 단면도이다. 일 실시예에서, 반도체 패키지(500a)의 접착필름(501)은 히트싱크(107)의 측면의 적어도 일부를 덮을 수 있다. 이에 따라, 히트싱크(107)의 측면 중 일 부분만이 외부에 노출될 수 있다. 도 22에 도시된 바와 같이, 접착필름(501)은 히트싱크(107)의 측면의 일 부분만을 덮고, 히트싱크(107)의 상면 및 측면의 상기 일 부분을 제외한 나머지 부분을 외부에 노출시킬 수 있다.
도 21 및 22를 참조할 때, 접착필름(501)의 제1 방향(X)의 너비는 반도체 패키지(500, 500a)의 제1 방향(X)의 너비보다 작고, 히트싱크(107)의 제1 방향(X)의 너비보다 클 수 있다. 반도체 패키지(500, 500a)를 위에서 아래로 내려다 볼 때, 히트싱크(107) 및 접착필름(501)의 풋프린트의 합은 반도체 패키지(500. 500a)의 풋프린트보다 작을 수 있다.
다만, 이에 한정되지 않고, 도 21 및 도 22에 도시된 바와 달리, 접착필름(501)의 제1 방향(X)의 너비는 반도체 패키지의 제1 방향(X)의 너비와 실질적으로 동일하고, 히트싱크(107)의 제1 방향(X)의 너비보다 클 수 있다. 이 때, 반도체 패키지(500a)를 위에서 아래로 내려다볼 때, 히트싱크(107) 및 접착필름(501)의 풋프린트의 합은 반도체 패키지의 풋프린트와 실질적으로 동일할 수 있다.
도 23은 본 개시의 일 실시예에 따른 히트싱크(600a)를 보여주는 도면이고, 도 24는 본 개시의 일 실시예에 따른 히트싱크(600a)의 제조 공정을 보여주는 도면이다. 도 25는 본 개시의 일 실시예에 따른 히트싱크(600b)를 보여주는 도면이고, 도 26은 본 개시의 일 실시예에 따른 히트싱크(600b)의 제조 공정을 보여주는 도면이다. 본 개시의 히트싱크들(600a, 600b)은 도 1을 참조하여 설명한 반도체 패키지(100)의 접착필름(106) 상에 탑재될 수 있다.
일 실시예에서, 히트싱크(600a, 600b)는 복수의 소재들을 포함할 수 있다. 예를 들어, 히트싱크(600a, 600b)는 제1 금속(601) 및 상기 제1 금속(601)과 다른 제2 금속(602)을 포함할 수 있다. 제2 금속(602)은 도금 방식에 의해 제1 금속(601) 상에 형성된 도금층일 수 있다. 제2 금속(602)은 제1 금속(601)의 산화를 방지하기 위한 것으로, 제2 금속(602)은 제1 금속(601)보다 산화 반응의 속도가 느린 금속일 수 있다. 제2 금속(602)이 제1 금속(601)의 표면 상에 도금될 수 있어서, 제1 금속(601)이 산화되어 생성된 산화막에 의한 방열 효과의 저하 현상을 방지할 수 있다.
일 실시예에서, 제1 금속(601)은 구리일 수 있고, 제2 금속(602)은 니켈일 수 있다. 또한, 제1 금속(601)은 알루미늄일 수 있고, 제2 금속(602)은 니켈일 수도 있다. 다만 이에 한정되지 않고, 제1 금속(601) 및 제2 금속(602)은 다양한 금속 소재들을 포함할 수 있다.
도 23을 참조할 때, 히트싱크(600a)의 제2 금속(602)은 제1 금속(601)의 상면 및 하면을 덮을 수 있고, 제1 금속(601)의 측면을 덮지 않고 외부에 노출시킬 수 있다. 이에 따라, 히트싱크(600a)를 측면에서 볼 때, 제1 금속(601), 및 제2 금속(602)이 외부에 노출되어 관측될 수 있다.
도 24를 참조할 때, 제1 금속(601)이 웨이퍼 레벨 또는 패널 레벨의 크기로 제작된 후, 제1 금속(601) 상에 도금 방식에 의해 제2 금속(602)이 도금층을 형성할 수 있다. 제2 금속(602)이 제1 금속(601) 상에 도금된 후에, 절단 공정을 통해 개별의 히트싱크(600a)가 형성될 수 있다. 이에 따라, 제1 금속(601)의 측면에는 제2 금속(602)이 도금되지 않을 수 있다.
도 25를 참조할 때, 히트싱크(600b)의 제2 금속(602)은 제1 금속(601)의 상면, 하면, 및 측면을 모두 덮을 수 있다. 이에 따라, 제1 금속(601)은 외부에 노출되지 않을 수 있다. 히트싱크(600b)를 측면에서 볼 때, 제2 금속(602)만이 외부에 노출되어 관측될 수 있다.
도 26을 참조할 때, 제1 금속(601)이 패키지 레벨로 개별화된 후에, 제1 금속(601) 상에 도금 방식에 의해 제2 금속(602)이 도금층을 형성할 수 있다. 이에 따라, 제1 금속(601)의 상면, 하면, 및 측면 모두에 제2 금속(602)이 도금될 수 있다.
일 실시예에서, 제2 금속(602)이 제1 금속(601)의 표면에 도금될 때, 제1 금속(601)의 두께는 제2 금속(602)의 두께의 약 10배 내지 약 1000배일 수 있다. 제2 금속(602)이 제1 금속(601)의 표면에 도금됨에 따라, 히트싱크(600a, 600b)의 방열효과가 개선될 수 있다. 또한, 히트싱크(600a, 600b)의 강성이 커질 수 있어, 외부의 충격으로부터 히트싱크(600a, 600b)의 손상을 방지할 수 있다.
일 실시예에서, 히트싱크(600a, 600b)는 산화 금속 또는 질화 금속을 포함할 수 있다. 예를 들어, 히트싱크(600a, 600b)는 산화 알루미늄 또는 질화 알루미늄을 포함할 수 있다.
전술한 바에 한정되지 않고, 본 개시의 히트싱크는 실리콘 계열의 물질을 포함할 수도 잇다. 실리콘 계열의 소재는 열 전도도가 높을 수 있고, 동시에 탄성이 있을 수 있다. 이에 따라, 히트싱크는 외부의 충격을 흡수할 수 있고, 상기 충격으로 인한 반도체 패키지의 손상을 방지할 수 있다.
본 개시의 히트싱크들은 개별 히트싱크의 크기로 절단된 후, 반도체 패키지 상에 개별적으로 안착될 수 있다. 다만 이에 한정되지 않고, 본 개시의 히트싱크들은 웨이퍼 레벨 또는 패널 레벨에 상응하는 크기로 제작되어 웨이퍼 레벨 또는 패널 레벨로 제조된 반도체 패키지 상에 탑재되고, 이후 개별화 공정을 통해 개별 히트싱크들로 절단될 수 있다.
도 27 및 도 28은 본 개시의 일 실시예에 따른 반도체 패키지(700, 700a)의 단면도들이다. 반도체 패키지(700, 700a)는 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(750)를 포함할 수 있다. 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 및 접착필름(106)에 관한 기술적 사상은 도 1을 참조하여 설명한 기술적 사상과 실질적으로 동일하므로 자세한 설명은 생략한다.
반도체 패키지(700, 700a)의 히트싱크(750)는 요철 구조의 형상일 수 있다. 상기 요철(凹凸)의 사전적 의미는 오목함과 볼록함이다. 히트싱크(750)는 기저부(도 29 및 30, 701) 및 상기 기저부(701) 상의 복수의 돌기부들(도 29 및 30, 702a, 702b)을 포함할 수 있다. 보다 구체적으로, 히트싱크(750)는 평판 형상을 갖는 기저부(701)의 상면에서 돌출되어 형성된 복수의 돌기부들(702a, 702b)을 포함할 수 있다. 복수의 돌기부들(702a, 702b)은 소정 거리 이격되어 반복적으로 배치될 수 있다. 이로 인해, 히트싱크(750)는 오목함과 볼록함이 반복되는 요철구조의 형상일 수 있다.
일 실시예에서, 히트싱크(750)의 기저부(701)의 하면은 반도체 패키지(700, 700a)의 봉지재(104) 상에서 접착필름(106)에 의해 고정될 수 있다.
도 27을 참조할 때, 반도체 패키지(700)의 메탈 프레임(102)의 두께는 반도체 칩(101)의 두께와 실질적으로 동일할 수 있다. 메탈 프레임(102)의 상면과 반도체 칩(101)의 상면에는 봉지재(104)가 구비될 수 있다. 이에 따라, 접착필름(106)은 봉지재의 상면과 맞닿을 수 있다.
도 28을 참조할 때, 반도체 패키지(700a)의 메탈 프레임(102)의 두께는 반도체 칩(101)의 두께와 실질적으로 동일할 수 있다. 메탈 프레임(102)의 상면과 반도체 칩(101)의 상면에는 봉지재(104)가 구비되지 않을 수 있다. 이에 따라, 접착필름(106)은 반도체 칩(101)의 상면 및 메탈 프레임(102)의 상면과 맞닿을 수 있다. 이에 따라, 도 28에 도시된 반도체 패키지(700a)의 두께는 도 27의 반도체 패키지(700)의 두께보다 작을 수 있다.
도 29 및 도 30은 본 개시의 일 실시예에 따른 히트싱크(750a, 750b)의 단면도들이다.
도 29 및 도 30을 참조할 때, 기저부(701)의 두께(f1)는 히트싱크(750a, 750b)의 전체 두께(f)의 약 40% 내지 약 60%를 차지할 수 있다. 예를 들어, 히트싱크(750a, 750b)의 기저부(701)의 두께(f1)는 히트싱크(750a, 750b)의 전체 두께(f)의 절반일 수 있다. 히트싱크(750a, 750b)의 전체 두께(f)가 약 400 마이크로미터일 때, 히트싱크(750a, 750b)의 기저부(701)의 두께는 약 200 마이크로미터일 수 있다.
일 실시예에서, 히트싱크(750a, 750b)의 돌기부(702a, 702b)는 이웃하는 사방의 다른 돌기부(702a, 702b)과 소정 거리(g) 이격되어 형성될 수 있다. 상기 이격 거리(g)는 약 100 마이크로미터 내지 약 300 마이크로미터일 수 있다. 보다 구체적으로, 상기 이격 거리(g)는 약 200 마이크로미터일 수 있다.
일 실시예에서, 히트싱크(750a, 750b)의 돌기부(702a, 702b)가 형성하는 너비(e)는 약 100 마이크로미터 내지 약 300 마이크로미터일 수 있다. 보다 구체적으로, 돌기부(702a, 702b)가 형성하는 너비(e)는 약 200 마이크로미터일 수 있다.
일 실시예에서, 히트싱크(750a, 750b)의 돌기부(702a, 702b)가 형성하는 두께(f2)는 히트싱크(750a, 750b)의 전체 두께(f)의 약 40퍼센트 내지 약 60퍼센트를 차지할 수 있다. 일 실시예로, 히트싱크(750a, 750b)의 돌기부(702a, 702b)의 두께(f2)는 히트싱크(750a, 750b)의 전체 두께(f)의 절반일 수 있다. 예를 들어, 상기 히트싱크(750a, 750b)의 전체 두께(f)가 약 400 마이크로미터일 때, 상기 히트싱크(750a, 750b)의 돌기부(702a, 702b)의 두께(f2)는 약 200 마이크로미터일 수 있다.
일 실시예에서, 히트싱크(750a, 750b)의 전체 두께(f)는 기저부(701)의 두께(f1) 및 돌기부(702a, 702b)의 두께(f2)의 합(f= f1+ f2)과 같을 수 있다. 일 실시예로, 히트싱크(750a, 750b)의 전체 두께(f)가 약 400 마이크로미터인 경우, 기저부(701)의 두께(f1)는 히트싱크(750a, 750b)의 전체 두께(f)의 약 40 퍼센트인 약 160 마이크로미터일 수 있고, 이 때, 돌기부(702a, 702b)의 두께(f2)는 히트싱크(750a, 750b)의 두께(f)의 약 60 퍼센트인 약 240 마이크로미터일 수 있다. 또한, 상기 기저부(701)의 두께(f1)가 히트싱크(750a, 750b)의 두께(f)의 약 60 퍼센트인 약 240 마이크로미터인 경우, 돌기부(702a, 702b)의 두께(f2)는 히트싱크(750a, 750b)의 두께(f)의 약 40 퍼센트인 약 160 마이크로미터일 수 있다. 또한, 히트싱크(750a, 750b)의 기저부(701)의 두께(f1) 및 돌기부(702a, 702b)의 두께(f2)는 실질적으로 동일할 수 있고, 일 실시예로 각각 약 200 마이크로미터일 수 있다.
도 29를 참조할 때, 히트싱크(750a)의 돌기부(702a)는 상부에서 평평한 평면을 포함할 수 있다. 또한, 도 30을 참조할 때, 히트싱크(750b)의 돌기부(702b)는 상부에서 볼록한 곡면을 포함할 수 있다. 다만 이에 한정되지 않고, 히트싱크의 상기 돌기부의 형상은 보다 다양한 형상을 할 수 있다.
일 실시예에서, 히트싱크(750a)는 소정의 두께(f)를 가진 직육면체 형상의 히트싱크를 절삭 장치를 사용하여 일부분을 절삭하는 공정을 통해, 복수의 돌기부들(702a)을 포함할 수 있다. 상기 절삭 장치의 절삭 블레이드는 복수의 돌기부들(702a) 사이의 이격 거리(g)를 절단 너비로 가질 수 있고, 또한 복수의 돌기부(702a)의 두께(f2)를 절단 깊이로 가질 수 있다. 상기 절삭 장치는 절삭 레인을 따라 움직이면서 동시에 상기 히트싱크의 일부분을 절삭할 수 있고, 이에 따라 히트싱크(750a)는 전술한 다수의 돌기부들(702a)을 포함할 수 있다.
도 30을 참조할 때, 히트싱크(750b)는 상기 전술한 절삭 장치를 통해 돌기부들(702a)을 형성한 후, 상기 돌기부들(702a)의 상부를 매끄럽게 깎는 추가적인 절삭 공정을 통해 상부에 볼록한 곡면의 형상을 갖는 돌기부들(702b)을 포함할 수 있다.
일 실시예에서, 도 29 및 도 30에 도시된 히트싱크들(750a, 750b)은 전술한 절삭 공정이 아닌 사출 성형(injection molding) 공정을 통해 형성될 수도 있다.
보다 구체적으로, 히트싱크(750a, 750b)로 형성될 소재는 사출 성형 가열실에 주입될 수 있다. 상기 가열실에 주입된 상기 히트싱크(750a, 750b)의 소재는 가열실의 고온에 의해 용융상태가 될 수 있다. 상기 용융된 소재는 도 29 및 도 30의 히트싱크(750a, 750b) 형상의 사출 공간을 포함한 사출 성형기에 주입될 수 있다. 상기 주입된 용융 상태의 소재는 히트싱크(750a, 750b)의 형상의 사출 공간을 가득 채울 수 있다. 이 후, 상기 사출 성형기는 상기 용융된 소재를 상기 사출 공간에서 냉각시켜 최종적으로 도 29 및 도 30에 도시된 히트싱크(750a, 750b)를 형성할 수 있다. 상기 사출 성형 공정을 이용하면, 상기 히트싱크(750a, 750b)의 요철 구조의 형상은 도 29 및 도 30에 도시된 것에 제한되지 않고, 상기 사출 성형기의 사출 공간의 형상에 따라 보다 다양한 형상을 할 수 있다.
도 29 및 도 30의 히트싱크(750a, 750b)는 전술한 절삭 공정, 사출 성형 공정에 한정되지 않고, 보다 다양한 공정을 통해 요철 구조를 형성할 수 있다. 일 실시예로 히트싱크(750a, 750b)의 요철 구조는 화학 반응을 통해 형성될 수 있다. 또한 일 실시예로 히트싱크(750a, 750b)는 기저부(701)에 별도로 형성된 다수의 돌기부(702a, 702b)를 물리적으로 접착시키는 공정을 통해 요철 구조를 형성할 수 있다. 이 경우 히트싱크(750a, 750b)의 돌기부(702a, 702b) 및 기저부(701)의 소재는 다를 수 있다.
일 실시예에서, 히트싱크들(750a, 750b)이 요철 구조의 형상을 할 수 있어서, 반도체 패키지(700, 700a)의 방열 성능이 개선될 수 있다. 보다 구체적으로, 반도체 패키지(700, 700a)의 히트싱크(750a, 750b)가 요철 구조를 형성함으로써, 히트싱크(750a, 750b)는 외부의 공기와 맞닿는 표면적이 넓어질 수 있다. 따라서, 히트싱크(750a, 750b)를 탑재한 반도체 패키지(700, 700a)는 반도체 패키지(700, 700a) 내 반도체 칩(101)에서 방출되는 열을 보다 신속하게 외부로 방출시킬 수 있다.
도 31 내지 도 33은 본 개시의 일 실시예에 따른 반도체 패키지의 정보가 표시된 마킹 영역을 포함하는 요철 구조의 히트싱크들(800a, 800b, 800c)의 평면도이다. 반도체 패키지는 반도체 칩(101), 메탈 프레임(102), 재배선 층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106), 및 상기 요철 구조의 히트싱크(800, 800a, 800b)를 포함할 수 있다.
도 31을 참조할 때, 히트싱크(800a)는 전술한 바와 같이, 기저부(801), 돌기부(802)를 포함할 수 있다. 또한, 히트싱크(800a)는 기저부(801) 상에서 반도체 패키지의 정보에 대한 마킹을 포함하는 마킹 영역(804), 및 기저부(801)에서 돌출된 복수의 돌기부들(802)을 포함하는 돌기 영역(803)을 포함할 수 있다.
일 실시예에서, 마킹 영역(804)에는 돌기부(802)가 형성되지 않을 수 있다. 다시 말해, 히트싱크(800a)는 일 부분에서 요철 구조를 포함하지 않을 수 있고, 마킹 영역(804)은 돌기부(802)가 형성되지 않은 기저부(801)의 표면 상에서 형성될 수 있다. 따라서, 마킹 영역(804)은 돌기부(802)의 상면보다 낮은 높이일 수 있다.
도 31에 도시된 히트싱크(800a)는 좌측 상부에서 돌기부들(802)이 형성되지 않은 기저부(801)의 평면에서 마킹 영역(804)을 포함할 수 있고, 상기 마킹 영역(804)에는 반도체 패키지 내 탑재되는 반도체 칩의 정보가 마킹될 수 있다. 다만, 마킹 영역(804)은 도 31에 도시된 위치에 한정되지 않고, 히트싱크(800a)의 보다 다양한 위치에서 형성될 수 있다.
일 실시예에서, 반도체 패키지의 마킹 영역(804)에는 반도체 칩의 종류, 개수, 성능, 제조 회사의 이름 및/또는 로고, 제조 날짜, 시리얼 넘버 등과 같은 반도체 칩에 대한 정보들이 마킹될 수 있다.
일 실시예에서, 반도체 패키지 정보의 마킹을 위해 잉크 마킹(ink marking) 기법 또는 레이저 마킹(laser marking) 기법이 이용될 수 있다.
보다 구체적으로, 잉크 마킹(ink marking)의 한 기법으로 패드 프린팅(pad printing) 기법을 이용하여 반도체 칩의 정보를 마킹할 수 있다. 상기 패드 프린팅 기법은 잉크로 채워진 팔레트를 양각 또는 음각의 패턴이 형성된 실리콘 고무의 패드로 밀어 상기 팔레트 내의 잉크를 마킹 영역(804)의 표면에 접촉 시켜 반도체 정보를 마킹할 수 있다. 상기 패드 프린팅 기법은 저렴한 비용으로 반도체 패키지의 정보를 마킹할 수 있고, 또한 상기 실리콘 고무의 패드는 탄성이 있기 때문에 고르지 않은 히트싱크의 표면에서도 반도체 정보를 깨끗하게 마킹할 수 있다.
또한, 레이저 마킹의 기법으로 반도체 칩의 정보가 마킹될 수 있다. 상기 레이저 마킹 기법은 레이저 장치를 이용해 상기 레이저 장치에서 출사되는 레이저 광을 상기 히트싱크(800a)의 마킹 영역(804)에 집속시켜, 상기 마킹 영역(804)의 일부를 움푹하게 파서 글자 또는 숫자를 새겨 반도체 칩의 정보를 표현할 수 있다. 또한 상기 레이저 장치는 상기 레이저 장치에 공급되는 전력의 세기를 조절함에 따라 레이저 광의 세기를 조절할 수 있고, 이에 따라 상기 히트싱크(800a)의 마킹 영역(804)에 형성되는 글자 및 숫자의 굵기를 조절할 수 있다.
상기 레이저 마킹의 기법에는 종래의 CO2 레이저 장치, YAG 레이저 장치, 및 다이오드(diode) 레이저 장치가 사용될 수 있다. 상기 CO2 레이저 장치는 공진기(resonator) 내부에서 질소(N2), 이산화탄소(CO2), 및 헬륨(He)을 포함할 수 있다. 상기 공진기의 내부에 고주파의 에너지가 전달되면, 상기 질소 분자는 이산화탄소 분자를 자극하고 이 때 상기 자극된 이산화탄소 분자는 여기(excited)될 수 있다. 상기 여기된 상태의 이산화탄소 분자는 기저 상태로 돌아가기 위해 에너지를 방출하는데, 이 때 약 9 마이크로미터 내지 약 11 마이크로미터의 파장을 가진 적외선의 레이저 빛을 방출할 수 있다.
상기 YAG 레이저 장치는 YAG(Yttrium Aluminum Garnet) 결정을 레이저 매질로 사용할 수 있다. 상기 YAG 결정은 이트뮴(Yd)과 알루미늄(Al)을 구성성분으로 하고 결정구조는 가넷과 비슷한 구조를 이룰 수 있다. 상기 YAG 레이저 장치는 상기 YAG 결정에 네오디뮴(Nd), 이터븀(Yb) 등 다양한 희유원소를 첨가하여 레이저 빛을 방출할 수 있다.
상기 다이오드(diode) 레이저 장치는 다이오드에 순방향의 바이어스를 인가하면 상기 다이오드의 P층에 전자와 정공이 주입될 수 있다. 상기 전자는 가전자대의 영역으로 천이할 수 있고, 상기 전자가 기저상태로 돌아올 때 레이저 빛을 방출할 수 있다.
본 개시의 히트싱크(800a)의 마킹 영역(804)의 반도체 칩 정보의 마킹에 사용되는 레이저 장치들은 전술한 상기 CO2 레이저 장치, YAG 레이저 장치, 및 다이오드(diode) 레이저 장치에 한정되지 않고 보다 다양한 레이저 장치들을 더 포함할 수 있다.
도 32를 참조할 때, 히트싱크(800b)는 기저부(801), 돌기부(802)들을 포함할 수 있다. 또한, 히트싱크(800b)는 전술한 돌기 영역(803) 및 상기 기저부(801)로부터 돌출되어 형성된 마킹 영역(805)을 포함할 수 있다.
일 실시예에서, 마킹 영역(805)은 히트싱크(800b)의 기저부(801)의 상면에서 돌출되어 형성될 수 있다. 보다 구체적으로, 마킹 영역(805)은 기저부(801)의 상면에서 돌출될 수 있고, 돌출된 마킹 영역(805)의 상면은 평면의 형상을 할 수 있다. 마킹 영역(805)의 상면의 넓이는 하나의 돌기부(802)의 상면의 넓이보다 클 수 있고, 히트싱크(800b)의 풋프린트보다 작을 수 있다. 일 실시예로, 히트싱크(800b)의 마킹 영역(805)은 상기 히트싱크(800b)의 풋프린트에서 약 10 퍼센트 내지 약 80 퍼센트를 차지할 수 있다.
일 실시예에서, 마킹 영역(805)이 기저부(801)로부터 돌출되어 형성하는 높이는 돌기부(802)의 높이와 실질적으로 동일할 수 있다. 따라서, 마킹 영역(805)의 상면은 돌기 영역(803)의 돌기부들(802)의 상면과 동일 평면 상에 있을 수 있다. 마킹 영역(805)이 기저부(801)로부터 돌출된 높이 및 돌기부들(802)이 기저부(801)로부터 돌출된 높이는 히트싱크(800b) 전체 두께의 약 40 퍼센트 내지 약 60 퍼센트 사이일 수 있다.
일 실시예에서, 마킹 영역(805)의 상면에는 전술한 잉크 마킹(ink marking) 기법 또는 레이저 마킹(laser marking) 기법에 의해 반도체 칩의 정보가 표현될 수 있다.
도 32에서는 마킹 영역(805)이 히트싱크(800b)의 좌측 상부에 형성된 것으로 도시되었지만, 마킹 영역(805)은 상기 위치에 한정되지 않고, 히트싱크(800b)의 보다 다양한 위치에서 형성될 수 있다.
도 32의 히트싱크(800b)는 기저부(801)로부터 돌출되어 형성된 마킹 영역(805)의 형상으로 인해, 외부 공기와 접촉하는 히트싱크(800b)의 단면적이 클 수 있어 방열효과가 우수할 수 있다.
도 33에 도시된 바와 같이, 히트싱크(800c)는 돌기 영역(803)에서 기저부(801) 상에 돌출된 제1 돌기부들(802a)을 포함할 수 있고, 마킹 영역(806)에서 기저부(801) 상에 돌출된 제2 돌기부들(802b)을 포함할 수 있다. 다시 말해, 복수의 돌기부들 중에서, 반도체 패키지의 정보가 마킹되는 돌기부(802b)를 포함하는 영역은 마킹 영역(806)일 수 있고, 반도체 패키지의 정보가 마킹되지 않는 돌기부(802a)를 포함하는 영역은 돌기 영역(803)일 수 있다.
일 실시예에서, 마킹 영역(806)은 기저부(801) 및 제2 돌기부들(802b)의 상면에서 반도체 패키지의 정보를 나타내는 연속적인 글자 및 숫자를 포함할 수 있다. 보다 구체적으로, 마킹 영역(806)의 하부에 위치하는 기저부(801)의 상면 및 제2 돌기부(802b)의 상면에는 반도체 칩의 정보가 표현될 수 있다. 상기 반도체 칩의 정보는 기저부(801)의 일부 및 제2 돌기부(802b)의 일부가 레이저 장치에 의해 파여서 마킹될 수 있고, 또한 기저부(801)의 일부 및 제2 돌기부(802b)의 일부에 잉크가 칠해져서 마킹될 수 있다.
일 실시예에서, 히트싱크(800c)에 형성되는 제1 돌기부(802a) 및 제2 돌기부들(802b)의 두께는 상호 다를 수 있다. 보다 구체적으로, 마킹 영역(806)에서 제2 돌기부들(802b)의 상면 및 기저부(801)에서 연속적인 글자 및 숫자를 포함하기 위해서는, 제2 돌출부들(802b)이 형성하는 두께는 작을수록 좋다. 이는 제2 돌기부들(802b)의 두께가 작을수록, 레이저 마킹의 경우 레이저 빛이 집광되는 지점의 높이의 변화가 작아 새겨지는 글씨 및 숫자가 정돈된 형상을 할 수 있고, 잉크 마킹의 경우 상기 실리콘 고무의 패드가 탄성에 의해 늘어나야 하는 길이의 변화가 작을 수 있기 때문이다.
따라서, 본 개시의 히트싱크(800c)의 마킹 영역(806)에서 제2 돌기부들(802b)이 형성하는 높이는 돌기 영역(803)의 제2 돌기부들(802a)이 형성하는 높이보다 실질적으로 작을 수 있다. 일 실시예로, 제2 돌기부들(802b)이 형성하는 높이는 제1 돌기부들(802a)이 형성하는 높이의 약 1/4 내지 약 1/2 사이일 수 있다. 본 개시의 일 실시예로 히트싱크(800c)의 전체 두께가 약 400 마이크로미터, 기저부(801)의 두께가 약 200 마이크로미터, 제1 돌기부들(802a)의 높이가 약 200 마이크로미터인 경우, 제2 돌기부(802b)들의 높이는 제1 돌기부들(802a)의 높이보다 약 2배 내지 약 4배 작을 수 있다. 이에 따라, 제2 돌기부들(802b)의 높이는 약 50 마이크로미터 내지 약 100 마이크로미터 일 수 있다.
일 실시예에서, 히트싱크(800c)의 마킹 영역(806)에서 형성된 제2 돌기부들(802b)의 낮은 높이로 인해, 히트싱크(800c)는 마킹 영역(806)의 기저부(801) 및 제2 돌기부들(802b)의 상면에서 연속적인 글자 및 숫자를 형성하여 반도체 패키지의 정보를 나타낼 수 있다. 예를 들어, 레이저 마킹의 경우, 마킹 영역(806)에서 레이저 빛이 집광되는 지점의 높이의 변화가 약 50 마이크로미터 내지 약 100 마이크로미터일 수 있다. 따라서, 레이저 빛의 집광 지점의 높이를 따로 제어하지 않아도 마킹 영역(806)에서 글자 및 숫자는 정돈된 형상으로 연속적으로 마킹될 수 있다. 또한 상기 레이저 빛의 집광 지점의 높이를 제어하는 경우에도 레이저 장치의 약 50 마이크로미터 내지 약 100 마이크로미터의 위치 제어만 필요할 수 있어 레이저 장치의 구동에 있어서 에너지 소모가 작을 수 있고, 상기 레이저 장치 구동의 제어 시간이 감축될 수 있다.
잉크 마킹의 경우, 상기 실리콘 고무의 패드가 탄성에 의해 늘어나야 하는 길이의 변화가 약 50 마이크로미터 내지 약 100 마이크로미터로 작을 수 있으므로, 마킹 영역(806)의 제2 돌기부들(802b)의 상면 및 기저부(801)에서 보다 정돈된 형상으로 반도체 정보를 나타내는 글자 및 숫자가 마킹될 수 있다.
도 34 내지 도 42는 본 개시의 일 실시예에 따른 반도체 패키지를 제조하는 방법을 보여주는 도면들이다.
도 34는 본 개시의 일 실시예인 유리 기판(901) 상에 메탈 프레임(201)을 부착하는 단계를 보여주는 도면이다. 예를 들어, 메탈 프레임(201)은 도 5 내지 도 8을 참조하여 설명한 메탈 프레임(201)일 수 있다.
일 실시예에서, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지 제조 방법은 메탈 프레임(201)을 유리 기판(901)의 상면에 부착하는 단계를 포함할 수 있다. 상기 유리 기판(901)의 상면에는 접착층(미도시)이 형성될 수 있다. 상기 접착층(미도시)에 의해 상기 메탈 프레임(102)은 상기 유리 기판(901)의 상면에 물리적으로 부착될 수 있다.
도 35는 본 개시의 일 실시예인 유리 기판 상에 부착되는 복수의 메탈 프레임들(950)의 평면도이다. 유리 기판(901)의 상면에 부착되는 복수의 메탈 프레임들(950)은 개별 메탈 프레임(201)들이 상호 연결되어 형성될 수 있다. 복수의 메탈 프레임들(950)은 웨이퍼 레벨 또는 패널 레벨의 크기로 형성될 수 있다. 복수의 메탈 프레임들(850)은 반도체 패키지 생성 공정이 완료된 후 개별 반도체 패키지로의 절단 공정을 통해 개별 메탈 프레임들(201)로 분리될 수 있다. 메탈 프레임(201)은 내부에 공동(114)을 포함할 수 있고, 상기 공동(114) 내에 반도체 칩(101)이 메탈 프레임(201)의 내벽(202a)과 소정거리 이격되어 배치될 수 있다.
도 36은 본 개시의 일 실시예인 유리 기판(901) 상에 반도체 칩(101)을 실장하는 단계를 보여주는 도면이다. 도 36을 참조할 때, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조 방법은 반도체 칩(101)을 유리 기판(901) 상에 실장하는 단계를 포함할 수 있다. 반도체 칩(101)은 메탈 프레임(201)의 내벽(202a)에 의해 형성된 공동(114) 내에 구비될 수 있다. 반도체 칩(101)과 메탈 프레임(201)의 내벽(202a)은 소정 거리(d) 이격될 수 있다. 상기 이격 거리(d)는 약 50마이크로미터 내지 약 150 마이크로미터일 수 있다. 일 실시예에서, 이격 거리(d)는 약 100마이크로미터일 수 있다.
종래에는 상기 반도체 칩(101)과 메탈 프레임(201)의 내벽(202a) 사이 이격 거리(d)는 약 250마이크로미터였음을 고려할 때, 본 개시의 실시예는 이격 거리(d)를 약 절반 이하로 줄일 수 있어서, 유리 기판(901)상에 다수의 반도체 칩(101)을 용이하게 탑재할 수 있어 반도체 패키지들의 생산성이 향상될 수 있다.
또한, 메탈 프레임(201)의 두께가 작을수록 반도체 칩(101)의 유리 기판(901)상의 실장 공정의 정확도가 향상될 수 있고, 상기 실장 공정의 속도가 빨라질 수 있다. 따라서, 전술한 바와 같이 상기 프레임(201)의 높이는 반도체 칩(101)의 두께보다 작거나 같게 형성될 수 있다. 다만 이에 한정되지 않고, 메탈 프레임(201)의 두께는 반도체 칩(101)의 두께보다 클 수도 있다. 메탈 프레임(201)의 두께가 반도체 칩(101)의 두께보다 클 경우, 반도체 패키지의 방열 효과가 개선될 수 있다.
도 37은 본 개시의 일 실시예인 반도체 칩(101)과 메탈 프레임(102)을 봉지재(104)로 덮어 고정시키는 단계를 보여주는 도면이다. 도 37을 참조할 때, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지 제조 방법은 반도체 칩(101)과 메탈 프레임(201)을 봉지재(104)로 덮고 고정시키는 단계를 포함할 수 있다. 봉지재(104)는 반도체 칩(101)과 메탈 프레임(201)의 내벽(202a) 사이 소정 거리(d) 이격되어 형성된 공간을 채워, 반도체 칩(101) 및 메탈 프레임(201)을 일체화시킬 수 있다. 또한, 봉지재(104)는 반도체 칩(101) 및 메탈 프레임(201)의 상면을 덮을 수도 있다. 봉지재(104)는 진공 압착 몰드 기법을 이용하여 반도체 칩(101) 및 메탈 프레임(201)을 커버하여 고정할 수 있고, 상기 진공 압착 몰드 기법에 대해서는 도 38을 참조하여 보다 자세하게 설명한다.
도 37에 도시되지 않았지만, 본 개시의 일 실시예는 반도체 칩(101) 및 메탈 프레임(201)의 상면을 덮은 봉지재(104)의 상부를 그라인딩(grinding)하여 반도체 칩(101)의 상면을 외부에 노출시키는 공정을 더 포함할 수 있다.
도 38은 본 개시의 일 실시예인 진공 압착 몰드 기법을 이용하여 봉지재(104)를 유리 기판(901)상에 탑재하는 단계를 보여주는 도면이다. 본 개시의 반도체 패키지 제조 방법은 진공 압착 몰드 장치(1100)를 사용하여 봉지재(104)를 유리 기판(901)상에 탑재하여, 반도체 칩(101) 및 메탈 프레임(201)을 고정시킬 수 있다.
도 38을 참조할 때, 진공 압착 몰드 장치(1100)는 진공 압착 몰드 장치의 상부(1101)에서 유리 기판(901)의 하면과 접촉하여 상기 유리 기판(901)을 뒤집어진 상태로 고정시킬 수 있다. 진공 압착 몰드 장치(1100)는 진공 압착 몰드 장치의 하부(1102)에서 필름(1103)을 탑재할 수 있다. 필름(1103)의 상면에는 봉지재(104)가 배치될 수 있다. 유리 기판(901)상에 탑재되기 전, 필름(1103)의 상면에 있는 봉지재(104)는 액체 또는 고체 상태일 수 있다. 또한, 봉지재(104)는 전술한 바와 같이 실리콘 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질, 레진(Resin)과 같은 폴리머 물질일 수 있으며, 예컨대 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)를 포함할 수 있다.
진공 압착 몰드 장치 (1100)에 유리 기판(901)이 고정되고, 봉지재(104)가 배치되면, 진공 압착 몰드 장치(1100)의 상부(1101) 및 하부(1102)가 수직 방향(Z 방향)으로 상대적으로 움직일 수 있다. 이에 따라, 반도체 패키지와 상기 진공 압착 장치의 하부(1102) 사이에 밀폐된 공간(1104)을 형성할 수 있다. 이 때 진공 압착 몰드 장치(1100)는 밀폐된 공간(1104) 안의 기체를 외부로 배출시켜 밀폐된 공간(1104)을 진공 상태로 만들 수 있다. 상기 밀폐된 공간(1104)을 진공 상태로 만드는 공정이 끝난 후, 진공 압착 몰드 장치(1101)는 봉지재(104)에 유리 기판(901)의 방향으로 압력을 가할 수 있다. 따라서, 봉지재(104)는 반도체 칩(101)과 메탈 프레임(201)의 내벽(202a) 사이 소정 거리(d) 이격되어 형성된 공간에 구비될 수 있고, 또한, 반도체 칩(101) 및 메탈 프레임(201)의 상면상에 구비될 수도 있다.
종래에는 프린팅 몰드(Printing Mold) 기법을 사용하여 반도체 칩(101) 및 메탈 프레임(201) 사이의 이격 거리(d)로 형성된 공간을 봉지재(104)로 채울 수 있었다. 보다 구체적으로, 종래에는 반도체 칩(101) 및 메탈 프레임(201) 사이의 이격된 공간 위에 봉지재(104)를 올려 놓은 후, 압력 도구를 이용하여 봉지재(104)에 물리적 압력을 가해 반도체 칩(101) 및 메탈 프레임(201) 사이의 이격된 공간에 봉지재(104)가 구비될 수 있도록 하였다.
상기 프린팅 몰드(Printing Mold) 기법의 경우에는 봉지재(104)를 삽입하는 공정 중에 반도체 칩(101) 및 메탈 프레임(102) 사이의 이격 거리(d)로 형성된 공간 또는 반도체 패키지(100) 내부의 공간에 존재하는 공기가 외부로 배출되지 못하고 일부 공기가 반도체 패키지(100) 내에 포획될 수 있었다. 따라서, 종래에는 상기 포획된 공기를 외부로 배출해야 하는 별도의 공정이 필요했다. 상기 공기를 배출해야 하는 별도의 공정을 진행하기 위해서는, 반도체 칩(101) 및 메탈 프레임(201)의 내벽 사이 이격 거리(d)는 최소 250 마이크로미터 이상을 유지하고 있어야 했다.
하지만 본 개시의 일 실시예로 상기 진공 압착 몰드 기법을 사용할 때, 진공 상태에서 봉지재(104)가 유리 기판(901)상에 탑재될 수 있으므로, 공기를 배출해야 하는 별도의 공정이 필요 없을 수 있다. 따라서, 반도체 칩(101) 및 메탈 프레임(201)의 내벽(202a) 사이 이격 거리(d)를 약 50 마이크로미터 내지 약 150 마이크로미터까지 줄일 수 있고, 이는 종래보다 약 절반 이하로 줄어든 거리이다. 상기 줄어든 이격 거리(d)로 인하여 반도체 패키지 상에서 반도체 칩(101)에서 발생하는 열의 이동 저항이 줄어들 수 있어서, 반도체 패키지의 방열 효과가 개선될 수 있다. 또한, 웨이퍼(wafer)상에 반도체 칩들(101)을 탑재하는 공정에 있어서, 상기 웨이퍼 상에 더 많은 반도체 칩들(101)을 배치할 수 있어, 반도체 패키지의 생산성이 더욱 향상될 수 있다.
또한 상기 진공 압착 몰드 기법은 메탈 프레임(201)의 형상에 제약을 받지 않고 적용될 수 있어 보다 다양한 형상의 메탈 프레임(201)이 본 개시의 실시예로 적용될 수 있다. 또한, 상기 진공 압착 몰드 기법은 종래의 프린팅 몰드 기법보다 공정의 시간이 짧아, 반도체 패키지의 생산성이 더욱 향상될 수 있다.
도 39 및 도 40은 본 개시의 일 실시예인 히트싱크(107)를 반도체 패키지에 부착하는 단계를 보여주는 도면들이다. 도 39 및 도 40을 참조할 때, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지 제조 방법은 히트싱크(107)를 반도체 패키지 상에 부착하는 단계를 포함할 수 있다.
도 39 및 도 40을 참조하면, 히트싱크(107)는 반도체 칩(101)의 상면 또는 봉지재(104)의 상면에 부착될 수 있다. 히트싱크(107)를 반도체 칩(101)의 상면 또는 봉지재(104)의 상면에 밀착 배치하는 방법은 열 압착 방법을 포함할 수 있다. 상기 열 압착 방법은 압착기를 이용하여 히트싱크(107)의 하부에 위치하는 접착필름(106)에 열과 압력을 가하는 방법일 수 있다. 상기 열 압착 방법을 통해, 접착필름(106)은 히트싱크(107)를 반도체 칩(101) 및 봉지재(104)의 상면에 안정적으로 부착시킬 수 있다.
도 39를 참조할 때, 히트싱크(107)는 개별 반도체 패키지의 크기와 상응하는 크기로 절단된 후, 반도체 패키지 상에 개별적으로 안착될 수 있다. 일 실시예에서, 개별 반도체 패키지의 크기로 절단된 히트싱크(107)를 탑재하여, 반도체 패키지를 생산할 경우, 도 1을 참조하여 설명한 반도체 패키지(100)가 생산될 수 있다.
도 40을 참조할 때, 도 10을 참조하여 설명한 히트싱크들의 집단(350)이 반도체 패키지 상에 안착될 수 있다. 히트싱크들의 집단(350)은 웨이퍼 레벨 또는 패널 레벨에 상응하는 크기일 수 있다. 히트싱크들의 집단(350)이 안착된 후, 반도체 패키지들의 개별화 공정이 진행될 수 있다. 이 경우, 도 9를 참조하여 설명한 반도체 패키지(300)가 생산될 수 있다.
도 41은 본 개시의 일 실시예에 따른 유리 기판(901)을 제거하고 반도체 패키지를 뒤집는 단계를 보여주는 도면이다. 도 41을 참조할 때, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지 제조방법은 유리 기판(901)을 분리하고, 반도체 패키지를 뒤집는 단계를 포함할 수 있다.
도 42는 본 개시의 일 실시예에 따른 재배선 층(103) 및 외부 연결단자(105)를 형성하는 단계 및 반도체 패키지들을 개별화하는 단계를 보여주는 도면이다.
도 42를 참조할 때, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조방법은 재배선 층(103)을 형성하는 단계를 포함할 수 있다. 재배선 층(103)은 배선 패턴(103a) 및 절연 패턴(103b)를 포함할 수 있다. 본 개시의 예시적인 실시예에서, 절연 패턴(103b)은 비감광성 물질을 포함할 수 있고, 반도체 칩(101)의 하면에 절연 패턴(103b)이 형성된 후, 절연 패턴(103b)은 반도체 칩(101)의 칩 패드(113)를 노출시키도록 일부 제거될 수 있다. 절연 패턴(103b)이 형성된 후, 배선 패턴(103a)은 절연 패턴(103b)의 개구에 의해 노출된 칩 패드(113)와 전기적으로 연결될 수 있다. 배선 패턴(103a)은 도금, 무전해 도금, 전기 도금 또는 이들의 조합으로 형성될 수 있으며, 도금 공정을 통해 절연 패턴(103b) 상에 형성될 수 있다. 배선 패턴(103a)이 형성되면, 배선 패턴(103a)의 상부에 절연 패턴(103b)이 또 한번 형성될 수 있다. 이 때, 배선 패턴의(103a)의 일부는 외부 연결단자(105)와 연결될 수 있도록 일부 노출될 수 있다.
또한 도 42를 참조할 때, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조 방법은 외부 연결단자(105)를 부착하는 단계를 포함할 수 있다. 일 실시예에서, 외부 연결단자(105)는 솔더볼일 수 있다. 외부 연결단자(105)는 솔더링 공정을 통해 노출된 배선 패턴(1501)에 부착될 수 있다.
또한, 도 42를 참조할 때, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조 방법은 복수의 반도체 패키지들을 개별화하는 단계를 포함할 수 있다.
복수의 반도체 패키지들을 개별 패키지들로 절단하는 공정은 절단 블레이드를 이용하여 반도체 패키지의 재배선 층(103), 메탈 프레임(102), 봉지재(104), 및 히트싱크(107)를 자르는 단계를 포함할 수 있다. 이 때, 봉지재(104) 보다 강성이 상대적으로 강한 메탈 프레임(102)의 두께를 조절하여 절단 공정의 용이성을 제공할 수 있다.
일 실시예에서, 도 5 내지 도 8을 참조하여 설명한 바와 같이, 메탈 프레임(201)의 제2 영역(203)의 두께가 작을수록 절단 블레이드의 메탈 프레임(201)의 절단 깊이가 짧아질 수 있어서, 반도체 패키지의 절단 공정이 용이해질 수 있다. 또한, 메탈 프레임(201)의 제2 영역(203)의 소재가 제1 영역(202)의 소재보다 강성이 약할 수 있어서, 반도체 패키지의 절단 공정이 용이해질 수 있다.
도 43은 본 개시의 일 실시예인 반도체 패키지를 포함하는 전자 시스템을 개략적으로 도시한 블록도이다.
도 43을 참조할 때, 전자 시스템(1500)은 본 발명의 기술적 사상의 다양한 실시예들의 반도체 패키지들 중 적어도 하나를 포함할 수 있다. 전자 시스템(1500)은 모바일기기 또는 컴퓨터에 포함될 수 있다. 예를 들어, 전자 시스템(1500)은 메모리 시스템(1501), 마이크로프로세서(1502), 램(1503) 및 데이터 통신을 수행하는 유저 인터페이스(1504)를 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (36)

  1. 칩 패드를 포함하는 반도체 칩;
    상기 반도체 칩의 상기 칩 패드와 전기적으로 연결되는 재배선 층;
    상기 재배선 층과 전기적으로 연결되는 외부 연결단자;
    상기 재배선 층 상의 메탈 프레임;
    상기 반도체 칩 및 상기 메탈 프레임을 상기 재배선 층 상에 고정시키도록 구성된 봉지재;
    상기 봉지재 상의 접착필름;
    상기 접착필름에 의해 상기 봉지재 상에 고정되는 히트싱크; 및
    상기 히트 싱크의 측면에서 연장된 돌출부;
    를 포함하고,
    상기 메탈 프레임은 상기 메탈 프레임의 내벽에 의해 형성된 공동을 포함하고,
    상기 반도체 칩은 상기 메탈 프레임의 상기 공동에 위치하여 상기 메탈 프레임의 상기 내벽에 의해 둘러싸이고,
    상기 반도체 칩은 상기 메탈 프레임의 상기 내벽과 50 마이크로미터 내지 150 마이크로미터 이격되고,
    상기 반도체 칩과 상기 메탈 프레임의 상기 내벽 사이의 공간에는 상기 봉지재가 구비되고,
    상기 히트싱크의 너비는 상기 접착필름의 너비보다 작고,
    상기 돌출부의 외측면은 반도체 패키지의 측면과 자기 정렬되고,
    상기 돌출부의 소재는 상기 히트싱크의 소재와 상이한 것을 특징으로 하는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 반도체 칩의 상면은 상기 봉지재에 의해 노출되고,
    상기 반도체 칩의 상기 상면과 상기 봉지재의 상면은 상기 접착필름과 맞닿는 것을 특징으로 하는 반도체 패키지.
  3. 제1 항에 있어서,
    상기 반도체 칩의 상면은 상기 봉지재에 의해 덮여있고,
    상기 봉지재의 상면은 상기 접착필름과 맞닿는 것을 특징으로 하는 반도체 패키지.
  4. 제1 항에 있어서,
    상기 반도체 칩과 상기 메탈 프레임의 상기 내벽 사이의 이격 거리는 100 마이크로미터인 것을 특징으로 하는 반도체 패키지.
  5. 제1 항에 있어서,
    상기 메탈 프레임은,
    상기 메탈 프레임의 상기 내벽을 형성하는 제1 영역; 및
    상기 제1 영역에서 외측으로 연장되어 상기 메탈 프레임의 외측면을 형성하는 제2 영역;을 포함하고,
    상기 제1 영역의 두께는 상기 제2 영역의 두께와 다르고,
    상기 제1 영역은 외부에 노출되지 않고, 상기 제2 영역의 상기 외측면은 외부에 노출되는 것을 특징으로 하는 반도체 패키지.
  6. 제5 항에 있어서,
    상기 제1 영역의 두께는 상기 제2 영역의 두께보다 큰 것을 특징으로 하는 반도체 패키지.
  7. 제6 항에 있어서,
    상기 제1 영역의 두께는 상기 반도체 칩의 두께와 동일하고,
    상기 반도체 칩의 상면과 상기 제1 영역의 상면은 상기 봉지재와 맞닿는 것을 특징으로 하는 반도체 패키지.
  8. 제6 항에 있어서,
    상기 제1 영역의 두께는 상기 반도체 칩의 두께와 동일하고,
    상기 반도체 칩의 상면과 상기 제1 영역의 상면은 상기 접착필름과 맞닿는 것을 특징으로 하는 반도체 패키지.
  9. 제6 항에 있어서,
    상기 제1 영역의 두께는 상기 반도체 칩의 두께보다 크고,
    상기 제2 영역의 두께는 상기 반도체 칩의 두께와 동일한 것을 특징으로 하는 반도체 패키지.
  10. 제6 항에 있어서,
    상기 제1 영역의 두께는 상기 반도체 칩의 두께보다 크고,
    상기 제2 영역의 두께는 상기 반도체 칩의 두께보다 작은 것을 특징으로 하는 반도체 패키지.
  11. 제5 항에 있어서,
    상기 제1 영역의 소재와 상기 제2 영역의 소재는 다른 것을 특징으로 하는 반도체 패키지.
  12. 제11 항에 있어서,
    상기 제1 영역의 소재는 상기 제2 영역의 소재보다 강성이 큰 것을 특징으로 하는 반도체 패키지.
  13. 삭제
  14. 제1 항에 있어서,
    상기 반도체 패키지를 위에서 아래로 내려다 볼 때,
    상기 접착필름 및 상기 봉지재 중 적어도 어느 하나가 외부에 노출되는 것을 특징으로 하는 반도체 패키지.
  15. 제14 항에 있어서,
    상기 접착필름 및 상기 봉지재의 노출 면적의 합은 상기 반도체 패키지의 상면의 면적의 5% 내지 40%인 것을 특징으로 하는 반도체 패키지.
  16. 제1 항에 있어서,
    상기 봉지재 상에서 상기 히트싱크의 측면의 적어도 일 부분 및 상기 돌출부의 내측면의 적어도 일 부분을 덮도록 상기 히트싱크 및 상기 돌출부를 둘러싸고, 상기 히트싱크의 상면 및 상기 돌출부의 상면을 외부에 노출시키도록 구성된 방열 몰딩부;를 더 포함하고,
    상기 방열 몰딩부의 외측면은 상기 반도체 패키지의 측면과 자기정렬되는 것을 특징으로 하는 반도체 패키지.
  17. 제16 항에 있어서,
    상기 방열 몰딩부, 상기 히트싱크, 및 상기 돌출부의 풋프린트의 합은 상기 반도체 패키지의 풋프린트와 동일한 것을 특징으로 하는 반도체 패키지.
  18. 제16 항에 있어서,
    상기 방열 몰딩부는 상기 히트싱크의 상기 측면의 일 부분만을 덮고,
    상기 히트싱크의 상면과 상기 방열 몰딩부의 상면 사이에 단차가 형성되는 것을 특징으로 하는 반도체 패키지.
  19. 제16 항에 있어서,
    상기 방열 몰딩부는 상기 히트싱크의 측면을 전부 덮고, 상기 히트싱크의 상기 측면을 외부에 노출시키지 않도록 구성된 것을 특징으로 하는 반도체 패키지.
  20. 제1 항에 있어서,
    상기 히트싱크는
    제1 방열층; 및
    상기 제1 방열층 상의 제2 방열층;을 포함하고,
    상기 제2 방열층의 풋프린트는 상기 제1 방열층의 풋프린트보다 작은 것을 특징으로 하는 반도체 패키지.
  21. 삭제
  22. 제20 항에 있어서,
    상기 제1 방열층의 소재와 상기 제2 방열층의 소재는 다른 것을 특징으로 하는 반도체 패키지.
  23. 제20 항에 있어서,
    상기 제1 방열층의 상면, 측면 및 상기 제2 방열층의 측면을 덮고, 상기 제2 방열층의 상면을 노출시키도록 상기 제1 방열층 및 상기 제2 방열층을 둘러싸는 방열 몰딩부;
    를 더 포함하는 반도체 패키지.
  24. 제1 항에 있어서,
    상기 접착필름은,
    상기 히트싱크의 측면으로 상향 연장되고, 상기 히트싱크의 상기 측면의 적어도 일 부분을 덮는 것을 특징으로 하는 반도체 패키지.
  25. 제24 항에 있어서,
    상기 접착필름은 은, 알루미늄, 실리콘 다이옥사이드, 질화알루미늄, 질화붕소 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  26. 제24 항에 있어서,
    상기 접착필름은 상기 히트싱크의 상기 측면의 전부를 덮고, 상기 히트싱크의 상면만을 외부에 노출시키도록 구성된 것을 특징으로 하는 반도체 패키지.
  27. 제24 항에 있어서,
    상기 접착필름은 상기 히트싱크의 상기 측면의 일 부분만을 덮고, 상기 히트싱크의 상면 및 상기 측면 중 일 부분을 외부에 노출시키도록 구성된 것을 특징으로 하는 반도체 패키지.
  28. 제1 항에 있어서,
    상기 히트싱크는,
    제1 금속에 상기 제1 금속과 다른 제2 금속이 도금되어 있는 것을 특징으로 하는 반도체 패키지.
  29. 제28 항에 있어서,
    상기 제1 금속은 구리 및 알루미늄 중 어느 하나를 포함할 수 있고,
    상기 제2 금속은 니켈을 포함하는 것을 특징으로하는 반도체 패키지.
  30. 제28 항에 있어서,
    상기 제2 금속은 상기 제1 금속의 상면 및 하면을 덮고,
    상기 히트싱크를 측면에서 볼 때, 상기 제1 금속 및 상기 제2 금속이 외부에 노출되는 것을 특징으로 하는 반도체 패키지.
  31. 제28 항에 있어서,
    상기 제2 금속은 상기 제1 금속의 상면, 하면, 및 측면을 덮고,
    상기 히트싱크를 측면에서 볼 때, 상기 제2 금속만이 외부에 노출되는 것을 특징으로 하는 반도체 패키지.
  32. 제28 항에 있어서,
    상기 제1 금속의 두께는 상기 제2 금속의 두께의 10배 내지 1000배인 것을 특징으로 하는 반도체 패키지.
  33. 제1 항에 있어서,
    상기 히트싱크는,
    기저부;
    상기 기저부 상에서 상향으로 돌출된 돌기부;를 포함하는 요철 구조 형상의 히트싱크인 것을 특징으로 하는 반도체 패키지.
  34. 제33 항에 있어서,
    상기 돌기부 상호 간 이격거리는 100 마이크로미터 내지 300 마이크로미터이고,
    상기 돌기부의 두께는 100 마이크로미터 내지 300 마이크로미터인 것을 특징으로 하는 반도체 패키지.
  35. 제34 항에 있어서,
    상기 기저부의 두께는 상기 돌기부의 두께보다 큰 것을 특징으로 하는 반도체 패키지.
  36. 제34 항에 있어서,
    상기 기저부 및 상기 돌기부 중 적어도 어느 하나에 상기 반도체 패키지의 정보를 표시하는 마킹 영역;
    을 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020190040300A 2018-05-15 2019-04-05 반도체 패키지 KR102036762B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2019/004688 WO2019221406A1 (ko) 2018-05-15 2019-04-18 반도체 패키지
US17/098,080 US11404347B2 (en) 2018-05-15 2020-11-13 Semiconductor package

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR20180055660 2018-05-15
KR1020180055660 2018-05-15
KR1020180055661 2018-05-15
KR1020180055663 2018-05-15
KR20180055663 2018-05-15
KR20180055661 2018-05-15
KR1020190009246 2019-01-24
KR20190009246 2019-01-24

Publications (1)

Publication Number Publication Date
KR102036762B1 true KR102036762B1 (ko) 2019-10-28

Family

ID=68421967

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190040299A KR102023100B1 (ko) 2018-05-15 2019-04-05 반도체 패키지
KR1020190040300A KR102036762B1 (ko) 2018-05-15 2019-04-05 반도체 패키지

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020190040299A KR102023100B1 (ko) 2018-05-15 2019-04-05 반도체 패키지

Country Status (2)

Country Link
US (1) US11404347B2 (ko)
KR (2) KR102023100B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854083A (zh) * 2019-11-22 2020-02-28 海光信息技术有限公司 半导体芯片的封装结构及其封装工艺
KR20220012207A (ko) * 2020-07-22 2022-02-03 주식회사 네패스 반도체 패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728238B2 (en) * 2019-07-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with heat dissipation films and manufacturing method thereof
US20230025676A1 (en) * 2021-07-22 2023-01-26 Amulaire Thermal Technology, Inc. Heat dissipation substrate structure having non-rectangular heat dissipation layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980073899A (ko) * 1997-03-20 1998-11-05 이대원 비지에이 반도체 패키지와 그 제조방법
JP2004260051A (ja) * 2003-02-27 2004-09-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR20120077875A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8772913B1 (en) * 2013-04-04 2014-07-08 Freescale Semiconductor, Inc. Stiffened semiconductor die package

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012437B1 (ko) 1992-12-16 1996-09-20 주식회사 삼양사 혼합촉매를 이용한 고점도 폴리에스테르의 제조방법
KR19980078723A (ko) 1997-04-29 1998-11-25 윤종용 히트싱크를 갖는 고전력 패키지
KR100393095B1 (ko) 1999-06-12 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지와 그 제조방법
KR20010061847A (ko) 1999-12-29 2001-07-07 박종섭 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈
KR100565962B1 (ko) 2000-01-06 2006-03-30 삼성전자주식회사 플립 칩 기술을 이용한 피지에이 패키지
KR100712837B1 (ko) 2004-04-29 2007-05-02 엘지전자 주식회사 히트 싱크 및 그 표면처리방법
US9202769B2 (en) * 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
KR20120086394A (ko) 2011-01-26 2012-08-03 이정훈 발광 다이오드 모듈 및 조명 장치
KR101341435B1 (ko) 2011-12-29 2014-02-13 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR101352233B1 (ko) 2012-03-09 2014-01-16 하나 마이크론(주) 반도체 패키지 및 그 제조방법
KR101548223B1 (ko) 2013-10-11 2015-08-31 (주)포인트엔지니어링 방열 물질이 내재된 칩 실장 기판용 방열체 제조 방법
US9349670B2 (en) * 2014-08-04 2016-05-24 Micron Technology, Inc. Semiconductor die assemblies with heat sink and associated systems and methods
WO2016073049A1 (en) * 2014-08-11 2016-05-12 Massachusetts Institute Of Technology Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure
KR20160094768A (ko) 2015-02-02 2016-08-10 삼성전자주식회사 반도체 패키지
US9905436B2 (en) 2015-09-24 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Wafer level fan-out package and method for manufacturing the same
KR101734382B1 (ko) * 2015-09-24 2017-05-12 주식회사 에스에프에이반도체 히트 스프레더가 부착된 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법
US9761566B1 (en) * 2016-04-13 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die structure and method of forming same
KR20180002913A (ko) 2016-05-27 2018-01-09 주식회사 네패스 반도체 패키지 및 그 제조방법
KR101858954B1 (ko) 2016-06-07 2018-06-29 주식회사 네패스 반도체 패키지 및 이의 제조 방법
KR20180035206A (ko) 2018-03-29 2018-04-05 이정훈 발광 다이오드 모듈 및 조명 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980073899A (ko) * 1997-03-20 1998-11-05 이대원 비지에이 반도체 패키지와 그 제조방법
JP2004260051A (ja) * 2003-02-27 2004-09-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR20120077875A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8772913B1 (en) * 2013-04-04 2014-07-08 Freescale Semiconductor, Inc. Stiffened semiconductor die package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854083A (zh) * 2019-11-22 2020-02-28 海光信息技术有限公司 半导体芯片的封装结构及其封装工艺
KR20220012207A (ko) * 2020-07-22 2022-02-03 주식회사 네패스 반도체 패키지
KR102578888B1 (ko) * 2020-07-22 2023-09-15 주식회사 네패스 반도체 패키지

Also Published As

Publication number Publication date
US11404347B2 (en) 2022-08-02
US20210066154A1 (en) 2021-03-04
KR102023100B1 (ko) 2019-11-04

Similar Documents

Publication Publication Date Title
KR102036762B1 (ko) 반도체 패키지
CN109690761B (zh) 具有高效热路径及模制底填充的堆叠式半导体裸片组合件
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US20030162405A1 (en) Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
US9859266B2 (en) Method of forming 3D integrated circuit package with panel type lid
US10510713B1 (en) Semicondcutor package and method of manufacturing the same
TW201344994A (zh) 鑄於基材上具有密封凹槽的半導體雷射晶片封裝及其形成方法
KR102131268B1 (ko) 반도체 패키지
CN107124837B (zh) 电子模块及制造其的方法
CN115312406A (zh) 芯片封装结构及制备方法
CN212625552U (zh) 半导体芯片封装结构与电子设备
KR101162503B1 (ko) 히트 슬러그 및 이를 이용한 반도체 패키지
KR102168214B1 (ko) 반도체 패키지
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
US10319660B2 (en) Semiconductor device packages using a thermally enhanced conductive molding compound
KR102167021B1 (ko) 히트싱크를 탑재한 반도체 패키지
US20220319950A1 (en) Embedded lid for low cost and improved thermal performance
JP3863816B2 (ja) 回路装置
KR20180062479A (ko) 반도체 패키지 및 그 제조 방법
KR101474127B1 (ko) 반도체 기판의 방열구조
US20080246142A1 (en) Heat dissipation unit and a semiconductor package that has the heat dissipation unit
GB2603920A (en) Power Semiconductor Package
JP2022078004A (ja) 半導体素子パッケージ及びその製造方法

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant