KR101548223B1 - 방열 물질이 내재된 칩 실장 기판용 방열체 제조 방법 - Google Patents

방열 물질이 내재된 칩 실장 기판용 방열체 제조 방법 Download PDF

Info

Publication number
KR101548223B1
KR101548223B1 KR1020130121204A KR20130121204A KR101548223B1 KR 101548223 B1 KR101548223 B1 KR 101548223B1 KR 1020130121204 A KR1020130121204 A KR 1020130121204A KR 20130121204 A KR20130121204 A KR 20130121204A KR 101548223 B1 KR101548223 B1 KR 101548223B1
Authority
KR
South Korea
Prior art keywords
substrate
heat
chip
insulating
heat sink
Prior art date
Application number
KR1020130121204A
Other languages
English (en)
Other versions
KR20150042488A (ko
Inventor
안범모
박승호
송태환
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020130121204A priority Critical patent/KR101548223B1/ko
Priority to US14/511,357 priority patent/US20150117035A1/en
Priority to CN201410529296.6A priority patent/CN104576909A/zh
Publication of KR20150042488A publication Critical patent/KR20150042488A/ko
Application granted granted Critical
Publication of KR101548223B1 publication Critical patent/KR101548223B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V19/00—Fastening of light sources or lamp holders
    • F21V19/001—Fastening of light sources or lamp holders the light sources being semiconductors devices, e.g. LEDs
    • F21V19/003—Fastening of light source holders, e.g. of circuit boards or substrates holding light sources
    • F21V19/005—Fastening of light source holders, e.g. of circuit boards or substrates holding light sources by permanent fixing means, e.g. gluing, riveting or embedding in a potting compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
    • F21V29/50—Cooling arrangements
    • F21V29/70—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks
    • F21V29/74—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks with fins or blades
    • F21V29/76—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks with fins or blades with essentially identical parallel planar fins or blades, e.g. with comb-like cross-section
    • F21V29/767—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks with fins or blades with essentially identical parallel planar fins or blades, e.g. with comb-like cross-section the planes containing the fins or blades having directions perpendicular to the light emitting axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 칩 실장 기판용 방열체 및 이를 제조하는 방법에 관한 것으로, 본 발명에 따른 방열 물질이 내재된 칩 실장 기판용 방열체는 칩이 실장된 또는 칩이 실장되는 기판을 수용하고, 수용된 기판을 지지 또는 고정하기 위한 수용부; 및 수용된 기판을 절연시키며, 내재된 방열 물질을 통해 기판 또는 기판에 실장된 칩으로부터 발생된 열을 외부로 방열 시키는 방열부를 포함한다. 본 발명에 따른 방열 물질이 내재된 칩 실장 기판용 방열체는 사출성형을 통해 제조 가능하므로 제조 공정의 용이성을 향상시킬 수 있다. 또한 단일 구성의 방열체를 이용하므로 기판과 히트 싱크를 부착하기 위한 TIM 접착층이 불필요하며, 기판과 히트싱크 사이의 전기적인 절연을 위해 히트싱크의 상면을 아노다이징하여 형성되는 전기 절연층이 불필요하게 되므로 구성을 간단히 할 수 있다.

Description

방열 물질이 내재된 칩 실장 기판용 방열체 제조 방법{Heat sink for chip mounting substrate and method for manufacturing the same}
본 발명은 칩 실장 기판용 방열체 및 이를 제조하는 방법에 관한 것으로, 보다 상세하게는 방열 물질이 내재된 칩 실장 기판용 방열체에 관한 것이다.
일반적으로, 반도체 발광다이오드인 LED(Light Emitting Diode)는 공해를 유발하지 않는 친환경성 광원으로 다양한 분야에서 주목받고 있다. 최근 들어, LED의 사용범위가 실내외 조명, 자동차 헤드라이트, 디스플레이 장치의 백라이트 유닛(Back-Light Unit:BLU) 등 다양한 분야로 확대됨에 따라 LED의 고효율 및 우수한 열 방출 특성이 필요하게 되었다. 고효율의 LED를 얻기 위해서는 일차적으로 LED의 재료 또는 구조를 개선해야 하지만 이외에도 LED 패키지의 구조 및 그에 사용되는 재료 등도 개선할 필요가 있다.
이와 같은 고효율의 LED에서는 고열이 발생되기 때문에 이를 효과적으로 방출하지 못하면 LED의 온도가 높아져서 그 특성이 열화되고, 이에 따라 수명이 줄어들게 된다. 따라서, 고효율의 LED 패키지에 있어서 LED로부터 발생되는 열을 효과적으로 방출시키고자 하는 노력이 진행되고 있다.
그러나 종래의 광디바이스에 따르면, LED와 같은 광소자에서 발생된 열을 방출하기 위해 알루미늄 재질 등으로 이루어진 히트싱크 상에 기판을 부착하기 위한 TIM 접착층의 두께를 줄이는데 한계가 있기 때문에 비록 열전달이 양호한 재질을 사용한다 하더라도 그 두께에 의해 방열 특성이 저하되는 문제점이 있을 뿐만 아니라 광디바이스를 히트싱크 상에 정확하게 정열하는 공정이 수작업으로 이루어지기 때문에 생산성이 떨어질 뿐만 아니라 작업자의 숙련도에 따라 TIM 접착층의 전체적인 도포 두께나 일부 도포 두께가 상이하여 균일한 방열 성능을 보장할 수 없다는 문제점이 있었다.
또한 전기적인 절연을 위해 히트싱크의 상면을 아노다이징하여 전기 절연층을 형성하는 공정이 요구되기 때문에 공수가 증가하는 문제점이 있었다.
또한, 광디바이스용 원판에 의해 제조된 각각의 단위 광디바이스의 분리, 즉 소잉(sawing) 또는 다이싱(dicing) 과정에서 버(burr)가 발생되어 히트싱크의 상면에 매우 얇은 층으로 형성된 아노다이징 절연층을 손상시킴으로써 기판과 히트싱크 사이의 절연이 파괴됨으로써 쇼트와 같은 불량이 발생하는 문제점이 있었다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 단일 구성의 방열 물질이 내재된 칩 실장 기판용 방열체 및 이를 제작하는 방법을 제안하는 것을 목적으로 한다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 방열 물질이 내재된 칩 실장 기판용 방열체는 칩이 실장된 또는 칩이 실장되는 기판을 수용하고, 수용된 기판을 지지 또는 고정하기 위한 수용부; 및 수용된 기판을 절연시키며, 내재된 방열 물질을 통해 기판 또는 기판에 실장된 칩으로부터 발생된 열을 외부로 방열 시키는 방열부를 포함한다.
상기 수용부 및 방열부는 방열 물질이 내재된 절연물질을 기판을 수용하기 위한 공간을 포함하는 금형으로 사출시켜 형성되는 것이 바람직하다.
상기 수용부는 상기 수용된 기판의 상면의 적어도 일부를 고정하는 지지부; 상기 기판의 옆면을 고정하는 수용부 벽면; 및 상기 기판을 지지 및 고정하는 수용부 밑면을 포함하는 것이 바람직하다.
상기 방열체는 상기 기판에서 절연층을 통해 전기적으로 분리된 원판의 절연성을 보호하는 것이 바람직하다.
상기 방열체에 내재된 상기 방열물질의 비율은 상기 방열물질에 따른 열전도성 및 상기 기판에서 절연층을 통해 전기적으로 분리된 원판의 절연성을 보호하기 위한 전기절연성을 고려하여 결정되는 것이 바람직하다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 방열 물질이 내재된 칩 실장 기판용 방열체 제조 방법은 방열 물질이 내재된 절연물질을 칩이 실장된 기판이 삽입된 또는 칩이 실장된 기판을 수용하기 위한 공간이 형성된 금형에 주입하는 단계; 및 상기 기판을 수용하고, 수용된 기판을 지지 또는 고정하기 위한 수용부와, 수용된 기판을 절연시키며 방열 물질을 통해 기판 또는 기판에 실장된 칩으로부터 발생된 열을 외부로 방열 시키는 방열부를 주입된 절연물질을 고화 또는 경화 시켜 형성하는 단계를 포함하는 것을 특징으로 하는 방열 물질이 내재된 칩 실장 기판용 방열체 제조 방법를 포함한다.
상기 금형은 상기 수용된 기판의 상면의 적어도 일부를 고정하는 지지부, 상기 기판의 옆면을 고정하는 수용부 벽면 및 상기 기판을 지지 및 고정하는 수용부 밑면을 구성하기 위한 공간을 포함한다.
상기 절연물질에 내재된 상기 방열물질의 비율은 상기 방열물질에 따른 열전도성 및 상기 기판에서 절연층을 통해 전기적으로 분리된 원판의 절연성을 보호하기 위한 전기절연성을 고려하여 결정되는 것이 바람직하다.
본 발명에 따른 방열 물질이 내재된 칩 실장 기판용 방열체는 사출성형을 통해 제조 가능하므로 제조 공정의 용이성을 향상시킬 수 있다. 또한 단일 구성의 방열체를 이용하므로 기판과 히트 싱크를 부착하기 위한 TIM 접착층이 불필요하며, 기판과 히트싱크 사이의 전기적인 절연을 위해 히트싱크의 상면을 아노다이징하여 형성되는 전기 절연층이 불필요하게 되므로 구성을 간단히 할 수 있다.
도 1a 및 도 1b는 각각 서로 다른 광디바이스용 원판에서 서로 다른 구조의 광디바이스를 제조하는 과정을 설명하기 위한 평면도이다.
도 2는 종래 단위 광디바이스를 히트싱크에 접합하는 방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 방열 물질이 내재된 칩 실장 기판용 방열체를 나타내는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 방열 물질이 내재된 칩 실장 기판용 방열체에 기판의 실장예를 나타내는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 방열 물질이 내재된 칩 실장 기판용 방열체의 제조 방법을 나타내는 흐름도이다.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 발명을 설명함에 있어서 발명과 관련된 공지 기술에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하에는 첨부한 도면을 참조하여 본 방열 물질이 내재된 칩 실장 기판용 방열체의 바람직한 실시예에 대해 상세하게 설명하는데, 편의상 칩으로서 LED를 예로 들어 설명한다.
도 1a 및 도 1b는 각각 서로 다른 광디바이스용 원판에서 서로 다른 구조의 광디바이스를 제조하는 과정을 설명하기 위한 평면도이다. 도 1a에 도시한 바와 같이, 종래 광디바이스를 제조함에 있어서는 작업의 효율성을 높이기 위해 먼저 복수의 수직 절연층(B)을 갖는 원판(A)의 상면에서 소정 깊이에 이르는 상광하협 형상의 요홈으로 이루어지되 수직 절연층(B)이 내포된 캐비티(C)를 원판(A) 단위로 형성한 후에 각각의 캐비티(C) 내부에 광소자(D)를 실장한 상태에서 와이어(E) 본딩한다.
이후 광디바이스용 원판(A)을 커팅 라인(CL)을 따라 가로 및 세로로 절단함으로써 단위 광디바이스의 제조가 완료되는데, 이후 신속한 방열을 위해 이렇게 절단된 각각의 광디바이스를 히트싱크에 접합하여 사용하게 된다.
도 1a의 광디바이스용 원판(A)에서는 각각 가로로 3개 및 세로로 2개의 광소자가 탑재된 총 6개의 광디바이스가 제조되는데, 각 광디바이스에서 가로로 배열된 광소자들은 상호 직렬로 연결되는 반면에 세로로 배열된 광소자들은 상호 병렬로 연결된다.
다음으로 도 1b의 예에서는 1개의 광디바이스용 원판(A')에 의해 총 6개의 광디바이스가 제조되고 1개의 광디바이스에 가로로 3개 및 세로로 2개의 광소자가 탑재되는 것은 동일하나 도 1a의 예에서와는 달리 모든(총 6개) 광소자(D)가 1개의 캐비티(C') 내부에 실장될 뿐만 아니라 인접한 광소자(D)를 직렬로 연결하는 와이어(E)도 기판을 매개로 함이 없이 직접 광소자(D)의 전극에 본딩되는 구조로 이루어진다.
전술한 구조는 단지 하나의 예에 불과할 뿐 다양한 크기나 구조를 갖는 다양한 광디바이스용 원판에 의해 다양한 구조를 갖는 광디바이스가 제조될 수 있을 것이다.
도 2는 종래 도 1a에 의해 제조된 단위 광디바이스를 히트싱크에 접합하는 방법을 설명하기 위한 단면도이다. 도 2에 도시한 바와 같이, 캐비티(34)내에 실장된 광소자(40)에서 발생된 열을 방출하기 위해 알루미늄 재질 등으로 이루어진 히트싱크(20) 상에 기판(30)을 부착하여 사용하는데, 기판(30)을 히트싱크(20)에 부착하는 재질로 열전달 특성이 양호한, 알루미늄 옥사이드, 아연 옥사이드 또는 보론 나이트라이드 등으로 채워진 실리콘 오일 등의 TIM(Thermal interfacial materials)(10)이 주로 사용된다. 뿐만 아니라 기판(30)과 히트싱크(20) 사이의 전기적인 절연을 위해 히트싱크(20)의 상면을 아노다이징하여 전기 절연층(22)을 형성하게 된다.
그러나 전술한 바와 같은 종래의 광디바이스에 따르면, TIM 접착층(10)의 두께를 줄이는데 한계가 있기 때문에 비록 열전달이 양호한 재질을 사용한다 하더라도 그 두께에 의해 방열 특성이 저하되는 문제점이 있을 뿐만 아니라 광디바이스를 히트싱크 상에 정확하게 정열하는 공정이 수작업으로 이루어지기 때문에 생산성이 떨어질 뿐만 아니라 작업자의 숙련도에 따라 TIM 접착층의 전체적인 도포 두께나 일부 도포 두께가 상이하여 균일한 방열 성능을 보장할 수 없다는 문제점이 있었다.
또한 전기적인 절연을 위해 히트싱크(20)의 상면을 아노다이징하여 전기 절연층을 형성하는 공정이 요구되기 때문에 공수가 증가하는 문제점이 있었다.
무엇보다도 종래 도 1a에 도시한 광디바이스용 원판(A)에 의해 제조된 각각의 단위 광디바이스, 예를 들어 도 1a에서 최우측에서 분리된 광디바이스의 경우에는 도 2에 도시한 바와 같이, 분리, 즉 소잉(sawing) 또는 다이싱(dicing) 과정에서 가장 좌측에 버(burr)가 발생되어 히트싱크(20)의 상면에 매우 얇은 층으로 형성된 아노다이징 절연층(22)을 손상시킴으로써 기판(30)과 히트싱크(20) 사이의 절연이 파괴됨으로써 쇼트와 같은 불량이 발생하는 문제점이 있었다.
또한, 본 디바이스가 금속 하우징 내에 장착되거나 금속부품과 인접하게 될 때 본 디바이스 측면부위가 노출되므로, 외부의 낙뢰 등에 의한 고전압이 가해지게 될 경우, 연면방전되어 쉽게 내전압성을 잃어버릴 수 있는 문제점이 있다. 따라서 본 디바이스의 측면부위를 이러한 외부환경으로부터 절연해 줄 필요가 있다.
이하 도 3을 참조하여, 본 발명의 일실시예에 따른 방열 물질이 내재된 칩 실장 기판용 방열체에 대하여 설명한다.
도 3을 참조하면, 본 실시예에 따른 방열 물질(110)이 내재된 칩 실장 기판용 방열체(100)는 수용부(130) 및 방열부(140)를 포함한다. 본 실시예에서는 수용부(130)와 방열부(140)를 구분하여 설명하나 방열체(100) 상에서 수용부(130)와 방열부(140)는 후술하는 사출성형 과정을 통해 제조되므로 단일 구성으로 형성되는 것이 바람직하다.
본 실시예에서 수용부(130)는 칩이 실장된 또는 칩이 실장되는 기판을 수용하고, 수용된 기판을 지지 또는 고정한다.
도 3을 참조하면 수용부(130)는 칩이 실장되기 위한 공간으로서 기판의 밑면에 대응되는 크기 및 형상을 밑면으로 하고, 기판의 옆면에 대응되는 크기 및 형상을 옆면으로 하는 빈 공간을 벽면으로 형성하게 된다.
즉, 수용부(130)의 빈 공간에 기판을 삽입하고, 수용부(130)의 밑면에 대하여 반대방향으로 형성된 방열부(140)를 통해 방열체(100)는 기판에서 발생하는 열을 방열하게 된다.
도 3에서는 기판이 수용부(130)에 삽입되는 기능상의 특징에 따라 기판의 형상에 대응되도록 밑면을 평평하게 구성하였으나, 기판의 밑면과 수용부(130)의 밑면의 형상을 변형하여 접촉 표면적을 늘리거나 끼워지는 형태로 변형하여 기판이 수용부(130)에 더욱 잘 수용되도록 구성할 수 있다.
나아가, 본 실시예에서 수용부(130)는 수용된 기판을 지지 및 고정하기 위한 구성으로서 지지부(120)를 더 포함할 수 있다. 도 3을 참조하면 지지부(120)는 기판의 옆면을 고정하는 수용부(130)의 벽면과 연결되어 기판의 상면의 적어도 일부를 덮는 형태로 돌출되어 형성 될 수 있다. 기판에 LED칩이 실장되어 광 디바이스로 기능하는 경우 광 디바이스에서 출사되는 광량에 영향을 최소화하기 위하여 지지부(120)는 기판의 상면에 대하여 일부를 덮는 형태로 구성되는 것이 바람직하다.
도 4을 참조하면 본 실시에 따른 방열 물질(110)이 내재된 칩 실장 기판용 방열체(100)의 지지부(120)는 기판의 상면을 고정하는 역할을 하며, 수용부(130)의 벽면의 기판의 옆면을 고정하고, 수용부(130)의 밑면은 기판을 지지 및 고정하도록 하여 도 2에 도시한 바와 같이, 광소자(40)에서 발생된 열을 방출하기 위해 알루미늄 재질 등으로 이루어진 히트싱크(20) 상에 기판(30)을 부착하기 위하여 열전달 특성이 양호한, 알루미늄 옥사이드, 아연 옥사이드 또는 보론 나이트라이드 등으로 채워진 실리콘 오일 등의 TIM(Thermal interfacial materials) 층을 별도로 구성할 필요가 없다.
이하 본 실시예에 따른 방열 물질(110)이 내재된 칩 실장 기판용 방열체(100)의 방열부(140)에 대하여 설명한다.
도 3을 참조하면, 본 실시예에 따른 방열체(100)의 방열부(140)는 수용부(130)의 아래에 형성된다. 수용부(130)의 아래에 형성되어, 수용되는 기판에 실장된 광소자로부터 출사되는 광량에 영향이 없도록 하며, 광소자로부터 발생되는 열을 흡수하여 방열하게 된다. 방열부(140)는 방열을 위한 기능적 특징의 극대화를 위하여 표면적이 ?은 형태로 형성되는 것이 바람직하다. 따라서 도 3과 같이 복수의 요철형태의 마디를 구성하여 기판으로부터 발생되는 열을 흡수하여 외부로 방열하게 된다. 또한 방열부는 조명부품의 일부로 응용되어 금형 모양을 통해 자유롭게 디자인 될 수 있다. 예를 들어, 방열부는 조명의 구성품과 연결 또는 지지하기 위해서 수용 홈 또는 돌기 등으로 이뤄진 다양한 형상으로 이뤄질 수 있다.
도 4를 통해 보다 상세히 설명하면 본 실시예에서 방열부(140)는 수용된 기판을 절연시키며, 내재된 방열 물질(110)을 통해 기판 또는 기판에 실장된 칩으로부터 발생된 열을 외부로 방열 시킨다. 수용된 기판을 절연시킨다는 것은 상술한 도 1a, 1b에서 절연층을 통해 전기적으로 분리된 원판의 절연성을 보호하며, 나아가 방열 물질(110)을 통한 절연성의 저하를 방지한다는 것을 의미한다. 나아가 이러한 절연성을 보호하기 위하여 본 실시예에서 수용되는 기판은 기판의 하면에 노출되는 절연부를 보호하기 위하여 절연부를 덮는 절연부 보호부(미도시)를 더 포함할 수 있으며, 절연부 보호부(미도시)는 에폭시 물질을 통해 생성될 수 있다.
도 3 및 도 4에 도시된 바와 같이 본 실시예에 따른 방열 물질(110)이 내재된 칩 실장 기판용 방열체(100)는 절연물질, 예를 들어 사출성형이 가능한 플라스틱에 대하여 열전도성을 띠는 물질을 내재하여 구성된다. 따라서 내재된 방열 물질(110)을 통해 기판 또는 칩으로부터 발생한 열을 흡수하여 외부로 방출하게 된다.
따라서 본 실시예에서 방열 물질(110)의 내재 비율 방열체(100)의 열 방열 성능과 관계되며, 기판의 절연성을 해치지 않는 범위에서 방열 물질(110)의 내재 비율을 결정하는 것이 바람직하다.
이하 도 5를 참조하여 상술한 방열체(100)를 제조하는 방법에 대하여 설명한다.
도 5를 참조하면, 본 실시에 따른 방열 물질(110)이 내재된 칩 실장 기판용 방열체(100)를 제조하는 방법은 금형 주입 단계(S100), 방열체(100) 형성 단계(S200)를 포함한다.
본 실시예에서 금형 주입 단계(S100)는 방열 물질(110)이 내재된 절연물질을 칩이 실장된 기판이 삽입된 또는 칩이 실장된 기판을 수용하기 위한 공간이 형성된 금형에 주입한다. 따라서 본 실시예에서 금형 주입 단계(S100)는 칩이 실장된 기판이 삽입된 금형에 방열 물질(110)이 내재된 절연물질을 주입하거나, 또는 기판을 수용하기 위한 공간이 형성된 금형에 주입하는 것일 수 있다.
즉 기판이 미리 삽입되어 있는 금형에 절연물질을 주입하는 경우는 본 실시예에 따른 방열체 제조 방법으로 방열체를 포함하는 칩 패키지를 제조할 수 있으며, 공간이 형성된 금형에 주입하는 경우는 방열체 제조 뒤에 칩 기판을 다시 공간에 삽입하는 공정을 통해 칩 패키지를 제조할 수 있다.
상술한 바와 같이 본 실시예에서 방열체(100)는 플라스틱과 같은 사출성형이 가능한 물질이 이용되므로 금형 주입 단계는 방열 물질을 내재하고 있는 액체 상태의 플라스틱을 금형에 주입한다.
본 실시예에서 금형은 기판을 수용하기 위한 형태로서, 기판의 상면을 고정하는 지지부(120)와, 기판의 옆면을 고정하는 수용부(130) 벽면, 기판을 지지 및 고정하는 수용부(130) 밑면을 구성하기 위한 공간이 형성되어 있다.
다음, 방열체(100) 형성 단계는 기판을 수용하고, 수용된 기판을 지지 또는 고정하기 위한 수용부(130)와, 수용된 기판을 절연시키며 방열 물질(110)을 통해 기판 또는 기판에 실장된 칩으로부터 발생된 열을 외부로 방열 시키는 방열부(140)를 금형에 따른 형태로 제조하기 위하여 금형 주입 단계(S100)에서 주입된 절연물질을 고화 또는 경화 시켜 형성한다.
이상의 과정을 따라 방열 물질(110)이 내재된 칩 실장 기판용 방열체(100)는 사출성형을 통해 제조 가능하므로 제조 공정의 용이성을 향상시킬 수 있다. 특히 기판이 미리 삽입되어 있는 금형에 절연물질을 주입하는 경우는 한번의 사출성형을 통해 방열체를 포함하는 칩 패키지를 제조할 수 있다.
또한 단일 구성의 방열체(100)를 이용하므로 기존의 기판과 히트 싱크를 부착하기 위한 TIM 접착층이 불필요하며, 기판과 히트 싱크 사이의 전기적인 절연을 위한 절연층(22)이 불필요하게 되므로 구성을 간단히 할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다.
따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

  1. 칩이 실장된 또는 칩이 실장되는 기판을 수용하고, 상기 수용된 기판을 지지 또는 고정하기 위한 수용부;
    상기 수용된 기판을 절연시키며, 내재된 방열 물질을 통해 상기 기판 또는 상기 기판에 실장된 칩으로부터 발생된 열을 외부로 방열 시키는 방열부를 포함하고,
    상기 방열 물질의 내재 비율은 상기 기판의 절연성을 유지하도록 결정되고,
    상기 기판은 상기 기판의 절연층이 상기 기판의 하면에서 노출되는 절연부와 상기 내재된 방열 물질의 접촉에 따른 상기 기판의 전도층 간의 절연성 저하를 방지하기 위하여 상기 절연부를 덮는 절연부 보호부를 포함하고,
    상기 수용부는 상기 기판의 옆면을 고정하는 수용부 벽면, 상기 수용된 기판의 상면의 적어도 일부를 고정하고, 상기 수용부 벽면과 연결되어 기판의 상면의 적어도 일부를 덮는 형태로 돌출되어 형성된 지지부 및 상기 기판을 지지 및 고정하는 수용부 밑면을 포함하는 것을 특징으로 하는 칩 실장 기판용 방열체
  2. 제 1 항에 있어서,
    상기 수용부 및 방열부는 상기 방열 물질이 내재된 절연물질을 상기 기판을 수용하기 위한 공간을 포함하는 금형으로 사출시켜 형성되는 것을 특징으로 하는 칩 실장 기판용 방열체
  3. 삭제
  4. 제 1 항에 있어서,
    상기 방열체는 상기 기판에서 절연층을 통해 전기적으로 분리된 원판의 절연성을 보호하는 것을 특징으로 하는 칩 실장 기판용 방열체.
  5. 제 1 항에 있어서,
    상기 방열체에 내재된 상기 방열 물질의 비율은 상기 방열 물질에 따른 열전도성 및 상기 기판에서 절연층을 통해 전기적으로 분리된 원판의 절연성을 보호하기 위한 전기절연성을 고려하여 결정되는 것을 특징으로 하는 칩 실장 기판용 방열체.
  6. 방열 물질이 내재된 절연물질을, 칩이 실장된 기판이 삽입된 또는 상기 칩이 실장된 기판을 수용하기 위한 공간이 형성된 금형에 주입하는 단계; 및
    상기 기판을 수용하고, 수용된 기판을 지지 또는 고정하기 위한 수용부와, 상기 수용된 기판을 절연시키며 방열 물질을 통해 기판 또는 상기 기판에 실장된 칩으로부터 발생된 열을 외부로 방열 시키는 방열부를 주입된 절연물질을 고화 또는 경화 시켜 형성하는 단계를 포함하고,
    상기 방열 물질의 내재 비율은 상기 기판의 절연성을 유지하도록 결정되고,
    상기 기판은 상기 기판의 절연층이 상기 기판의 하면에서 노출되는 절연부와 상기 내재된 방열 물질의 접촉에 따른 상기 기판의 전도층 간의 절연성 저하를 방지하기 위하여 상기 절연부를 덮는 절연부 보호부를 포함하고,
    상기 금형은 상기 기판의 옆면을 고정하는 수용부 벽면, 상기 수용된 기판의 상면의 적어도 일부를 고정하고, 상기 수용부 벽면과 연결되어 기판의 상면의 적어도 일부를 덮는 형태로 돌출되어 형성된 지지부 및 상기 기판을 지지 및 고정하는 수용부 밑면을 구성하기 위한 공간을 포함하는 것을 특징으로 하는 칩 실장 기판용 방열체 제조 방법.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 절연물질에 내재된 상기 방열 물질의 상기 내재 비율은 상기 방열 물질에 따른 열전도성 및 상기 기판에서 절연층을 통해 전기적으로 분리된 원판의 절연성을 보호하기 위한 전기절연성을 고려하여 결정되는 것을 특징으로 하는 칩 실장 기판용 방열체 제조 방법.
KR1020130121204A 2013-10-11 2013-10-11 방열 물질이 내재된 칩 실장 기판용 방열체 제조 방법 KR101548223B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130121204A KR101548223B1 (ko) 2013-10-11 2013-10-11 방열 물질이 내재된 칩 실장 기판용 방열체 제조 방법
US14/511,357 US20150117035A1 (en) 2013-10-11 2014-10-10 Heat Sink for Chip Mounting Substrate and Method for Manufacturing the Same
CN201410529296.6A CN104576909A (zh) 2013-10-11 2014-10-10 含有散热物质的芯片贴装基板用散热体制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130121204A KR101548223B1 (ko) 2013-10-11 2013-10-11 방열 물질이 내재된 칩 실장 기판용 방열체 제조 방법

Publications (2)

Publication Number Publication Date
KR20150042488A KR20150042488A (ko) 2015-04-21
KR101548223B1 true KR101548223B1 (ko) 2015-08-31

Family

ID=52995235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130121204A KR101548223B1 (ko) 2013-10-11 2013-10-11 방열 물질이 내재된 칩 실장 기판용 방열체 제조 방법

Country Status (3)

Country Link
US (1) US20150117035A1 (ko)
KR (1) KR101548223B1 (ko)
CN (1) CN104576909A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101698918B1 (ko) * 2015-06-19 2017-01-23 (주)포인트엔지니어링 슬릿을 포함하는 기판
US10908351B2 (en) * 2017-02-13 2021-02-02 Signify Holding B.V. Frame for supporting a light guide panel and luminaire comprising the frame
KR102131268B1 (ko) * 2018-05-15 2020-07-08 주식회사 네패스 반도체 패키지
KR102023100B1 (ko) 2018-05-15 2019-11-04 주식회사 네패스 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3161788B2 (ja) 1991-12-27 2001-04-25 電気興業株式会社 ダイヤモンド膜合成装置
WO2011092934A1 (ja) * 2010-02-01 2011-08-04 旭硝子株式会社 発光素子搭載用支持体及び発光装置
JP2013089718A (ja) * 2011-10-17 2013-05-13 Kaneka Corp 高熱伝導性樹脂を用いたヒートシンク及びｌｅｄ光源

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093961A (en) * 1999-02-24 2000-07-25 Chip Coolers, Inc. Heat sink assembly manufactured of thermally conductive polymer material with insert molded metal attachment
JP2005294334A (ja) * 2004-03-31 2005-10-20 Nan Ya Plast Corp 高散熱ｌｅｄ発光素子及びその製造方法
JP5221122B2 (ja) * 2007-12-28 2013-06-26 株式会社朝日ラバー シリコーン樹脂基材
KR20110095279A (ko) * 2008-10-31 2011-08-24 덴끼 가가꾸 고교 가부시키가이샤 발광 소자 패키지용 기판 및 발광 소자 패키지
US20110284914A1 (en) * 2008-11-25 2011-11-24 Denki Kagaku Kogyo Kabushiki Kaisha Method for manufacturing substrate for light emitting element package, and light emitting element package
CN103050616B (zh) * 2011-10-13 2015-10-28 昆山雅森电子材料科技有限公司 复合式导热铜箔基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3161788B2 (ja) 1991-12-27 2001-04-25 電気興業株式会社 ダイヤモンド膜合成装置
WO2011092934A1 (ja) * 2010-02-01 2011-08-04 旭硝子株式会社 発光素子搭載用支持体及び発光装置
JP2013089718A (ja) * 2011-10-17 2013-05-13 Kaneka Corp 高熱伝導性樹脂を用いたヒートシンク及びｌｅｄ光源

Also Published As

Publication number Publication date
US20150117035A1 (en) 2015-04-30
KR20150042488A (ko) 2015-04-21
CN104576909A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
US9945526B2 (en) Optoelectronic lighting module, optoelectronic lighting apparatus and vehicle headlamp
US7789535B2 (en) Light source device with high heat-dissipation efficiency
US8610165B2 (en) LED light module with heat releasing casing and grooved backing to contain conductive bonding fluids
JP2012503306A (ja) 発光装置
JP2005117041A (ja) 高出力発光ダイオードデバイス
KR101548223B1 (ko) 방열 물질이 내재된 칩 실장 기판용 방열체 제조 방법
US9954148B2 (en) Light-emitting apparatus with optical element and method of manufacturing the same
KR100981329B1 (ko) 옥외용 ｌｅｄ 조명등
KR101055074B1 (ko) 발광 장치
EP3078063B1 (en) Mounting assembly and lighting device
KR101430602B1 (ko) 발광 소자 모듈
EP3101332A1 (en) Novel led lighting apparatus
US9640745B2 (en) Light emitting diode and method of manufacturing the same
KR100764461B1 (ko) 버퍼층을 갖는 반도체 패키지
KR101004746B1 (ko) 열전냉각소자가 내장된 엘이디 패키지
KR100749666B1 (ko) 방열돌기를 갖는 측면 발광형 ｌｅｄ 패키지
KR101064870B1 (ko) 열전냉각기능을 가지는 엘이디 패키지
KR101144741B1 (ko) 발광 다이오드용 패키지
KR101621380B1 (ko) 가로등용 발광 다이오드 모듈 및 이의 제조 방법
JP5372238B2 (ja) 一体化多層式照明装置の製造方法
KR101152173B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
KR101315912B1 (ko) 반도체 패키지용 베이스 및 이를 이용한 조명장치
KR102224098B1 (ko) 발광소자 패키지 및 조명시스템
KR101216936B1 (ko) 발광 다이오드
TW201126776A (en) Solid-state lighting device and light source module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 4