TW201515124A - 晶片封裝體及其製造方法 - Google Patents
晶片封裝體及其製造方法 Download PDFInfo
- Publication number
- TW201515124A TW201515124A TW103134513A TW103134513A TW201515124A TW 201515124 A TW201515124 A TW 201515124A TW 103134513 A TW103134513 A TW 103134513A TW 103134513 A TW103134513 A TW 103134513A TW 201515124 A TW201515124 A TW 201515124A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafers
- chip package
- wafer
- substrate
- bridge
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 235000012431 wafers Nutrition 0.000 claims description 132
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 30
- 238000005137 deposition process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000012858 packaging process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 3
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 2
- 229910001922 gold oxide Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本發明揭露一種晶片封裝體的製造方法，包括提供一第一基底。將一第二基底貼附於第一基底上，其中第二基底具有矩形的複數晶片區及隔開晶片區的一切割道區。移除切割道區的第二基底的一部份，以在第一基底上形成複數晶片，其中晶片中相鄰的晶片之間形成至少一橋接部。本發明亦揭露由上述方法形成之晶片封裝體。
Description
本發明係有關於一種半導體封裝技術，特別為有關於一種晶片封裝體及其製造方法。
晶片封裝製程是形成電子產品過程中之重要步驟。晶片封裝體除了將晶片保護於其中，使免受外界環境污染外，還提供晶片內部電子元件與外界之電性連接通路。
製作晶片封裝體的過程包括將貼附於第一基底上的第二基底切割為複數晶片之後，將第一基底及其上的晶片放置於進行沉積製程的機台內的針腳上，接著降低針腳的高度，使得第一基底完全承載於機台的作業面上，並進行沉積製程，例如於晶片上沉積氧化層。
然而，原本透過機台的針腳所支撐的第一基底部分與下方的針腳之間會產生真空間隙，而並未與機台的作業面接觸，造成進行沉積製程時鄰近於真空間隙上方的晶片的熱傳導不良，進而使得後續形成於晶片上的氧化層之厚度不均勻，影響晶片封裝體的品質。
因此，有必要尋求一種新穎的晶片封裝體及其製造方法，其能夠解決或改善上述的問題。
本發明一實施例係提供一種晶片封裝體的製造方
法，包括提供一第一基底。將一第二基底貼附於第一基底上，其中第二基底具有矩形的複數晶片區及隔開晶片區的一切割道區。移除切割道區的第二基底的一部份，以在第一基底上形成複數晶片，其中晶片中相鄰的晶片之間形成至少一橋接部。
本發明一實施例係提供一種晶片封裝體，包括一
第一基底。矩形的複數晶片貼附於第一基底上，其中相鄰的晶片之間具有至少一橋接部。
本發明一實施例係提供一種晶片封裝體，包括矩
形的一晶片。至少一突出部自晶片的一角落向外延伸。
100‧‧‧第二基底
110‧‧‧晶片區
120‧‧‧切割道區
130‧‧‧第一開口
140‧‧‧第二開口
145‧‧‧第三開口
150‧‧‧橋接部
160‧‧‧密封環
200‧‧‧第一基底
210‧‧‧氧化層
300‧‧‧罩幕層
400‧‧‧晶片
401‧‧‧邊緣
410‧‧‧突出部
D‧‧‧距離
T1、T2、T3‧‧‧厚度
W‧‧‧寬度
第1A至1D圖係繪示出根據本發明實施例之晶片封裝體的製造方法的平面示意圖。
第2A至2C圖係分別繪示出沿著第1A至1C圖中的剖線2A-2A’、2B-2B’及2C-2C’的剖面示意圖。
第3A、4A及5A圖係繪示出根據本發明不同實施例之具有橋接部的晶片封裝體的平面示意圖。
第3B、4B及5B圖係繪示出根據本發明不同實施例之具有突出部的晶片封裝體的平面示意圖。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論之特定實施例僅為製
造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體的製造方法可實施
於封裝金氧半場效電晶體晶片，例如是功率模組晶片。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printer heads)、或功率金氧半場效電晶體模組(power MOSFET modules)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完
成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一第一基底上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。在一實施中，上述切割後的封裝體係為一晶片尺寸封裝體(CSP；chip scale package)。晶片尺寸封裝體(CSP)之尺寸可僅略大於所封裝之晶片。例如，晶片尺寸封裝體之尺寸不大於所封裝晶片之尺寸的120%。
以下配合第1A至1D圖及第2A至2C圖說明本發明
實施例之晶片封裝體的製造方法，其中第1A至1D圖係繪示出根據本發明實施例之晶片封裝體的製造方法的平面示意圖，且第2A至2C圖係分別繪示出沿著第1A至1C圖中的剖線2A-2A’、2B-2B’及2C-2C’的剖面示意圖。
請參照第1A及2A圖，提供一第一基底200。第一基
底200可為空白半導體基底、玻璃基底或其他適合的承載基底。在本實施例中，可透過一黏著層210，將一第二基底100貼附於第一基底200上。第二基底100可為半導體晶圓，例如是矽晶圓，以利於進行晶圓級封裝。採用晶圓級封裝來形成晶片封裝體，可降低成本並節省製程時間。第二基底100具有矩形的複數晶片區110及隔開晶片區110的一切割道區120。在一實施例中，每一晶片區110內具有一元件區(未繪示)，其可包括光電元件(例如，影像感測元件或發光元件)或是其他電子元件(例如，微機電系統、微流體系統、物理感測器、太陽能電池、射頻元
件、加速計、陀螺儀、微制動器、表面聲波元件、壓力感測器、噴墨頭或功率晶片模組)。
接著，可透過沉積製程，在第二基底100上形成一
光阻材料層(未繪示)，且透過微影製程(例如，對光阻材料層進行曝光及顯影製程)，以形成圖案化的罩幕層300，其暴露出切割道區120的第二基底100的一部分，如第1B及2B圖所示。
接著，透過圖案化的罩幕層300對第二基底100進
行蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的蝕刻製程)，移除切割道區120的第二基底100的一部份，以在第一基底200上形成矩形的複數晶片400，且在相鄰的晶片400之間形成橋接部150，然後去除罩幕層300，如第1C及2C圖所示。
在進行上述蝕刻製程期間，可在切割道區120的第
二基底100內形成複數第一開口130、複數第二開口140及複數第三開口145。第一開口130的深度T1小於第二基底100的厚度T2而未貫穿第二基底100，第二開口140及第三開口145則完全貫穿第二基底100，因而暴露出第二基底100下方的黏著層210，如第2C圖所示。位於切割道區120內的第一開口130、第二開口140及第三開口145彼此相連，而將第二基底100分離為複數晶片400。再者，位於第一開口130下方而未被貫穿的第二基底100的一部分在相鄰的晶片400之間形成複數橋接部150，如第1C圖所示。在本實施例中，深度T1可大於或等於0。當深度T1等於0時，橋接部150的厚度T3等於第二基底100的厚度T2。在其他實施例中，兩相鄰的晶片400之間可形成單一橋接
部150。
在上述蝕刻製程中，可藉由調整對應於第二開口
140及第三開口145的罩幕層300之圖案化開口的尺寸，亦即調整對應於第一開口130的罩幕層300之圖案的尺寸，以改變對切割道區120的第二基底100的移除深度。舉例來說，縮小對應於第一開口130的罩幕層300之圖案的尺寸，可增加第一開口130的深度，亦即降低位於第一開口130下方之橋接部150的厚度。
在本實施例中，相鄰的晶片400的每一者之每一角
落連接兩個橋接部150，且相鄰的晶片400的每一者之一邊緣連接兩個橋接部150，如第1C圖所示。橋接部150的厚度T3小於第二基底100的厚度T2，如第2C圖所示，因此有利於後續進行的單體化(singulation)製程。在第1C及2C圖的實施例中，透過切割道區120而彼此隔開的晶片400大體上排列為一陣列，同一列中相鄰的晶片400之間具有兩個橋接部150，且同一行中相鄰的晶片400之間具有兩個橋接部150。可以理解的是，第1C及2C圖中橋接部150的數量、上視輪廓及位置僅作為範例說明，並不限定於此，橋接部150的實際數量、上視輪廓及位置取決於設計需求。
在本實施例中，晶片封裝體的製造方法更包括在
將第二基底100分離為具有橋接部150的複數晶片400之後，將第一基底200及其上的晶片400放置於進行沉積製程的機台(未繪示)內，以於晶片400上形成一絕緣層(未繪示)，例如氧化層、氮化層或其他適合的介電材料層，以作為晶片表面絕緣披覆的用途。
在一實施例中，晶片400內具有密封環160(繪示於
第1D圖)，鄰近晶片400的元件區(未繪示)的邊緣，因此當後續沿著切割道區120進行切割製程時，密封環160可保護晶片400的內部，避免切割製程所造成之應力由切割道區120傳入晶片400的內部，而破壞晶片400內的元件或電路結構。另外，密封環160亦可保護元件區不受外界環境之影響，例如密封環160有助於阻擋水氣或汙染物進入晶片封裝體內。在一實施例中，橋接部150的寬度(即，等同於後續形成的突出部410的寬度W)小於每一晶片400的邊緣401與密封環160之間的距離D，如第1D圖所示。
根據本發明實施例，透過圖案化的罩幕層300對第
二基底100進行蝕刻製程，在切割道區120的第二基底100內形成未貫穿第二基底100的第一開口130及貫穿第二基底100的第二開口，以將第二基底100分離為複數晶片400，且第一開口130下方未被貫穿的第二基底100的一部分在相鄰的晶片400之間形成橋接部150。透過橋接部150連接相鄰的晶片400，能夠在後續進行沉積製程時形成導熱路徑，使得晶片400之間達到良好且均勻的熱傳導，進而使得後續沉積於晶片400上的絕緣層之厚度均勻且避免厚度變小。因此，本發明實施例之晶片封裝體的製造方法能夠解決進行沉積製程之機台針腳與一部分的晶圓之間產生真空間隙所造成之熱傳導不良的問題，進而改善晶片封裝體的品質。
接著，請參照第1D圖，晶片封裝體的製造方法更
包括在形成上述絕緣層之後，進行切割製程，沿著切割道區120
切斷相鄰的晶片400之間的橋接部150以及下方的第一基底200，使得每一晶片400完全分離，且在每一晶片400的角落形成向外延伸的突出部410。
在一實施例中，晶片400的每一角落皆具有兩個突
出部410，分別沿著對應的角落的兩邊緣向外延伸，且每一角落的兩個突出部410互相垂直。突出部410的寬度W小於晶片400的邊緣401與密封環160之間的距離D。在一實施例中，突出部410具有矩形的上視輪廓。可以理解的是，第1D圖中突出部410的數量、上視輪廓及位置僅作為範例說明，並不限定於此，突出部410的實際數量、上視輪廓及位置取決於設計需求。
請參照第3A及3B圖，其分別繪示出本發明另一實
施例之晶片封裝體的橋接部及對應的突出部的平面示意圖，其中相同於第1C及1D圖中的部件係使用相同的標號並省略其說明。第3A圖中的晶片封裝體之結構類似於第1C圖中的晶片封裝體之結構，差異在於第3A圖中的晶片封裝體中同一列中相鄰的矩形晶片400之間僅具有一個橋接部150，且同一行中相鄰的晶片400之間也僅具有一個橋接部150。也就是說，相鄰的晶片400的每一者之兩邊緣連接不同的橋接部150，且相鄰的晶片400的每一者之一邊緣僅連接一個橋接部150。
第3B圖中的晶片封裝體之結構類似於第1D圖中的
晶片封裝體之結構，差異在於第3B圖中的矩形的晶片400僅有一個角落具有互相垂直延伸的兩個突出部410，且與上述角落位於同一對角線方向上的另一角落並未具有突出部410，而晶片400的其他兩個角落僅具有一個突出部410。
請參照第4A及4B圖，其分別繪示出本發明又另一
實施例之晶片封裝體的橋接部及對應的突出部的平面示意圖，其中相同於第1C及1D圖中的部件係使用相同的標號並省略其說明。第4A圖中的晶片封裝體之結構類似於第1C圖中的晶片封裝體之結構，差異在於第4A圖中的晶片封裝體中相鄰兩行/列中具有連接相鄰的四個晶片400之複數橋接部150，亦即每一橋接部150連接相鄰的四個晶片400的角落。換句話說，每一晶片400的每一角落透過沿著對應的晶片400的對角線方向延伸的橋接部150，連接至位於同一對角線方向上的另一晶片400的角落。
第4B圖中的晶片封裝體之結構類似於第1D圖中的
晶片封裝體之結構，差異在於第4B圖中的矩形的晶片400的每一角落僅具有一個突出部410，沿著晶片400的對角線方向向外延伸，且突出部410具有多邊形的上視輪廓。
請參照第5A及5B圖，其分別繪示出本發明又另一
實施例之晶片封裝體的橋接部及對應的突出部的平面示意圖，其中相同於第4A及4B圖中的部件係使用相同的標號並省略其說明。第5A圖中的晶片封裝體之結構類似於第4A圖中的晶片封裝體之結構，差異在於兩者的橋接部150之上視輪廓為不同的多邊形，且第5A圖中的每一橋接部150沿著對應的晶片400的對角線方向以及垂直於晶片400的兩邊緣的方向延伸至相鄰的三個晶片400的角落。換句話說，第5A圖中的每一晶片400的每一角落不僅透過沿著晶片400的對角線方向延伸的橋接部150，連接至位於同一對角線方向上的另一晶片400的角
落，更透過沿著垂直於晶片400的兩邊緣的方向延伸的橋接部150，連接至相鄰的其他兩個晶片400的角落。
第5B圖中的晶片封裝體之結構類似於第4B圖中的
晶片封裝體之結構，差異在於兩者的突出部410之上視輪廓為不同的多邊形，且第5B圖中位於晶片400的每一角落之突出部410不僅沿著對角線方向向外延伸，更沿著垂直於晶片400的兩邊緣的方向向外延伸。
根據本發明實施例，將切割第二基底100形成矩形
的複數晶片400以及切割第一基底200的兩段式切割步驟，改良為先透過圖案化的罩幕層300對第二基底100進行蝕刻製程而形成複數晶片400以及位於相鄰的晶片400之間的至少一橋接部150，再切割第一基底200，使得相鄰的晶片400之間透過橋接部150互相連接，能夠在後續進行絕緣層的沉積製程時使得晶片400之間達到良好且均勻的熱傳導，進而使沉積於晶片400上的絕緣層之厚度均勻，因此能夠改善晶片封裝體的品質。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧第二基底
110‧‧‧晶片區
120‧‧‧切割道區
130‧‧‧第一開口
140‧‧‧第二開口
145‧‧‧第三開口
150‧‧‧橋接部
210‧‧‧氧化層
400‧‧‧晶片
Claims (20)
- 一種晶片封裝體的製造方法，包括：提供一第一基底；將一第二基底貼附於該第一基底上，其中該第二基底具有矩形的複數晶片區及隔開該等晶片區的一切割道區；以及移除該切割道區的該第二基底的一部份，以在該第一基底上形成複數晶片，其中該等晶片中相鄰的晶片之間形成至少一橋接部。
- 如申請專利範圍第1項所述之晶片封裝體的製造方法，其中相鄰的該等晶片之間形成有複數橋接部，使相鄰的該等晶片的每一者之至少一邊緣連接該等橋接部。
- 如申請專利範圍第1項所述之晶片封裝體的製造方法，其中相鄰的該等晶片之間形成有複數橋接部，使相鄰的該等晶片的每一者之至少一角落連接該等橋接部。
- 如申請專利範圍第1項所述之晶片封裝體的製造方法，其中該至少一橋接部連接該等晶片的其中四者的一角落。
- 如申請專利範圍第1項所述之晶片封裝體的製造方法，其中該至少一橋接部的厚度小於該第二基底的厚度。
- 如申請專利範圍第1項所述之晶片封裝體的製造方法，其中每一晶片內具有一密封環，且該至少一橋接部具有一寬度小於每一晶片的一邊緣與一對應的密封環之間的距離。
- 如申請專利範圍第1項所述之晶片封裝體的製造方法，更包括切斷該至少一橋接部，使得在對應於該至少一橋接部的每一晶片具有一突出部。
- 如申請專利範圍第7項所述之晶片封裝體的製造方法，其中該突出部位於一對應的晶片的一角落，且沿著該對應的晶片的一對角線方向或至少一邊緣向外延伸。
- 如申請專利範圍第7項所述之晶片封裝體的製造方法，其中該至少一突出部具有矩形或多邊形的上視輪廓。
- 一種晶片封裝體，包括：一第一基底；以及矩形的複數晶片，貼附於該第一基底上，其中該等晶片中相鄰的晶片之間具有至少一橋接部。
- 如申請專利範圍第10項所述之晶片封裝體，其中相鄰的該等晶片之間具有複數橋接部，使相鄰的該等晶片的每一者之至少一邊緣連接該等橋接部。
- 如申請專利範圍第10項所述之晶片封裝體，其中相鄰的該等晶片之間具有複數橋接部，使相鄰的該等晶片的每一者之至少一角落連接該等橋接部。
- 如申請專利範圍第10項所述之晶片封裝體，其中該至少一橋接部連接該等晶片的其中四者的一角落。
- 如申請專利範圍第10項所述之晶片封裝體，其中該至少一橋接部的厚度小於該等晶片的厚度。
- 如申請專利範圍第10項所述之晶片封裝體，其中每一晶片內具有一密封環，且該至少一橋接部具有一寬度小於每一晶片的一邊緣與一對應的密封環之間的距離。
- 一種晶片封裝體，包括：矩形的一晶片；以及 至少一突出部，自該晶片的一角落向外延伸。
- 如申請專利範圍第16項所述之晶片封裝體，其中該至少一突出部沿著該晶片的一對角線方向或至少一邊緣向外延伸。
- 如申請專利範圍第16項所述之晶片封裝體，其中該至少一突出部具有矩形或多邊形的上視輪廓。
- 如申請專利範圍第16項所述之晶片封裝體，其中該至少一突出部的厚度小於該晶片的厚度。
- 如申請專利範圍第16項所述之晶片封裝體，其中該晶片內具有一密封環，且該至少一突出部具有一寬度小於該晶片的一邊緣與該密封環之間的距離。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361887700P | 2013-10-07 | 2013-10-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201515124A true TW201515124A (zh) | 2015-04-16 |
| TWI539537B TWI539537B (zh) | 2016-06-21 |
Family
ID=52776327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103134513A TWI539537B (zh) | 2013-10-07 | 2014-10-03 | 晶片封裝體及其製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9349710B2 (zh) |
| JP (1) | JP2015076615A (zh) |
| CN (1) | CN104517828A (zh) |
| TW (1) | TWI539537B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107735858A (zh) * | 2015-06-19 | 2018-02-23 | 株式会社村田制作所 | 晶圆级封装及晶圆级芯片尺寸封装 |
| KR20220023019A (ko) | 2020-08-20 | 2022-03-02 | 삼성전자주식회사 | 반도체 기판 및 반도체 기판의 소잉 방법 |
| CN115132719A (zh) * | 2021-03-26 | 2022-09-30 | 世芯电子股份有限公司 | 集成电路产品及其芯片排布 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116950A (ja) | 1990-09-07 | 1992-04-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6488154B1 (en) * | 2000-10-16 | 2002-12-03 | Ming-Chuan Yeh | Chip tray |
| JP2006019493A (ja) * | 2004-07-01 | 2006-01-19 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
| TWI237886B (en) * | 2004-07-06 | 2005-08-11 | Himax Tech Inc | Bonding pad and chip structure |
| JP4694263B2 (ja) * | 2005-06-03 | 2011-06-08 | Ｏｋｉセミコンダクタ株式会社 | 接合基板の切断方法 |
| TWI315573B (en) * | 2006-05-03 | 2009-10-01 | Via Tech Inc | Chip package |
| KR100837269B1 (ko) * | 2006-05-22 | 2008-06-11 | 삼성전자주식회사 | 웨이퍼 레벨 패키지 및 그 제조 방법 |
| KR101446288B1 (ko) * | 2008-03-25 | 2014-10-01 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US8454789B2 (en) * | 2010-11-05 | 2013-06-04 | Raytheon Company | Disposable bond gap control structures |
| JP2012195388A (ja) * | 2011-03-15 | 2012-10-11 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
-
2014
- 2014-10-01 US US14/504,319 patent/US9349710B2/en active Active
- 2014-10-03 TW TW103134513A patent/TWI539537B/zh active
- 2014-10-06 JP JP2014205922A patent/JP2015076615A/ja active Pending
- 2014-10-08 CN CN201410524510.9A patent/CN104517828A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI539537B (zh) | 2016-06-21 |
| US9349710B2 (en) | 2016-05-24 |
| CN104517828A (zh) | 2015-04-15 |
| JP2015076615A (ja) | 2015-04-20 |
| US20150097299A1 (en) | 2015-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI479622B (zh) | 晶片封裝體及其形成方法 | |
| TWI512930B (zh) | 晶片封裝體及其形成方法 | |
| US8890268B2 (en) | Chip package and fabrication method thereof | |
| TWI619218B (zh) | 晶片封裝體及其形成方法 | |
| US9305843B2 (en) | Chip package and method for forming the same | |
| TWI459485B (zh) | 晶片封裝體的形成方法 | |
| TWI529887B (zh) | 晶片封裝體及其形成方法 | |
| TWI575779B (zh) | 晶片封裝體及其製造方法 | |
| TWI569400B (zh) | 晶片封裝體及其形成方法 | |
| TWI529821B (zh) | 晶片封裝體及其形成方法 | |
| TWI500155B (zh) | 晶片封裝體及其形成方法 | |
| TWI493634B (zh) | 晶片封裝體及其形成方法 | |
| TWI509753B (zh) | 晶片封裝體及其形成方法 | |
| TWI624039B (zh) | 晶片封裝體及其製造方法 | |
| US9640488B2 (en) | Chip package and method for forming the same | |
| TWI485818B (zh) | 晶片封裝體及其形成方法 | |
| TW201306188A (zh) | 晶片封裝體及其製造方法 | |
| TWI492382B (zh) | 晶片封裝體及其製作方法 | |
| TWI539537B (zh) | 晶片封裝體及其製造方法 | |
| US20240088066A1 (en) | Semiconductor wafer |