CN107369664A - 半导体芯片的封装结构及封装方法 - Google Patents

半导体芯片的封装结构及封装方法 Download PDF

Info

Publication number
CN107369664A
CN107369664A CN201710791314.1A CN201710791314A CN107369664A CN 107369664 A CN107369664 A CN 107369664A CN 201710791314 A CN201710791314 A CN 201710791314A CN 107369664 A CN107369664 A CN 107369664A
Authority
CN
China
Prior art keywords
semiconductor chip
layer
electrode
metal
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710791314.1A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201710791314.1A priority Critical patent/CN107369664A/zh
Publication of CN107369664A publication Critical patent/CN107369664A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体芯片的封装结构及封装方法，所述封装结构包括：半导体芯片，所述半导体芯片表面具有电极；保护层，形成于所述半导体芯片表面，所述保护层对应所述电极具有电极开孔；封装材料，包围所述半导体芯片及所述保护层；重新布线层，形成于所述封装材料及半导体芯片上，所述重新布线层通过所述保护层的电极开孔与所述半导体芯片的电极连接；以及金属凸块，制作于所述重新布线层上。本发明预先在半导体芯片的晶圆上制作保护层，并制作电极开孔，在晶圆上的半导体芯片位置容易定位，可以使得电极开孔的位置与半导体芯片的电极精确对准，大大降低了电极接触偏移的可能性，提高了器件的稳定性，可以满足器件不断微缩的趋势。

Description

半导体芯片的封装结构及封装方法
技术领域
本发明属于半导体封装领域，特别是涉及一种半导体芯片的封装结构及封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。
由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，扇出晶圆级封装(fowlp)技术已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
现有的一种半导体芯片的封装结构如图1所示，这种结构包括封装材料102、半导体芯片101、重新布线层以及金属凸块，所述半导体芯片101的上表面与所述封装材料102齐平，所述重新布线层的第一层介质103直接制作于所述封装材料102以及半导体芯片101上，然后进行图形化形成与所述半导体芯片的电极位置对应的电极开孔，接着再形成图形化的金属层104通过所述电极开孔与所述半导体芯片的电极接触。
这种封装结构具有以下缺点：
第一，所述重新布线层的第一层介质制作于所述封装材料以及半导体芯片上，由于半导体芯片的表面并非完全平整，容易造成所述第一层介质产生弯曲变形等缺陷；
第二，所述重新布线层的第一层介质凸设于所述封装材料以及半导体芯片上，缺少保护，同样容易产生变形开裂等现象；
第三，由于需要在所述第一层介质中制作电极开孔，由于半导体芯片是独立设置于所述封装材料中，该电极开孔的位置通常难以与每个单独的半导体芯片的电极完全对应，造成电极开孔的偏移，导致电性能不稳定。
基于以上所述，提供一种可以有提高封装结构的机械稳定性以及电极接触准确性，防止电极接触偏移的半导体芯片的封装结构及封装方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体芯片的封装结构及封装方法，用于解决现有技术中半导体芯片的封装机械稳定性及电极接触稳定性较低的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体芯片的封装结构，所述封装结构包括：半导体芯片，所述半导体芯片表面具有电极；保护层，形成于所述半导体芯片表面，所述保护层对应所述电极具有电极开孔；封装材料，包围所述半导体芯片及所述保护层；重新布线层，形成于所述封装材料及半导体芯片上，所述重新布线层通过所述保护层的电极开孔与所述半导体芯片的电极连接；以及金属凸块，制作于所述重新布线层上。
优选地，所述保护层包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
优选地，所述保护层的侧壁被所述封装材料完全包围，所述保护层的上表面露出于所述封装材料，且与所述封装材料的上表面处于同一平面。
优选地，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
优选地，所述重新布线层包括图形化的金属布线层以及图形化的介质层，所述金属布线层通过所述保护层的电极开孔与所述半导体芯片的电极相连。
优选地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
优选地，所述金属凸块包括铜柱、位于所述铜柱上表面的镍层、以及位于所述镍层上的焊料凸点。
优选地，所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
本发明还提供一种半导体芯片的封装方法，所述封装方法包括：1)提供一晶圆，所述晶圆表面具有半导体芯片的电极；2)于所述晶圆表面形成保护层，并去除所述电极表面的保护层以形成电极开孔，对所述晶圆进行切割以获得表面具有保护层的半导体芯片；3)提供一支撑衬底，于所述支撑衬底表面形成分离层；4)将所述半导体芯片粘附于所述分离层上，其中，所述半导体芯片具有保护层的一面朝向所述分离层；5)采用封装材料对所述半导体芯片进行封装，所述封装材料包覆所述半导体芯片及所述保护层；6)基于所述分离层分离所述封装材料与所述支撑衬底；7)于所述封装材料及半导体芯片上制作重新布线层，所述重新布线层通过所述保护层的电极开孔与所述半导体芯片的电极连接；以及8)于所述重新布线层上制作金属凸块。
优选地，所述保护层包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
优选地，所述支撑衬底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种；所述分离层包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底表面，然后采用紫外固化或热固化工艺使其固化成型。
优选地，步骤5)采用封装材料封装所述逻辑芯片的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
优选地，步骤7)制作所述重新布线层为交替进行如下步骤：采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述封装材料及半导体芯片表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层，所述金属布线层通过所述电极开孔与所述半导体芯片的电极相连；采用化学气相沉积工艺或物理气相沉积工艺于所述金属布线层上形成介质层，并对所述介质层进行刻蚀形成图形化的介质层。
优选地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
优选地，步骤8)包括：8-1)于所述重新布线层上制作凸点下金属；8-2)于所述凸点下金属表面形成铜柱；8-3)于所述铜柱表面形成金属阻挡层；8-4)于所述金属阻挡层表面形成焊料金属，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点。
优选地，其中，所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
如上所述，本发明的半导体芯片的封装结构及封装方法，具有以下有益效果：
第一，本发明预先在半导体芯片的晶圆上制作保护层，并制作电极开孔，在晶圆上的半导体芯片位置容易定位，可以使得电极开孔的位置与半导体芯片的电极精确对准，大大降低了电极接触偏移的可能性，提高了器件的稳定性，可以满足器件不断微缩的趋势；
第二，本发明的保护层内陷于封装材料中，可以大大提高保护层的机械强度及稳定性，所述保护层可以当作重新布线层的第一层介质，同时解决了重新布线层的机械强度问题以及对准问题；
第三，本发明工艺及结构简单，可有效提高半导体芯片的封装性能，在半导体封装领域具有广泛的应用前景。
附图说明
图1显示为现有技术中的一种半导体芯片的封装结构示意图。
图2～图13显示为本发明的半导体芯片的封装方法各步骤所呈现的结构示意图。
元件标号说明
201 支撑衬底
202 分离层
203 封装材料
204 金属布线层
205 图形化的介质层
206 凸点下金属
207 金属凸块
301 晶圆
302 电极
303 保护层
304 电极开孔304
30 半导体芯片
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2～图13所示，本实施例提供一种半导体芯片的封装方法，所述封装方法包括：
如图2所示，首先进行步骤1)，提供一晶圆301，所述晶圆301表面具有半导体芯片的电极302。
作为示例，所述晶圆301中制作有多个半导体芯片30，所述半导体芯片30上具有电极302。
如图3～图6所示，然后进行步骤2)，于所述晶圆301表面形成保护层303，并去除所述电极302表面的保护层303以形成电极开孔304，对所述晶圆301进行切割以获得表面具有保护层303的半导体芯片30。
作为示例，所述保护层303包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述保护层303选用为PI，采用涂覆工艺形成于所述晶圆301表面，如图3所示。聚酰亚胺(PI)具有耐高温、高机械强度，高绝缘性、易加工等优点，大大提高所述保护层303的性能，可以看作为本发明的重新布线层的第一层介质，从而提高所述重新布线层的性能。
作为示例，采用激光钻孔工艺于所述保护层303中以形成电极开孔304，如图4所示。
作为示例，采用激光切割或机械切割工艺对所述晶圆301进行切割，以获得表面具有保护层303的半导体芯片30，如图5～图6所示。
如图7所示，首先进行步骤3)，提供一支撑衬底201，于所述支撑衬底201表面形成分离层202。
作为示例，所述支撑衬底201包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。在本实施例中，所述支撑衬底201选用为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成分离层202，且能降低后续的剥离工艺的难度。
作为示例，所述分离层202包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底201表面，然后采用紫外固化或热固化工艺使其固化成型。
在本实施例中，所述分离层202选用为胶带，所述胶带成本较低，且在后续的分离工艺中只需要施一力将其掀开即可，粘附和分离工艺都较简单，可以大大节省整个工艺的成本。
如图8所示，然后进行步骤4)，将表面具有保护层303的所述半导体芯片30粘附于所述分离层202上，其中，所述半导体芯片30具有保护层303的一面朝向所述分离层202。
作为示例，所述保护层303与所述分离层202紧密连接，以使所述分离层202与所述电极开孔304形成密闭空间，以防止后续的封装材料203进入所述电极开孔304中导致电极开孔304的堵塞。
如图9所示，接着进行步骤5)，采用封装材料203对所述及半导体芯片30进行封装，所述封装材料203包覆所述半导体芯片30及所述保护层303。所述保护层303内陷于封装材料203中，可以大大提高保护层303的机械强度及稳定性。
作为示例，采用封装材料203封装所述半导体芯片30的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装材料203包括聚酰亚胺、硅胶以及环氧树脂中的一种。
作为示例，所述封装材料203的厚度至少大于所述及半导体芯片30的厚度。
如图10所示，接着进行步骤6)，基于所述分离层202分离所述封装材料203与所述支撑衬底201。
作为示例，通过施加一力将所述封装材料203从所述分离层202掀开，即可实现分离。
如图11～图12所示，然后进行步骤7)，于所述封装材料203及半导体芯片30上制作重新布线层，所述重新布线层通过所述保护层303的电极开孔304与所述半导体芯片30的电极302连接。
具体地，制作所述重新布线层包括：
步骤a)，采用化学气相沉积工艺或物理气相沉积工艺于所述封装材料203、半导体芯片30及所述保护层303上形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层204，所述金属布线层204通过所述保护层303的电极开孔304与所述半导体芯片30的电极302连接。
作为示例，所述金属布线层204的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。在本实施例中，所述金属布线层204的材料选用为铜。
步骤b)，采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化的金属布线层204表面形成介质层，并对所述介质层进行刻蚀形成图形化的介质层205。
作为示例，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层选用为氧化硅。
需要说明的是，所述重新布线层可以包括依次层叠的多个介质层以及多个金属布线层204，依据连线需求，通过对各介质层进行图形化或者制作通孔实现各层金属布线层204之间的互连，以实现不同功能的连线需求。
如图13所示，最后进行步骤8)，于所述重新布线层上制作金属凸块207。
作为示例，所述金属凸块207可以为金属柱、焊料球、或者铜柱与焊料金属的组合等。
在本实施例中，步骤8)包括：
步骤8-1)，于所述重新布线层上制作凸点下金属206；
步骤8-2)，于所述凸点下金属206表面形成铜柱；
步骤8-3)，于所述铜柱表面形成金属阻挡层；以及
步骤8-4)，于所述金属阻挡层表面形成焊料金属，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点。
其中，所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
如图13所示，本实施例还提供一种半导体芯片的封装结构，所述封装结构包括：半导体芯片30，所述半导体芯片30表面具有电极302；保护层303，形成于所述半导体芯片30表面，所述保护层303对应所述电极302具有电极开孔304；封装材料203，包围所述半导体芯片30及所述保护层303；重新布线层，形成于所述封装材料203及半导体芯片30上，所述重新布线层通过所述保护层303的电极开孔304与所述半导体芯片30的电极302连接；以及金属凸块207，制作于所述重新布线层上。
作为示例，所述保护层303包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
作为示例，所述保护层303的侧壁被所述封装材料203完全包围，所述保护层303的上表面露出于所述封装材料203，且与所述封装材料203的上表面处于同一平面。
作为示例，所述封装材料203包括聚酰亚胺、硅胶以及环氧树脂中的一种。
作为示例，所述重新布线层包括图形化的金属布线层204以及图形化的介质层205，所述金属布线层204通过所述保护层303的电极开孔304与所述半导体芯片30的电极302相连。
作为示例，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层204的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
作为示例，所述金属凸块207包括铜柱、位于所述铜柱上表面的镍层、以及位于所述镍层上的焊料凸点。
作为示例，所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
如上所述，本发明的半导体芯片的封装结构及封装方法，具有以下有益效果：
第一，本发明预先在半导体芯片的晶圆301上制作保护层303，并制作电极开孔304，在晶圆301上的半导体芯片位置容易定位，可以使得电极开孔304的位置与半导体芯片的电极302精确对准，大大降低了电极302接触偏移的可能性，提高了器件的稳定性，可以满足器件不断微缩的趋势；
第二，本发明的保护层303内陷于封装材料203中，可以大大提高保护层303的机械强度及稳定性，所述保护层303可以当作重新布线层的第一层介质，同时解决了重新布线层的机械强度问题以及对准问题；
第三，本发明工艺及结构简单，可有效提高半导体芯片的封装性能，在半导体封装领域具有广泛的应用前景。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种半导体芯片的封装结构，其特征在于，所述封装结构包括：
半导体芯片，所述半导体芯片表面具有电极；
保护层，形成于所述半导体芯片表面，所述保护层对应所述电极具有电极开孔；
封装材料，包围所述半导体芯片及所述保护层；
重新布线层，形成于所述封装材料及半导体芯片上，所述重新布线层通过所述保护层的电极开孔与所述半导体芯片的电极连接；以及
金属凸块，制作于所述重新布线层上。
2.根据权利要求1所述的半导体芯片的封装结构，其特征在于：所述保护层包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
3.根据权利要求1所述的半导体芯片的封装结构，其特征在于：所述保护层的侧壁被所述封装材料完全包围，所述保护层的上表面露出于所述封装材料，且与所述封装材料的上表面处于同一平面。
4.根据权利要求1所述的半导体芯片的封装结构，其特征在于：所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
5.根据权利要求1所述的半导体芯片的封装结构，其特征在于：所述重新布线层包括图形化的金属布线层以及图形化的介质层，所述金属布线层通过所述保护层的电极开孔与所述半导体芯片的电极相连。
6.根据权利要求5所述的半导体芯片的封装结构，其特征在于：所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
7.根据权利要求1所述的半导体芯片的封装结构，其特征在于：所述金属凸块包括铜柱、位于所述铜柱上表面的镍层、以及位于所述镍层上的焊料凸点。
8.根据权利要求7所述的半导体芯片的封装结构，其特征在于：所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
9.一种半导体芯片的封装方法，其特征在于，所述封装方法包括：
1)提供一晶圆，所述晶圆表面具有半导体芯片的电极；
2)于所述晶圆表面形成保护层，并去除所述电极表面的保护层以形成电极开孔，对所述晶圆进行切割以获得表面具有保护层的半导体芯片；
3)提供一支撑衬底，于所述支撑衬底表面形成分离层；
4)将所述半导体芯片粘附于所述分离层上，其中，所述半导体芯片具有保护层的一面朝向所述分离层；
5)采用封装材料对所述半导体芯片进行封装，所述封装材料包覆所述半导体芯片及所述保护层；
6)基于所述分离层分离所述封装材料与所述支撑衬底；
7)于所述封装材料及半导体芯片上制作重新布线层，所述重新布线层通过所述保护层的电极开孔与所述半导体芯片的电极连接；以及
8)于所述重新布线层上制作金属凸块。
10.根据权利要求9所述的半导体芯片的封装方法，其特征在于：所述保护层包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
11.根据权利要求9所述的半导体芯片的封装方法，其特征在于：所述支撑衬底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种；所述分离层包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底表面，然后采用紫外固化或热固化工艺使其固化成型。
12.根据权利要求9所述的半导体芯片的封装方法，其特征在于：步骤5)采用封装材料封装所述逻辑芯片的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
13.根据权利要求9所述的半导体芯片的封装方法，其特征在于：步骤7)制作所述重新布线层为交替进行如下步骤：
采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述封装材料及半导体芯片表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层，所述金属布线层通过所述电极开孔与所述半导体芯片的电极相连；
采用化学气相沉积工艺或物理气相沉积工艺于所述金属布线层上形成介质层，并对所述介质层进行刻蚀形成图形化的介质层。
14.根据权利要求13所述的半导体芯片的封装方法，其特征在于：所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
15.根据权利要求9所述的人脸识别芯片的封装方法，其特征在于：步骤8)包括：
8-1)于所述重新布线层上制作凸点下金属；
8-2)于所述凸点下金属表面形成铜柱；
8-3)于所述铜柱表面形成金属阻挡层；
8-4)于所述金属阻挡层表面形成焊料金属，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点。
16.根据权利要求15所述的人脸识别芯片的封装方法，其特征在于：其中，所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
CN201710791314.1A 2017-09-05 2017-09-05 半导体芯片的封装结构及封装方法 Pending CN107369664A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710791314.1A CN107369664A (zh) 2017-09-05 2017-09-05 半导体芯片的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710791314.1A CN107369664A (zh) 2017-09-05 2017-09-05 半导体芯片的封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN107369664A true CN107369664A (zh) 2017-11-21

Family

ID=60312234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710791314.1A Pending CN107369664A (zh) 2017-09-05 2017-09-05 半导体芯片的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN107369664A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504174A (zh) * 2019-07-25 2019-11-26 南通通富微电子有限公司 封装结构的形成方法
CN110729269A (zh) * 2018-07-17 2020-01-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112582282A (zh) * 2019-09-29 2021-03-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN112582283A (zh) * 2019-09-29 2021-03-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN112582281A (zh) * 2019-09-29 2021-03-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030049886A1 (en) * 2001-09-07 2003-03-13 Salmon Peter C. Electronic system modules and method of fabrication
US20110241222A1 (en) * 2010-03-31 2011-10-06 Recai Sezi Semiconductor Package and Manufacturing Method
CN207165551U (zh) * 2017-09-05 2018-03-30 中芯长电半导体（江阴）有限公司 半导体芯片的封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030049886A1 (en) * 2001-09-07 2003-03-13 Salmon Peter C. Electronic system modules and method of fabrication
US20110241222A1 (en) * 2010-03-31 2011-10-06 Recai Sezi Semiconductor Package and Manufacturing Method
CN207165551U (zh) * 2017-09-05 2018-03-30 中芯长电半导体（江阴）有限公司 半导体芯片的封装结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729269A (zh) * 2018-07-17 2020-01-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110504174A (zh) * 2019-07-25 2019-11-26 南通通富微电子有限公司 封装结构的形成方法
CN112582282A (zh) * 2019-09-29 2021-03-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN112582283A (zh) * 2019-09-29 2021-03-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN112582281A (zh) * 2019-09-29 2021-03-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN112582281B (zh) * 2019-09-29 2023-08-25 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN112582283B (zh) * 2019-09-29 2023-11-21 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Similar Documents

Publication Publication Date Title
US10971467B2 (en) Packaging method and package structure of fan-out chip
CN107369664A (zh) 半导体芯片的封装结构及封装方法
CN105514087A (zh) 双面扇出型晶圆级封装方法及封装结构
CN103681468B (zh) 在Fo-WLCSP中形成双面互连结构的半导体器件和方法
CN103325727B (zh) 形成扇出封装体叠层器件的半导体方法和器件
CN105140213B (zh) 一种芯片封装结构及封装方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN106469656A (zh) 形成倒金字塔式腔体半导体封装的方法和半导体装置
US20130260510A1 (en) 3-D Integrated Circuits and Methods of Forming Thereof
CN102347253B (zh) 在接触焊盘上形成再分布层的方法和半导体器件
CN105489516A (zh) 一种扇出型芯片的封装方法及封装结构
CN107248509A (zh) Emi防护的芯片封装结构及封装方法
CN205039151U (zh) 一种堆叠型芯片封装结构
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN207165551U (zh) 半导体芯片的封装结构
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法
CN105161465A (zh) 晶圆级芯片封装方法
CN207165562U (zh) Emi防护的芯片封装结构
CN205355040U (zh) 一种扇出型芯片的封装结构
CN207624689U (zh) 一种扇出型晶圆级封装结构
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN207320099U (zh) 半导体芯片的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171121

RJ01 Rejection of invention patent application after publication