CN112582282A - 半导体封装方法及半导体封装结构 - Google Patents
半导体封装方法及半导体封装结构 Download PDFInfo
- Publication number
- CN112582282A CN112582282A CN201910935298.8A CN201910935298A CN112582282A CN 112582282 A CN112582282 A CN 112582282A CN 201910935298 A CN201910935298 A CN 201910935298A CN 112582282 A CN112582282 A CN 112582282A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- packaged
- protective layer
- filler particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 76
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000010410 layer Substances 0.000 claims abstract description 269
- 239000002245 particle Substances 0.000 claims abstract description 140
- 239000011241 protective layer Substances 0.000 claims abstract description 111
- 239000000945 filler Substances 0.000 claims abstract description 108
- 239000011368 organic material Substances 0.000 claims abstract description 41
- 229910003471 inorganic composite material Inorganic materials 0.000 claims abstract description 34
- 239000004033 plastic Substances 0.000 claims abstract description 34
- 229920003023 plastic Polymers 0.000 claims abstract description 34
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 24
- 239000011147 inorganic material Substances 0.000 claims abstract description 24
- 238000000465 moulding Methods 0.000 claims description 43
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 238000003466 welding Methods 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 9
- 229910052809 inorganic oxide Inorganic materials 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 11
- 238000012858 packaging process Methods 0.000 abstract description 9
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 238000013021 overheating Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 40
- 238000002161 passivation Methods 0.000 description 22
- 239000002210 silicon-based material Substances 0.000 description 12
- 239000012790 adhesive layer Substances 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 9
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- 238000011049 filling Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000007639 printing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 229920002577 polybenzoxazole Polymers 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000748 compression moulding Methods 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 239000004640 Melamine resin Substances 0.000 description 2
- 229920000877 Melamine resin Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000011345 viscous material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请提供一种半导体封装方法及半导体封装结构。该半导体封装方法包括：在待封装芯片的正面形成保护层，保护层为有机‑无机复合材料层，有机‑无机复合材料层包括有机材料层和分散在有机材料层中的填料颗粒，填料颗粒为无机材料；将正面形成有保护层的待封装芯片贴装于载板上，待封装芯片的正面朝上，背面朝向载板；在载板之上对待封装芯片及保护层进行封装，形成塑封层。本申请利于提升芯片的散热性能，可保证芯片的持续高效运行以及解决芯片过热导致的影响寿命问题；进一步，通过设置待封装芯片的正面的保护层为有机‑无机复合材料层，能够降低封装工艺难度，提高封装质量，从而保证封装的成功率及产品的良率。
Description
技术领域
本申请涉及一种半导体技术领域，尤其涉及一种半导体封装方法及半导体封装结构。
背景技术
近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。
然而，现有芯片封装结构中芯片的性能有待提升、寿命有待延长。特别是，芯片在工作过程中，会产生热量，如果产生的热量不及时散出，将会对芯片的工作效率以及使用寿命产生不良影响。
有鉴于此，本申请提供一种新的芯片封装结构的制作方法，以解决上述技术问题。
发明内容
本申请的一个方面提供一种半导体封装方法，其包括：
在待封装芯片的正面形成保护层，所述保护层为有机-无机复合材料层，所述有机-无机复合材料层包括有机材料层和分散在所述有机材料层中的填料颗粒，所述填料颗粒为无机材料；
将正面形成有保护层的所述待封装芯片贴装于载板上，所述待封装芯片的正面朝上，背面朝向所述载板；
在所述载板之上对所述待封装芯片及所述保护层进行封装，形成塑封层。
可选的，所述填料颗粒为球形。
可选的，所述填料颗粒为无机氧化物颗粒。
可选的，所述有机-无机复合材料层中的填料颗粒的含量范围为50wt.％至95wt.％。
可选的，所述有机-无机复合材料层中的填料颗粒的含量范围为80wt.％至90wt.％。
可选的，在将正面形成有保护层的所述待封装芯片贴装于载板上之前，所述方法包括：
研磨所述待封装芯片的背面。
可选的，在所述形成塑封层之后，所述方法包括：
减薄所述塑封层，露出所述待封装芯片的正面的保护层；
在所述保护层上形成保护层开口，所述保护层开口位于所述待封装芯片的正面的焊垫处；
在所述待封装芯片的正面形成再布线结构，所述再布线结构用于将所述待封装芯片的正面的焊垫引出。
可选的，在所述待封装芯片的正面形成再布线结构之后，所述方法还包括：
在所述再布线结构上形成抗氧化层，其中，所述再布线结构包括导电部件以及部分地覆盖于所述导电部件上的介电层，所述抗氧化层形成于所述导电部件露出于所述介电层的部分。
可选的，所述抗氧化层包括：锡层、或自下而上堆叠的镍层与金层、或自下而上堆叠的镍层、钯层与金层。
可选的，在所述待封装芯片的正面形成再布线结构之后，所述方法包括：
剥离所述载板，露出所述待封装芯片的背面。
本申请的另一个方面提供一种半导体封装结构，所述半导体封装结构包括：
塑封层，设有内凹的腔体；
芯片，设于所述腔体内，且所述芯片的背面露出于所述塑封层的表面；
保护层，形成于所述芯片的正面，且所述保护层上形成有保护层开口，所述保护层开口位于所述芯片正面的焊垫对应位置处，所述保护层为有机-无机复合材料层，所述有机-无机复合材料层包括有机材料层和分散在所述有机材料层中的填料颗粒，所述填料颗粒为无机材料；
再布线结构，形成于所述芯片的正面，用于将所述芯片正面的焊垫引出。
可选的，所述填料颗粒为球形。
可选的，所述填料颗粒为无机氧化物颗粒。
可选的，所述有机-无机复合材料层中的填料颗粒的含量范围为50wt.％至95wt.％。
可选的，所述有机-无机复合材料层中的填料颗粒的含量范围为80wt.％至90wt.％。
可选的，所述半导体封装结构还包括抗氧化层，所述再布线结构包括导电部件以及部分地覆盖于所述导电部件上的介电层，所述抗氧化层形成于所述导电部件露出于所述介电层的部分。
本申请实施例提供的上述半导体封装方法和半导体封装结构，通过将待封装芯片的正面朝上，背面朝向载板贴装于载板上，能够达到在剥离载板后，各个待封装芯片的背面暴露在封装结构外，利于提升芯片的散热性能，可保证芯片的持续高效运行以及解决芯片过热导致的影响寿命问题；进一步，通过设置待封装芯片的正面的保护层为有机-无机复合材料层，有机-无机复合材料层兼具有机材料和无机材料的特点，通过减小待封装芯片与保护层的材料学性质之间的差异，能够降低封装工艺难度，提高封装质量，从而保证封装的成功率及产品的良率。
附图说明
图1是根据本申请一实例性实施例提出的半导体封装方法的流程图。
图2(a)-图2(m)是根据本申请一示例性实施例中半导体封装方法的工艺流程图。
图3是根据本申请一示例性实施例提出的载板正面结构示意图。
图4是根据本申请一示例性实施例提供的利用上述半导体封装方法得到的半导体封装结构的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
如图1、图2(a)-图2(m)、图3和图4所示，本申请提供一种半导体封装方法及半导体封装结构。
图1是根据本申请一实例性实施例提出的半导体封装方法的流程图。如图1所示，半导体封装方法包括下述步骤：
步骤101：在待封装芯片的正面形成保护层，所述保护层为有机-无机复合材料层，所述有机-无机复合材料层包括有机材料层和分散在所述有机材料层中的填料颗粒，所述填料颗粒为无机材料；
步骤102：将正面形成有保护层的所述待封装芯片贴装于载板上，所述待封装芯片的正面朝上，背面朝向所述载板；
步骤103：在所述载板之上对所述待封装芯片及所述保护层进行封装，形成塑封层；
步骤104：减薄所述塑封层，露出所述待封装芯片的正面的保护层；
步骤105：在所述保护层上形成保护层开口，所述保护层开口位于所述待封装芯片的正面的焊垫处；
步骤106：在所述待封装芯片的正面形成再布线结构，所述再布线结构用于将所述待封装芯片的正面的焊垫引出；
步骤107：剥离所述载板，露出所述待封装芯片的背面。
本实施例中的上述半导体封装方法，通过将待封装芯片的正面朝上，背面朝向载板贴装于载板上，能够达到在剥离载板后，各个待封装芯片的背面暴露在封装结构外，利于提升芯片的散热性能，可保证芯片的持续高效运行以及解决芯片过热导致的影响寿命问题；进一步，通过设置待封装芯片的正面的保护层为有机-无机复合材料层，有机-无机复合材料层兼具有机材料和无机材料的特点，通过减小待封装芯片与保护层的材料学性质之间的差异，能够降低封装工艺难度，提高封装质量，从而保证封装的成功率及产品的良率；此外，在形成所述塑封层以及减薄(如研磨)所述塑封层过程中，保护层保护了待封装芯片的正面的焊垫以及待封装芯片内的电互连结构不受损坏。
在本实施例中，在步骤101中，在待封装芯片的正面形成保护层，所述保护层为有机-无机复合材料层。所述保护层可以在将半导体晶圆切割成多个待封装芯片之前形成在半导体晶圆的正面上，之后再对半导体晶圆进行切割，得到正面形成有保护层的待封装芯片。当然可以理解的是，在工艺允许的情况下，还可以将半导体晶圆切割成待封装芯片后，在每个待封装芯片正面形成保护层，具体根据实际的情况选择。
如图2(a)所示，半导体晶圆100的正面即对应待封装芯片201的正面具有绝缘层2011和焊垫2012，焊垫2012用于和外界进行电连接。待封装芯片201的正面即待封装芯片201的活性面。
如图2(b)所示，在半导体晶圆100的正面即对应待封装芯片201的正面形成一保护层202。保护层202为有机-无机复合材料层。具体地，所述有机-无机复合材料层包括有机材料层和分散在所述有机材料层中的填料颗粒，所述填料颗粒为无机材料。由于通常待封装芯片为无机材料如硅材质，因此，通过有机-无机复合材料层兼具有机材料和无机材料的特点，以减小待封装芯片与保护层的材料学性质之间的差异，达到降低封装工艺难度，提高封装质量，从而保证封装的成功率及产品的良率。
保护层202中的有机材料层可选地，采用如BCB(苯并环丁烯)、PI(聚酰亚胺)、PBO(聚苯并恶唑)、有机聚合物、有机树脂或者其它具有相似绝缘和结构特性的材料。可选地，保护层的材料选择绝缘，且能够适应化学清洗、研磨等的材料。
保护层202的填料颗粒为无机氧化物颗粒。具体地，保护层202的填料颗粒包括SiO2颗粒和TiO2颗粒中的至少一种。较佳地，保护层202的填料颗粒全部为SiO2颗粒，具有更好的封装效果。
较佳地，保护层202中的填料颗粒的含量范围为50wt.％至95wt.％。当球形填料的填充量为50wt.％至95wt.％时，该填料颗粒可以使保护层的材料学性质和硅材质接近，有利于封装的进行。
进一步，保护层202中的填料颗粒的含量范围为80wt.％至90wt.％，以使该填料颗粒可以使保护层的材料学性质和硅材质最为接近，有利于封装的进行。
较佳地，保护层202的填料颗粒为球形。保护层202的球形填料颗粒在后续形成保护层开口的步骤中，有利于形成侧壁光滑的保护层开口。
较佳地，保护层202的填料颗粒的粒径为0.8微米～1.2微米。这是因为，当所述填料颗粒的尺寸较小时，有利于在保护层上形成具有较平滑侧壁的保护层开口，从而在导电材料填充工艺中可以使材料填充充分，避免具有大尺寸凹凸(所述填料颗粒尺寸大时易形成)的保护层开口侧壁在有凸起遮挡的侧壁后侧导电材料无法填充，影响导电填充通孔的导电性能。同时，0.8微米～1.2微米尺寸的所述填料颗粒会使在保护层开口的过程中，将小粒径的所述填料颗粒暴露出来，使保护层开口侧壁具有一定粗糙度，此具有一定粗糙度的侧壁会和导电材料的接触面更大，接触更加紧密，形成导电性能好的导电填充通孔。由于随着填料颗粒的粒径的减小，制作成本会提高，故而最佳地，保护层202的填料颗粒的平均粒径为1微米。
保护层可以选用通过层压(lamination)、涂覆(coating)、印刷(printing)等方式形成，采用层压的方式形成在半导体晶圆100的正面即对应待封装芯片201)的正面。温度、压力、时间范围随着材料不同而不同，不同材料的固化条件不同。
接续，如图2(c)所示，在完成形成在保护层202的步骤后，研磨半导体晶圆100的背面即对应待封装芯片201的背面，以减薄待封装芯片201的厚度。在一些实施例中，也可以不包括研磨半导体晶圆100的背面即对应待封装芯片201的背面的步骤，而直接进入之后的步骤。
之后，如图2(d)所示，再将形成有保护层202的半导体晶圆100沿着切割道进行切割，得到多个形成有保护层202的待封装芯片201。
在步骤102中，如图2(e)所示，将正面形成有保护层202的待封装芯片201(图中示出了多个待封装芯片)贴装于载板200上。待封装芯片201的背面通过粘接层(图中未标示)贴装于载板200。粘接层可采用易剥离的材料，以便将载板200和背面封装好的待封装芯片201剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。
在其他实施例中，粘接层可采用两层结构，热分离材料层和芯片附着层，热分离材料层粘贴在载板200上，在加热时会失去黏性，进而能够从载板200上剥离下来，而芯片附着层采用具有粘性的材料层，可以用于粘贴待封装芯片201。而待封装芯片201从载板200剥离开来后，可以通过化学清洗方式去除其上的芯片附着层。在一实施例中，可通过层压、印刷等方式，在载板200上形成粘接层。
在一实施例中，如图3所示，载板200上预先设置有待封装芯片201的粘贴位置，在形成粘接层之后，将待封装芯片201的背面朝向载板200而粘贴在载板200的预定位置A处。在一实施例中，形成粘接层之前，可采用激光、机械刻图、光刻等方式在载板200上预先标识出待封装芯片的粘贴位置，而同时待封装芯片201上也设置有对位标识，以在粘贴时与载板200上的粘贴位置瞄准对位。优选的，保护层在某种光线下可以是透明的，以便能够看清设置在待封装芯片201上的对位标识，能够将待封装芯片201准确无误的粘贴在预定位置A处。可以理解的是，一次封装过程中，待封装芯片201可以是多个，即在载板200上同时贴装多个待封装芯片201，进行封装，并在完成封装后，再切割成多个封装体；一个封装体可以包括一个或多个待封装芯片，而多个待封装芯片的位置可以根据实际产品的需要进行自由设置。
在步骤103中，如图2(f)所示，塑封层204覆盖在粘接层上，且形成在待封装芯片201及保护层202上。塑封层204用于将载板200和待封装芯片201完全包封住，以重新构造一平板结构。
在本实施例中，塑封层204可采用层压环氧树脂膜或ABF(Ajinomoto buildupfilm)的方式形成，也可以通过对环氧树脂化合物进行注塑成型(Injection molding)、压模成型(Compression molding)或转移成型(Transfer molding)的方式形成。
在另一实施例中，塑封层204与保护层202均为有机-无机复合材料层，所述有机-无机复合材料层包括有机材料层和分散在所述有机材料层中的填料颗粒，所述填料颗粒为无机材料。
具体地，如上所述，所述有机-无机复合材料层包括有机材料层和分散在所述有机材料层中的填料颗粒，所述填料颗粒为无机材料。由于通常待封装芯片为无机材料如硅材质，因此，通过有机-无机复合材料层兼具有机材料和无机材料的特点，以减小待封装芯片与塑封层的材料学性质之间的差异，达到降低封装工艺难度，提高封装质量，从而保证封装的成功率及产品的良率。
塑封层204中的有机材料层可选地，采用各种树脂材料、高分子材料、聚合物材料，例如环氧树脂、三聚氰胺树脂或其它聚合物。可以是单一的也可以是不同有机材料的组合。有机材料根据封装的要求不同进行选择，在此不做限定。
塑封层204的所述填料颗粒为无机氧化物颗粒。具体地，塑封层204的所述填料颗粒包括SiO2颗粒和TiO2颗粒中的至少一种。较佳地，塑封层204的所述填料颗粒全部为SiO2颗粒，具有更好的封装效果。
较佳地，塑封层204中的填料颗粒的含量范围为50wt.％至95wt.％。当球形填料的填充量为50wt.％至95wt.％时，该填料颗粒可以使塑封层的材料学性质和硅材质接近，有利于封装的进行。
进一步，塑封层204中的填料颗粒的含量范围为80wt.％至90wt.％，以使该填料颗粒可以使塑封层的材料学性质和硅材质最为接近，有利于封装的进行。
较佳地，塑封层204的所述填料颗粒为球形。
具体地，保护层202的填料颗粒的粒径小于塑封层204的填料颗粒的粒径，即塑封层204的填料颗粒大于保护层202的填料颗粒的粒径。具体地，塑封层204的所述填料颗粒的粒径为4微米～6微米。塑封层204由于不需要形成开口，所以为了节省制作成本可以选用填料颗粒的尺寸为大尺寸，最佳地，塑封层204的所述填料颗粒的平均粒径为5微米。
塑封层的形成工艺条件是随着塑封层的材料不同而不同的，可选的，塑封层可采用浆料印刷、注塑成型、热压成型、压缩模塑、传递模塑、液体密封剂模塑、真空层压等方法形成。温度、压力、时间范围随着材料不同而不同，不同材料的固化条件不同。
在利用塑封层204包封时，由于塑封层在成型时需要高压成型，在此过程中包封材料容易渗透到载板200与待封装芯片201之间。通过本申请的实施例，在待封装芯片201外形成一层保护层202，保护层202能够防止包封材料渗透到待封装芯片201表面，而且即使包封材料有渗入，还可以通过化学方式或者研磨方式直接处理保护层202的表面，而不会直接接触到待封装芯片201的正面，进而无法破坏待封装芯片201正面的电路结构。
在步骤104中，如图2(g)所示，减薄塑封层204，露出所述待封装芯片的正面的保护层。塑封层204包括与载板200相对的一第一表面2041，基本上呈平板状，且与载板200的表面平行。
塑封层204的厚度可以通过对第一表面2041进行研磨或抛光来减薄，将塑封层204的第一表面2041露出待封装芯片201的正面的保护层202。在减薄塑封层204的研磨或抛光处理过程中，待封装芯片201的正面始终有保护层202保护，从而在减薄塑封层204的处理过程中，避免了损伤待封装芯片201。
在步骤105中，如图2(h)所示，在保护层202上与多个所述待封装芯片的焊垫2012相对应的位置处形成保护层开口2021，每个保护层开口2021至少对应位于待封装芯片201的焊垫2012或者从焊垫2012引出的线路上，使得待封装芯片201正面的焊垫2012或者从焊垫2012引出的线路从保护层开口2021暴露出来。如果保护层材料是激光反应性材料，可以采用激光图形化的方式一次形成一个保护层开口2021的方式开孔；如果保护层材料是光敏材料，则可以采用光刻图形化方式，一次形成多个保护层开口2021的开孔方式。保护层开口2021的形状可以是圆的，当然也可以是其他形状如椭圆形、方形、线形等。
在步骤106中，如图2(i)至图2(k)所示，在待封装芯片201的保护层202上进行再布线，即形成再布线结构。待封装芯片201正面具有芯片内部电路的焊垫2012，通过在待封装芯片201正面上进行再布线，可以将这些焊垫2012引出。形成再布线结构的步骤包括：如图2(i)所示，形成第一再布线层206，第一再布线层206形成于所述保护层202和露出的塑封层204上，且通过保护层开口2021与待封装芯片201的焊垫2012电连接；如图2(j)所示，在第一再布线层206形成第一导电凸柱208；之后，如图2(k)所示，在第一再布线层206和第一导电凸柱208的表面形成第一介电层207。形成的第一介电层207的厚度可以为刚刚露出第一导电凸柱208的表面；也可以将第一介电层207覆盖住塑封层204、保护层202和第一再布线层206上的所有露出表面，之后再减薄至第一导电凸柱208的表面。在此过程中，再布线结构的导电部件包括第一再布线层206和第一导电凸柱208。
第一导电凸柱208的形状优选为圆形，当然也可以是长方形、正方形等其他形状，且导电凸柱208与第一再布线层206电连接。具体地，可以通过光刻和电镀方式在第一再布线层206形成第一导电凸柱208。
在另一实施例中，可以在形成第一再布线层206之后，接续在第一再布线层206以及露出的保护层202和塑封层204上形成第一介电层207，且第一介电层207具有第一开口，之后在所述第一介电层207的第一开口内形成与第一再布线层206电连接的第一导电凸柱208。在此过程中，再布线结构的导电部件包括第一再布线层206和第一导电凸柱208。
在又一实施例中，所述第一介电层的第一开口也可不被填充，即不形成与第一再布线层206电连接的第一导电凸柱208，使完成后的封装体的第一再布线层的焊垫或连接点从第一开口中露出。在此过程中，再布线结构的导电部件仅包括第一再布线层206。
在一实施例中，第一介电层207可通过层压(Lamination)、成型(Molding)或印刷(Printing)的方式形成，优选采用环氧化合物。
进一步，在一实施例中，可在芯片201的正面进行重复再布线，比如可以同样地方式在正面塑封层外形成第二再布线层或更多个再布线层，以实现产品的多层再布线。
进一步，在一可选实施例中，形成再布线结构时，如果需要表面是完整的同一材料的话，还可以在保护层202上形成一层钝化层，具体可在钝化层形成与保护层开口2021对应的钝化层开口，以进行再布线。
在一实施例中，由于在保护层202上已经形成有保护层开口，在形成第一再布线层206时，至少可以直接看到保护层开口，因此形成第一再布线层206时能够更加准确的对位。
在另一实施例中，在所述保护层上与多个所述待封装芯片的焊垫2012相对应的位置处形成保护层开口2021之后，还包括：在保护层开口中填充导电介质，使得导电介质与所述待封装芯片的焊垫2012电连接。导电介质在保护层开口中形成竖直的连接结构，使得将芯片表面的焊垫2012延伸至保护层表面，保护层可以围绕形成在连接结构的四周。
接续，如图2(l)所示，在形成再布线结构之后，在所述再布线结构上形成抗氧化层209。如上所述，所述再布线结构包括导电部件以及部分地覆盖于所述导电部件上的介电层，所述抗氧化层形成于所述导电部件露出于所述介电层的部分。氧化层205包括：锡层、或自下而上堆叠的镍层与金层、或自下而上堆叠的镍层、钯层与金层。通过设置氧化层205，能够防止导电部件露出于所述介电层的部分氧化，进而防止导电部件的氧化导致的电连接性能变差。
在步骤107中，如图2(m)所示，剥离载板200，露出待封装芯片201的背面。可直接机械的剥离载板200，也可通过其他方法进行剥离，本申请对此不做限定，可根据具体应用环境进行设置。
在本实施例中，由于载板200与待封装芯片201之间、以及载板200与塑封层204之间具有粘接层，可以通过加热的方式，使得粘接层在遇热后降低黏性，进而剥离载板200。通过加热粘接层剥离载板200的方式，能够将在剥离过程中对待封装芯片201的损害降至最低。
剥离载板200后，得到了包括待封装芯片201、覆盖在待封装芯片201正面的保护层202以及包封待封装芯片201的塑封层204的平板结构。
在一实施例中，在多个待封装芯片201一起封装的情况，完成再布线结构的封装后，通过激光或机械切割方式将整个封装结构切割成多个封装体，如图2(m)所示，形成的封装体的结构图如图4所示。
图4是根据本申请一示例性实施例提供的利用上述半导体封装方法得到的芯片封装结构的结构示意图。如图4所示，半导体封装结构包括：
塑封层204，设有内凹的腔体；
芯片201，设于所述腔体内，且芯片201的背面露出于塑封层204的表面；
保护层202，形成于芯片201的正面，且保护层202上形成有保护层开口2021，保护层开口2021位于芯片201正面的焊垫2012对应位置处，保护层202为有机-无机复合材料层，所述有机-无机复合材料层包括有机材料层和分散在所述有机材料层中的填料颗粒，所述填料颗粒为无机材料；
再布线结构，形成于芯片201的正面，用于将芯片201正面的焊垫2012引出。
这样，通过设置芯片的背面露出于塑封层的表面，利于提升芯片的散热性能，可保证芯片的持续高效运行以及解决芯片过热导致的影响寿命问题；进一步，通过设置待封装芯片的正面的保护层为有机-无机复合材料层，有机-无机复合材料层兼具有机材料和无机材料的特点，通过减小待封装芯片与保护层的材料学性质之间的差异，能够降低封装工艺难度，提高封装质量，从而保证封装的成功率及产品的良率。
在一些实施例中，所述再布线结构包括：第一再布线层206，形成于所述保护层202和露出的塑封层204上，且通过保护层开口2021与芯片201的焊垫2012电连接；以及第一介电层207，形成于第一再布线层206以及露出的保护层202和塑封层204上，且具有第一开口2071，所述第一介电层207的第一开口2071内设置有与第一再布线层206电连接的第一导电凸柱208。
在本实施例中，保护层202为有机-无机复合材料层，所述有机-无机复合材料层包括有机材料层和分散在所述有机材料层中的填料颗粒，所述填料颗粒为无机材料。由于通常待封装芯片为无机材料如硅材质，因此，通过有机-无机复合材料层兼具有机材料和无机材料的特点，以减小待封装芯片与保护层的材料学性质之间的差异，达到降低封装工艺难度，提高封装质量，从而保证封装的成功率及产品的良率。
保护层202中的有机材料层可选地，采用如BCB(苯并环丁烯)、PI(聚酰亚胺)、PBO(聚苯并恶唑)、有机聚合物、有机树脂或者其它具有相似绝缘和结构特性的材料。可选地，保护层的材料选择绝缘，且能够适应化学清洗、研磨等的材料。
保护层202的填料颗粒为无机氧化物颗粒。具体地，保护层202的填料颗粒包括SiO2颗粒和TiO2颗粒中的至少一种。较佳地，保护层202的填料颗粒全部为SiO2颗粒，具有更好的封装效果。
较佳地，保护层202中的填料颗粒的含量范围为50wt.％至95wt.％。当球形填料的填充量为50wt.％至95wt.％时，该填料颗粒可以使保护层的材料学性质和硅材质接近，有利于封装的进行。
进一步，保护层202中的填料颗粒的含量范围为80wt.％至90wt.％，以使该填料颗粒可以使保护层的材料学性质和硅材质最为接近，有利于封装的进行。较佳地，保护层202的填料颗粒为球形。保护层202的球形填料颗粒在后续形成保护层开口的步骤中，有利于形成侧壁光滑的保护层开口。
较佳地，保护层202的填料颗粒的粒径为0.8微米～1.2微米。这是因为，当所述填料颗粒的尺寸较小时，有利于在保护层上形成具有较平滑侧壁的保护层开口，从而在导电材料填充工艺中可以使材料填充充分，避免具有大尺寸凹凸(所述填料颗粒尺寸大时易形成)的保护层开口侧壁在有凸起遮挡的侧壁后侧导电材料无法填充，影响导电填充通孔的导电性能。同时，0.8微米～1.2微米尺寸的所述填料颗粒会使在保护层开口的过程中，将小粒径的所述填料颗粒暴露出来，使保护层开口侧壁具有一定粗糙度，此具有一定粗糙度的侧壁会和导电材料的接触面更大，接触更加紧密，形成导电性能好的导电填充通孔。由于随着填料颗粒的粒径的减小，制作成本会提高，故而最佳地，保护层202的填料颗粒的平均粒径为1微米。
在另一实施例中，塑封层204与保护层202均为有机-无机复合材料层，所述有机-无机复合材料层包括有机材料层和分散在所述有机材料层中的填料颗粒，所述填料颗粒为无机材料。
具体地，如上所述，所述有机-无机复合材料层包括有机材料层和分散在所述有机材料层中的填料颗粒，所述填料颗粒为无机材料。由于通常待封装芯片为无机材料如硅材质，因此，通过有机-无机复合材料层兼具有机材料和无机材料的特点，以减小待封装芯片与塑封层的材料学性质之间的差异，达到降低封装工艺难度，提高封装质量，从而保证封装的成功率及产品的良率。
如上所述，塑封层204中的有机材料层可选地，采用各种树脂材料、高分子材料、聚合物材料，例如环氧树脂、三聚氰胺树脂或其它聚合物。可以是单一的也可以是不同有机材料的组合。有机材料根据封装的要求不同进行选择，在此不做限定。
塑封层204的所述填料颗粒为无机氧化物颗粒。具体地，塑封层204的所述填料颗粒包括SiO2颗粒和TiO2颗粒中的至少一种。较佳地，塑封层204的所述填料颗粒全部为SiO2颗粒，具有更好的封装效果。
较佳地，塑封层204中的填料颗粒的含量范围为50wt.％至95wt.％。当球形填料的填充量为50wt.％至95wt.％时，该填料颗粒可以使塑封层的材料学性质和硅材质接近，有利于封装的进行。
进一步，塑封层204中的填料颗粒的含量范围为80wt.％至90wt.％，以使该填料颗粒可以使塑封层的材料学性质和硅材质最为接近，有利于封装的进行。
较佳地，塑封层204的所述填料颗粒为球形。
具体地，保护层202的填料颗粒的粒径小于塑封层204的填料颗粒的粒径，即塑封层204的填料颗粒大于保护层202的填料颗粒的粒径。具体地，塑封层204的所述填料颗粒的粒径为4微米～6微米。塑封层204由于不需要形成开口，所以为了节省制作成本可以选用填料颗粒的尺寸为大尺寸，最佳地，塑封层204的所述填料颗粒的平均粒径为5微米。
在另一实施例中，所述再布线结构包括更多个再布线层，以实现产品的多层再布线。
在本申请中，所述装置实施例与方法实施例在不冲突的情况下，可以互为补充。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。
Claims (16)
1.一种半导体封装方法，其特征在于，包括：
在待封装芯片的正面形成保护层，所述保护层为有机-无机复合材料层，所述有机-无机复合材料层包括有机材料层和分散在所述有机材料层中的填料颗粒，所述填料颗粒为无机材料；
将正面形成有保护层的所述待封装芯片贴装于载板上，所述待封装芯片的正面朝上，背面朝向所述载板；
在所述载板之上对所述待封装芯片及所述保护层进行封装，形成塑封层。
2.如权利要求1所述的半导体封装方法，其特征在于，所述填料颗粒为球形。
3.如权利要求1所述的半导体封装方法，其特征在于，所述填料颗粒为无机氧化物颗粒。
4.如权利要求1所述的半导体封装方法，其特征在于，所述有机-无机复合材料层中的填料颗粒的含量范围为50wt.％至95wt.％。
5.如权利要求4所述的半导体封装方法，其特征在于，所述有机-无机复合材料层中的填料颗粒的含量范围为80wt.％至90wt.％。
6.如权利要求1所述的半导体封装方法，其特征在于，在将正面形成有保护层的所述待封装芯片贴装于载板上之前，所述方法包括：
研磨所述待封装芯片的背面。
7.如权利要求1所述的半导体封装方法，其特征在于，在所述形成塑封层之后，所述方法包括：
减薄所述塑封层，露出所述待封装芯片的正面的保护层；
在所述保护层上形成保护层开口，所述保护层开口位于所述待封装芯片的正面的焊垫处；
在所述待封装芯片的正面形成再布线结构，所述再布线结构用于将所述待封装芯片的正面的焊垫引出。
8.如权利要求7所述的半导体封装方法，其特征在于，在所述待封装芯片的正面形成再布线结构之后，所述方法还包括：
在所述再布线结构上形成抗氧化层，其中，所述再布线结构包括导电部件以及部分地覆盖于所述导电部件上的介电层，所述抗氧化层形成于所述导电部件露出于所述介电层的部分。
9.如权利要求8所述的半导体封装方法，其特征在于，所述抗氧化层包括：锡层、或自下而上堆叠的镍层与金层、或自下而上堆叠的镍层、钯层与金层。
10.如权利要求7所述的半导体封装方法，其特征在于，在所述待封装芯片的正面形成再布线结构之后，所述方法包括：
剥离所述载板，露出所述待封装芯片的背面。
11.一种半导体封装结构，其特征在于，包括：
塑封层，设有内凹的腔体；
芯片，设于所述腔体内，且所述芯片的背面露出于所述塑封层的表面；
保护层，形成于所述芯片的正面，且所述保护层上形成有保护层开口，所述保护层开口位于所述芯片正面的焊垫对应位置处，所述保护层为有机-无机复合材料层，所述有机-无机复合材料层包括有机材料层和分散在所述有机材料层中的填料颗粒，所述填料颗粒为无机材料；
再布线结构，形成于所述芯片的正面，用于将所述芯片正面的焊垫引出。
12.如权利要求11所述的半导体封装结构，其特征在于，所述填料颗粒为球形。
13.如权利要求11所述的半导体封装结构，其特征在于，所述填料颗粒为无机氧化物颗粒。
14.如权利要求11所述的半导体封装结构，其特征在于，所述有机-无机复合材料层中的填料颗粒的含量范围为50wt.％至95wt.％。
15.如权利要求14所述的半导体封装结构，其特征在于，所述有机-无机复合材料层中的填料颗粒的含量范围为80wt.％至90wt.％。
16.如权利要求11所述的半导体封装结构，其特征在于，所述半导体封装结构还包括抗氧化层，所述再布线结构包括导电部件以及部分地覆盖于所述导电部件上的介电层，所述抗氧化层形成于所述导电部件露出于所述介电层的部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910935298.8A CN112582282B (zh) | 2019-09-29 | 2019-09-29 | 半导体封装方法及半导体封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910935298.8A CN112582282B (zh) | 2019-09-29 | 2019-09-29 | 半导体封装方法及半导体封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112582282A true CN112582282A (zh) | 2021-03-30 |
| CN112582282B CN112582282B (zh) | 2023-07-25 |
Family
ID=75110804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910935298.8A Active CN112582282B (zh) | 2019-09-29 | 2019-09-29 | 半导体封装方法及半导体封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112582282B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1806329A (zh) * | 2003-06-19 | 2006-07-19 | 3M创新有限公司 | 包括含有填料以降低热膨胀系数的苯环丁烯的介电复合材料 |
| CN104160491A (zh) * | 2012-03-07 | 2014-11-19 | 琳得科株式会社 | 芯片用树脂膜形成用片材 |
| CN104681456A (zh) * | 2015-01-27 | 2015-06-03 | 华进半导体封装先导技术研发中心有限公司 | 一种扇出型晶圆级封装方法 |
| CN105206592A (zh) * | 2015-09-01 | 2015-12-30 | 华进半导体封装先导技术研发中心有限公司 | 扇出型封装的结构和制作方法 |
| CN107369664A (zh) * | 2017-09-05 | 2017-11-21 | 中芯长电半导体（江阴）有限公司 | 半导体芯片的封装结构及封装方法 |
| US9837359B1 (en) * | 2016-09-30 | 2017-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and method of fabricating the same |
| US20180151393A1 (en) * | 2016-11-29 | 2018-05-31 | Pep Innovation Pte Ltd. | Method of packaging chip and chip package structure |
-
2019
- 2019-09-29 CN CN201910935298.8A patent/CN112582282B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1806329A (zh) * | 2003-06-19 | 2006-07-19 | 3M创新有限公司 | 包括含有填料以降低热膨胀系数的苯环丁烯的介电复合材料 |
| CN104160491A (zh) * | 2012-03-07 | 2014-11-19 | 琳得科株式会社 | 芯片用树脂膜形成用片材 |
| CN104681456A (zh) * | 2015-01-27 | 2015-06-03 | 华进半导体封装先导技术研发中心有限公司 | 一种扇出型晶圆级封装方法 |
| CN105206592A (zh) * | 2015-09-01 | 2015-12-30 | 华进半导体封装先导技术研发中心有限公司 | 扇出型封装的结构和制作方法 |
| US9837359B1 (en) * | 2016-09-30 | 2017-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and method of fabricating the same |
| US20180151393A1 (en) * | 2016-11-29 | 2018-05-31 | Pep Innovation Pte Ltd. | Method of packaging chip and chip package structure |
| CN108231606A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN107369664A (zh) * | 2017-09-05 | 2017-11-21 | 中芯长电半导体（江阴）有限公司 | 半导体芯片的封装结构及封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112582282B (zh) | 2023-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN210006732U (zh) | 芯片封装结构 | |
| KR101890535B1 (ko) | 반도체 장치 및 제조 방법 | |
| CN108172551B (zh) | 芯片封装方法及封装结构 | |
| KR101634067B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| EP3093877B1 (en) | Semiconductor package | |
| TWI411075B (zh) | 半導體封裝件及其製造方法 | |
| US9935072B2 (en) | Semiconductor package and method for manufacturing the same | |
| TWI538137B (zh) | 具有單側基板設計的半導體封裝及其製造方法 | |
| TW202002190A (zh) | 半導體裝置封裝體及其製造方法 | |
| TW201814850A (zh) | 封裝結構及其形成方法 | |
| TWI740219B (zh) | 載板及其製作方法 | |
| US10867966B2 (en) | Package structure, package-on-package structure and method of fabricating the same | |
| TWI744628B (zh) | 晶片封裝件及其製作方法 | |
| US20210257227A1 (en) | Semiconductor package and manufacturing method thereof | |
| TWI683376B (zh) | 封裝結構及其製造方法 | |
| US20170025386A1 (en) | Semiconductor device | |
| CN109003946B (zh) | 封装结构及其制造方法 | |
| CN112582283B (zh) | 半导体封装方法及半导体封装结构 | |
| CN112582281B (zh) | 半导体封装方法及半导体封装结构 | |
| CN112582282B (zh) | 半导体封装方法及半导体封装结构 | |
| TWI463622B (zh) | 具有單側基板設計的半導體封裝及其製造方法 | |
| CN111933534A (zh) | 半导体封装方法及半导体封装结构 | |
| US20240258277A1 (en) | Semiconductor packages and method for fabricating the same | |
| CN220963302U (zh) | 封装体装置 | |
| CN112133695B (zh) | 系统级封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |