CN111564411B - 一种半导体装置及其形成方法 - Google Patents

一种半导体装置及其形成方法 Download PDF

Info

Publication number
CN111564411B
CN111564411B CN202010513449.3A CN202010513449A CN111564411B CN 111564411 B CN111564411 B CN 111564411B CN 202010513449 A CN202010513449 A CN 202010513449A CN 111564411 B CN111564411 B CN 111564411B
Authority
CN
China
Prior art keywords
trench
nanowires
nanowire layer
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010513449.3A
Other languages
English (en)
Other versions
CN111564411A (zh
Inventor
侯立东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Quan Li Semiconductor Co ltd
Original Assignee
Shenzhen Quan Li Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Quan Li Semiconductor Co ltd filed Critical Shenzhen Quan Li Semiconductor Co ltd
Priority to CN202010513449.3A priority Critical patent/CN111564411B/zh
Publication of CN111564411A publication Critical patent/CN111564411A/zh
Application granted granted Critical
Publication of CN111564411B publication Critical patent/CN111564411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种半导体装置及其形成方法，该方法包括以下步骤：在半导体基底上设置有芯片区、围绕所述芯片区的保护环区域以及围绕所述保护环区域的切割线区域；在所述半导体基底的上表面形成第一沟槽、第二沟槽以及第三沟槽；在所述第一沟槽中填充介电材料以形成第一介电层；在所述第二沟槽中形成第一纳米线层；在所述第三沟槽中形成第二纳米线层，接着在所述第一介电层上沉积第二介电层，在所述第一纳米线层上形成第一金属/介电叠层，以形成第一保护环结构，并在所述第二纳米线层上沉积第二金属/介电叠层，以形成第二保护环结构。

Description

一种半导体装置及其形成方法
技术领域
本发明涉及半导体技术，尤其是涉及一种半导体装置及其形成方法。
背景技术
保护环结构一般形成于半导体晶圆上的每个半导体芯片的切割线区域和集成电路区域之间，并且常规的保护环结构通常是直接在半导体晶圆上通过交替地层叠多个介电层与多个金属层来形成该密封环，其中金属层通过穿过介电层的通孔互连。当沿切割线执行半导体晶圆切割工艺时，保护环结构可以阻止在半导体晶圆切割工艺期间产生 的从切割线区域至集成电路区域的龟裂。另外，保护环可以阻止水分渗透或者化学损伤。但是，由于半导体器件的尺寸进一步缩小以及电子产品中更小尺寸和更多功能的需求不断增长，抑制半导体晶圆在切割过程中发生的龟裂问题依然很重要。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种半导体装置及其形成方法。
为实现上述目的，本发明提出的一种半导体装置的形成方法，包括以下步骤：
步骤1提供一半导体基底，在所述半导体基底上设置有芯片区、围绕所述芯片区的保护环区域以及围绕所述保护环区域的切割线区域。
步骤2在所述半导体基底的上表面形成第一沟槽、第二沟槽以及第三沟槽，其中，所述第一沟槽位于所述切割线区域，所述第二沟槽和所述第三沟槽均位于所述保护环区域，且所述第二沟槽位于所述第一沟槽和所述第三沟槽之间，所述第一沟槽的深度大于所述第二沟槽的深度，所述第三沟槽的深度大于所述第二沟槽的深度。
步骤3接着在所述第一沟槽中填充介电材料以形成第一介电层。
步骤4接着在所述半导体基底上形成第一光刻胶掩膜，所述第一光刻胶掩膜露出所述第二沟槽，接着在所述半导体基底上旋涂含有纳米线的第一悬浮液，以在所述第二沟槽中形成第一纳米线层。
步骤5接着在所述半导体基底上形成第二光刻胶掩膜，所述第二光刻胶掩膜露出所述第三沟槽，接着在所述半导体基底上旋涂含有纳米线的第二悬浮液，以在所述第三沟槽中形成第二纳米线层，其中，所述第二纳米线层中的纳米线的直径小于所述第一纳米线层中的纳米线的直径，且所述第二纳米线层中的纳米线的长度小于所述第一纳米线层中的纳米线的长度。
步骤6接着所述第一介电层上沉积第二介电层，在所述第一纳米线层上形成第一金属/介电叠层，以形成第一保护环结构，并在所述第二纳米线层上沉积第二金属/介电叠层，以形成第二保护环结构。
作为优选，在所述步骤2中，通过在所述半导体基底上涂覆光刻胶以形成光刻胶层，接着通过掩膜版使用紫外光照射所述光刻胶层，接着通过显影工艺去除未曝光区域的光刻胶，以形成图案化的光刻胶掩膜，接着利用所述图案化的光刻胶掩膜对所述半导体基底进行湿法刻蚀或干法刻蚀以分别形成所述第一沟槽、所述第二沟槽以及所述第三沟槽。
作为优选，在所述步骤2中，所述第一沟槽的深度2-4微米，所述第二沟槽的深度为1-3微米，所述第三沟槽的深度为3-5微米。
作为优选，在所述步骤3中，所述第一介电层的材料包括氧化硅、氮化硅、氮氧化硅、氧化铝中的一种，所述第一介电层通过PECVD、热氧化或ALD法形成。
作为优选，在所述步骤4和所述步骤5中，所述第一纳米线层和所述第二纳米线层中的纳米线为金属纳米线、半导体纳米线或绝缘体纳米线。
作为优选，在所述步骤4和所述步骤5中，所述第一纳米线层中的纳米线的直径为90-200纳米，所述第一纳米线层中的纳米线的长度为8-15微米，所述第二纳米线层中的纳米线的直径为30-100纳米，所述第二纳米线层中的纳米线的长度为2-8微米。
本发明还提出一种半导体装置，其采用上述半导体装置的形成方法形成的。
本发明与现有技术相比具有下列优点：
在本发明的半导体装置的形成过程中，通过在切割线区域设置第一沟槽，通过在保护环区域设置第二沟槽和第三沟槽，通过在第一沟槽中填充第一介电层，在第二沟槽中形成第一纳米线层，在第三沟槽中形成第二纳米线层，一方面，第一介电层的存在可以减少切割应力，另一方面由于纳米线层在形成过程中纳米线相互交叠进而存在微小的空隙，在切割过程中纳米线层可以吸收切割应力，进而可以抑制半导体基底中龟裂的产生。且通过优化第一、第二、第三沟槽的大小关系，并优化第一、第二纳米线层中纳米线的具体尺寸，进一步减少切割应力对芯片区的影响，提高了切割半导体晶圆的成品率。
附图说明
图1-3为本发明的半导体装置的形成过程的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
本发明提出的一种半导体装置的形成方法，包括以下步骤：
步骤1提供一半导体基底，在所述半导体基底上设置有芯片区、围绕所述芯片区的保护环区域以及围绕所述保护环区域的切割线区域。
步骤2在所述半导体基底的上表面形成第一沟槽、第二沟槽以及第三沟槽，其中，所述第一沟槽位于所述切割线区域，所述第二沟槽和所述第三沟槽均位于所述保护环区域，且所述第二沟槽位于所述第一沟槽和所述第三沟槽之间，所述第一沟槽的深度大于所述第二沟槽的深度，所述第三沟槽的深度大于所述第二沟槽的深度。
其中，在所述步骤2中，通过在所述半导体基底上涂覆光刻胶以形成光刻胶层，接着通过掩膜版使用紫外光照射所述光刻胶层，接着通过显影工艺去除未曝光区域的光刻胶，以形成图案化的光刻胶掩膜，接着利用所述图案化的光刻胶掩膜对所述半导体基底进行湿法刻蚀或干法刻蚀以分别形成所述第一沟槽、所述第二沟槽以及所述第三沟槽，所述第一沟槽的深度2-4微米，所述第二沟槽的深度为1-3微米，所述第三沟槽的深度为3-5微米。
步骤3接着在所述第一沟槽中填充介电材料以形成第一介电层。
其中，在所述步骤3中，所述第一介电层的材料包括氧化硅、氮化硅、氮氧化硅、氧化铝中的一种，所述第一介电层通过PECVD、热氧化或ALD法形成。
步骤4接着在所述半导体基底上形成第一光刻胶掩膜，所述第一光刻胶掩膜露出所述第二沟槽，接着在所述半导体基底上旋涂含有纳米线的第一悬浮液，以在所述第二沟槽中形成第一纳米线层。
步骤5接着在所述半导体基底上形成第二光刻胶掩膜，所述第二光刻胶掩膜露出所述第三沟槽，接着在所述半导体基底上旋涂含有纳米线的第二悬浮液，以在所述第三沟槽中形成第二纳米线层，其中，所述第二纳米线层中的纳米线的直径小于所述第一纳米线层中的纳米线的直径，且所述第二纳米线层中的纳米线的长度小于所述第一纳米线层中的纳米线的长度。
其中，所述第一纳米线层和所述第二纳米线层中的纳米线为金属纳米线、半导体纳米线或绝缘体纳米线，所述第一纳米线层中的纳米线的直径为90-200纳米，所述第一纳米线层中的纳米线的长度为8-15微米，所述第二纳米线层中的纳米线的直径为30-100纳米，所述第二纳米线层中的纳米线的长度为2-8微米。
步骤6接着所述第一介电层上沉积第二介电层，在所述第一纳米线层上形成第一金属/介电叠层，以形成第一保护环结构，并在所述第二纳米线层上沉积第二金属/介电叠层，以形成第二保护环结构。
本发明还提出一种半导体装置，其采用上述半导体装置的形成方法形成的。
请参阅图1-图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
如图1-3所示，本实施例提供一种半导体装置的形成方法，该形成方法包括以下步骤：
如图1所示，首先进行步骤1，提供一半导体基底1，所述半导体基底1为单晶硅、多晶硅、单晶锗、多晶锗、SOI中的一种，在所述半导体基底上设置有芯片区11、围绕所述芯片区11的保护环区域12以及围绕所述保护环区域12的切割线区域13，其中，在所述芯片区11上设置有晶体管、电容、电感、电阻、二极管等器件，每个保护环区域12围绕一个相应的芯片区，每个保护环区域12的外围是切割线区域13，所述半导体基底1实质上是一个半导体晶圆，在该半导体晶圆上具有多个呈矩阵排列的芯片区11（未图示）。
接着进行步骤2，在所述半导体基底1的上表面形成第一沟槽21、第二沟槽22以及第三沟槽23，其中，所述第一沟槽21位于所述切割线区域13，所述第二沟槽22和所述第三沟槽23均位于所述保护环区域12中，且所述第二沟槽22位于所述第一沟槽21和所述第三沟槽23之间，所述第一沟槽21的深度大于所述第二沟槽22的深度，所述第三沟槽23的深度大于所述第二凹槽22的深度。
其中，在所述步骤2中，通过在所述半导体基底1上涂覆光刻胶以形成光刻胶层，接着通过掩膜版使用紫外光照射所述光刻胶层，接着通过显影工艺去除未曝光区域的光刻胶，以形成图案化的光刻胶掩膜，接着利用所述图案化的光刻胶掩膜对所述半导体基底1进行湿法刻蚀或干法刻蚀以分别形成所述第一沟槽21、所述第二沟槽22以及所述第三沟槽23，所述第一沟槽21的深度2-4微米，所述第二沟槽22的深度为1-3微米，所述第三沟槽23的深度为3-5微米。
在具体的实施例中，通过激光刻蚀、反应离子刻蚀或溶液刻蚀以分别形成所述第一沟槽21、所述第二沟槽22以及所述第三沟槽23，在具体的实施例中，所述第一沟槽21的深度2微米，所述第二沟槽22的深度为1微米，所述第三沟槽23的深度为3微米；或者所述第一沟槽21的深度2.5微米，所述第二沟槽22的深度为1.5微米，所述第三沟槽23的深度为3.5微米；或者所述第一沟槽21的深度3微米，所述第二沟槽22的深度为2微米，所述第三沟槽23的深度为4微米；或者所述第一沟槽21的深度3.5微米，所述第二沟槽22的深度为2.5微米，所述第三沟槽23的深度为4.5微米；或者所述第一沟槽21的深度4微米，所述第二沟槽22的深度为3微米，所述第三沟槽23的深度为5微米。在本发明中，通过优化所述第一沟槽21、所述第二沟槽22以及所述第三沟槽23的大小关系，并根据半导体基底1的具体厚度而设置不同具体厚度的所述第一沟槽21、所述第二沟槽22以及所述第三沟槽23，由于所述第一沟槽21的深度大于所述第二沟槽22的深度，进而在后续的切割过程中产生更少的切割应力，其而通过设置第三沟槽23的深度大于所述第二沟槽22的深度，进一步的可以防止切割应力进入所述芯片区11。
如图2所示，接着进行步骤3，在所述第一沟槽21中填充介电材料以形成第一介电层3。
其中，在所述步骤3中，所述第一介电层3的材料包括氧化硅、氮化硅、氮氧化硅、氧化铝中的一种或多种，所述第一介电层3通过PECVD、热氧化或ALD法形成。
在具体的实施例中，所述第一介电层具体可以为氧化硅单层，或者是氧化硅/氮化硅叠层，或者是氮化硅单层、或者是氧化硅/氮氧化硅/氮化硅叠层，或者是氧化铝单层，或者是氧化硅/氧化铝叠层。具体的，氧化硅、氮氧化硅以及氮化硅通过PECVD法形成，氧化硅还可以通过热氧化法形成，以及氧化铝通过ALD法形成。
接着进行步骤4，接着在所述半导体基底1上形成第一光刻胶掩膜（未图示），所述第一光刻胶掩膜露出所述第二沟槽22，接着在所述半导体基底1上旋涂含有纳米线的第一悬浮液，以在所述第二沟槽22中形成第一纳米线层4。接着进行步骤5，接着在所述半导体基底1上形成第二光刻胶掩膜（未图示），所述第二光刻胶掩膜露出所述第三沟槽23，接着在所述半导体基底1上旋涂含有纳米线的第二悬浮液，以在所述第三沟槽23中形成第二纳米线层5，其中，所述第二纳米线层5中的纳米线的直径小于所述第一纳米线层1中的纳米线的直径，且所述第二纳米线层5中的纳米线的长度小于所述第一纳米线层1中的纳米线的长度。
其中，所述第一纳米线层4和所述第二纳米线层5中的纳米线为金属纳米线、半导体纳米线或绝缘体纳米线，所述第一纳米线层4中的纳米线的直径为90-200纳米，所述第一纳米线层4中的纳米线的长度为8-15微米，所述第二纳米线层5中的纳米线的直径为30-100纳米，所述第二纳米线层5中的纳米线的长度为2-8微米。
在具体的实施例中，通过在半导体基底1上旋涂光刻胶，进而通过曝光显影工艺以分别形成暴露第二凹槽22的掩膜以及暴露第三凹槽23的掩膜。含有纳米线的第一悬浮液具体可以为配置不同浓度的第一悬浮液，其中，纳米线为金属纳米线、半导体纳米线或绝缘体纳米线，具体的可以为金纳米线、银纳米线、铜纳米线、硅纳米线、二氧化硅纳米线、二氧化钛纳米线中的一种，悬浮液中的溶剂可以为乙醇、丙酮等常规的有机溶剂，所述纳米线的直径为90-200纳米，更优选的为120-150纳米，所述纳米线的长度为8-15微米，更优选的为10-12微米。更具体的可以为纳米线的浓度为10-50mg/ml第一悬浮液，更具体的可以为20mg/ml、30mg/ml或者是40mg/ml，且通过选择合适的旋涂速率，且通过多次旋涂以形成填满所述第二沟槽22的第一纳米线层4，且在多次旋涂后通过热处理以去除第一纳米线层4中的溶剂。
在具体的实施中，含有纳米线的第二悬浮液具体可以为配置不同浓度的第二悬浮液，其中，纳米线为金属纳米线、半导体纳米线或绝缘体纳米线，具体的可以为金属纳米线、银纳米线、铜纳米线、硅纳米线、二氧化硅纳米线、二氧化钛纳米线中的一种，悬浮液中的溶剂可以为乙醇、丙酮等常规的有机溶剂，所述纳米线的直径为30-100纳米，更优选的为40-80纳米，所述纳米线的长度为2-8微米，更优选的为3-6微米。更具体的可以为纳米线的浓度为20-80mg/ml第一悬浮液，更具体的可以为30mg/ml、50mg/ml或者是70mg/ml，且通过选择合适的旋涂速率，且通过多次旋涂以形成填满所述第三沟槽23的第二纳米线层5，且在多次旋涂后通过热处理以去除第二纳米线层5中的溶剂。
在本发明中，通过调节第一、第二纳米线层中纳米线的具体尺寸，使得第一纳米线层中的空隙尺寸大于第二纳米线层中的空隙的尺寸，一方面使得第一纳米线层吸收大部分的切割应力，另一方面由于第二纳米线层中的纳米线尺寸较小，进而形成的第二纳米线层较为致密，进而可以阻止水分渗透。
如图3所示，接着进行步骤6，接着所述第一介电层3上沉积第二介电层6，在所述第一纳米线层4上形成第一金属/介电叠层7，以形成第一保护环结构，并在所述第二纳米线层5上沉积第二金属/介电叠层8，以形成第二保护环结构。
其中第二介电层6、第一金属/介电叠层7以及第二金属/介电叠层8的制作方法采用本领域的常规方法制作即可。其中，第二介电层6和第一金属/介电叠层7以及第二金属/介电叠层8在同一工序中形成。在具体的实施例中，首先利用CVD、PVD等方法形成金属层，该金属层优选为铜或铝，然后通过光刻工艺以及刻蚀工艺使得仅在所述第一纳米线层4和第二纳米线层5上保留金属层，接着采用化学气相沉积法、低压化学气相沉积法、等离子体增强化学气相沉积法或物理气相沉积法沉积形成介电层，所述介电层的材料优选为氧化硅、氮化硅、氮氧化硅、氧化铝中的一种或多种；然后通过光刻工艺和刻蚀工艺在所述介电层上形成通孔，向通孔内填充金属形成金属插塞，接着多次重复上述步骤，以形成第二介电层6、第一金属/介电叠层7以及第二金属/介电叠层8。
本发明还提出一种半导体装置，其采用上述半导体装置的形成方法形成的。
由上述描述可以看出，本申请的半导体装置具有以下优势：：
在本发明的半导体装置的形成过程中，通过在切割线区域设置第一沟槽，通过在保护环区域设置第二沟槽和第三沟槽，通过在第一沟槽中填充第一介电层，在第二沟槽中形成第一纳米线层，在第三沟槽中形成第二纳米线层，一方面，第一介电层的存在可以减少切割应力，另一方面由于纳米线层在形成过程中纳米线相互交叠进而存在微小的空隙，在切割过程中纳米线层可以吸收切割应力，进而可以抑制半导体基底中龟裂的产生。且通过优化第一、第二、第三沟槽的大小关系，并优化第一、第二纳米线层中纳米线的具体尺寸，进一步减少切割应力对芯片区的影响，提高了切割半导体晶圆的成品率。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。。

Claims (7)

1.一种半导体装置的形成方法，其特征在于：包括以下步骤：
步骤1提供一半导体基底，在所述半导体基底上设置有芯片区、围绕所述芯片区的保护环区域以及围绕所述保护环区域的切割线区域；
步骤2在所述半导体基底的上表面形成第一沟槽、第二沟槽以及第三沟槽，其中，所述第一沟槽位于所述切割线区域，所述第二沟槽和所述第三沟槽均位于所述保护环区域，且所述第二沟槽位于所述第一沟槽和所述第三沟槽之间，所述第一沟槽的深度大于所述第二沟槽的深度，所述第三沟槽的深度大于所述第二沟槽的深度；
步骤3接着在所述第一沟槽中填充介电材料以形成第一介电层；
步骤4接着在所述半导体基底上形成第一光刻胶掩膜，所述第一光刻胶掩膜露出所述第二沟槽，接着在所述半导体基底上旋涂含有纳米线的第一悬浮液，以在所述第二沟槽中形成第一纳米线层；
步骤5接着在所述半导体基底上形成第二光刻胶掩膜，所述第二光刻胶掩膜露出所述第三沟槽，接着在所述半导体基底上旋涂含有纳米线的第二悬浮液，以在所述第三沟槽中形成第二纳米线层，其中，所述第二纳米线层中的纳米线的直径小于所述第一纳米线层中的纳米线的直径，且所述第二纳米线层中的纳米线的长度小于所述第一纳米线层中的纳米线的长度；
步骤6接着所述第一介电层上沉积第二介电层，在所述第一纳米线层上形成第一金属/介电叠层，以形成第一保护环结构，并在所述第二纳米线层上沉积第二金属/介电叠层，以形成第二保护环结构。
2.根据权利要求1所述的半导体装置的形成方法，其特征在于：在所述步骤2中，通过在所述半导体基底上涂覆光刻胶以形成光刻胶层，接着通过掩膜版使用紫外光照射所述光刻胶层，接着通过显影工艺去除未曝光区域的光刻胶，以形成图案化的光刻胶掩膜，接着利用所述图案化的光刻胶掩膜对所述半导体基底进行湿法刻蚀或干法刻蚀以分别形成所述第一沟槽、所述第二沟槽以及所述第三沟槽。
3.根据权利要求2所述的半导体装置的形成方法，其特征在于：在所述步骤2中，所述第一沟槽的深度2-4微米，所述第二沟槽的深度为1-3微米，所述第三沟槽的深度为3-5微米。
4.根据权利要求1所述的半导体装置的形成方法，其特征在于：在所述步骤3中，所述第一介电层的材料包括氧化硅、氮化硅、氮氧化硅、氧化铝中的一种，所述第一介电层通过PECVD、热氧化或ALD法形成。
5.根据权利要求1所述的半导体装置的形成方法，其特征在于：在所述步骤4和所述步骤5中，所述第一纳米线层和所述第二纳米线层中的纳米线为金属纳米线、半导体纳米线或绝缘体纳米线。
6.根据权利要求1所述的半导体装置的形成方法，其特征在于：在所述步骤4和所述步骤5中，所述第一纳米线层中的纳米线的直径为90-200纳米，所述第一纳米线层中的纳米线的长度为8-15微米，所述第二纳米线层中的纳米线的直径为30-100纳米，所述第二纳米线层中的纳米线的长度为2-8微米。
7.一种半导体装置，其特征在于，采用权利要求1-6任一项所述半导体装置的形成方法形成的。
CN202010513449.3A 2020-06-08 2020-06-08 一种半导体装置及其形成方法 Active CN111564411B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010513449.3A CN111564411B (zh) 2020-06-08 2020-06-08 一种半导体装置及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010513449.3A CN111564411B (zh) 2020-06-08 2020-06-08 一种半导体装置及其形成方法

Publications (2)

Publication Number Publication Date
CN111564411A CN111564411A (zh) 2020-08-21
CN111564411B true CN111564411B (zh) 2022-12-23

Family

ID=72072499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010513449.3A Active CN111564411B (zh) 2020-06-08 2020-06-08 一种半导体装置及其形成方法

Country Status (1)

Country Link
CN (1) CN111564411B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331614A (zh) * 2020-11-26 2021-02-05 苏州矽锡谷半导体科技有限公司 一种半导体芯片的切割方法
CN112420621A (zh) * 2020-11-26 2021-02-26 苏州矽锡谷半导体科技有限公司 一种半导体晶片的保护环构件及其形成方法
CN112420641A (zh) * 2020-11-26 2021-02-26 苏州矽锡谷半导体科技有限公司 一种功率元件封装结构及其制备方法
CN113078140B (zh) * 2021-03-26 2022-05-20 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373742A (zh) * 2007-08-22 2009-02-25 恩益禧电子股份有限公司 具有密封环结构的半导体器件及其形成方法
CN101447463A (zh) * 2007-11-29 2009-06-03 台湾积体电路制造股份有限公司 具有多层接线结构的半导体晶片
CN101615598A (zh) * 2008-06-26 2009-12-30 台湾积体电路制造股份有限公司 用于防止管芯切割引起的应力的保护密封环

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
JP5106933B2 (ja) * 2007-07-04 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置
JP6828588B2 (ja) * 2017-05-22 2021-02-10 株式会社ソシオネクスト 半導体装置
JP6841161B2 (ja) * 2017-05-25 2021-03-10 株式会社ソシオネクスト 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373742A (zh) * 2007-08-22 2009-02-25 恩益禧电子股份有限公司 具有密封环结构的半导体器件及其形成方法
CN101447463A (zh) * 2007-11-29 2009-06-03 台湾积体电路制造股份有限公司 具有多层接线结构的半导体晶片
CN101615598A (zh) * 2008-06-26 2009-12-30 台湾积体电路制造股份有限公司 用于防止管芯切割引起的应力的保护密封环

Also Published As

Publication number Publication date
CN111564411A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
CN111564411B (zh) 一种半导体装置及其形成方法
US8378439B2 (en) Methods of manufacturing semiconductor devices and structures thereof
US8227336B2 (en) Structure with self aligned resist layer on an interconnect surface and method of making same
US11355430B2 (en) Capping layer overlying dielectric structure to increase reliability
TWI567895B (zh) 形成積體電路結構的方法及其結構
KR101125994B1 (ko) 관통 기판 인터커넥트들을 형성하는 방법들
JP2000150519A (ja) 半導体装置の製造方法
TW201816846A (zh) 自動對準雙重間隙壁圖案化製程
TW201735259A (zh) 半導體結構及其製造方法
CN111900131B (zh) 一种半导体晶圆的密封环结构及其制备方法
US10121660B2 (en) Method for fabricating semiconductor device
CN111900132B (zh) 一种具有密封环结构的半导体管芯及其制备方法
US20200211968A1 (en) Semiconductor structure and manufacturing method thereof
CN111584433B (zh) 一种保护环及其形成方法
JP2006179515A (ja) 半導体素子の製造方法、及びエッチング方法
TWI742138B (zh) 半導體互連中的通孔及間隙
US9887134B2 (en) Semiconductor devices, methods of manufacture thereof, and methods of singulating semiconductor devices
TW201735307A (zh) 半導體結構及其製造方法
CN113451141A (zh) 半导体器件的双钝化层结构及其制备方法
TWI685040B (zh) 半導體裝置的製造方法
US20220223414A1 (en) Etching mask, method for fabricating the same, and method for fabricating a semiconductor structure using the same
US20220367251A1 (en) Semiconductor Devices and Methods of Manufacture
TW200931490A (en) Semiconductor structure having alignment marks and method of forming the same
TW411514B (en) Method of defining passivation pattern
KR20080000845A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20221129

Address after: 518,000 A1202, Unit 1, Kupai Building, Intersection of Keyuan Avenue and Baoshen Road, Nanshan High tech North District, Songpingshan Community, Xili Street, Nanshan District, Shenzhen, Guangdong

Applicant after: SHENZHEN QUAN LI SEMICONDUCTOR CO.,LTD.

Address before: No. 70, dongdaling village, Yuhuangmiao sub district office, Shanghe County, Jinan City, Shandong Province, 251600

Applicant before: Hou Lidong

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant