JP4735835B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、半導体装置およびその製造方法に関する。

レーザーにより溶断されるヒューズ素子は、腐食の抑制および溶断のためのレーザーの効率を良くするために、その上に薄膜の絶縁層を残存させた開口を有することがある。この開口の形成方法の一つに、電極パッド（ボンディングパッド）を露出させる開口の形成と同一工程で行われる方法がある。
特開２００１−１３５７９２号公報

しかしながら、電極パッドの上方の開口形成では、絶縁層を完全に除去することが望まれているため、同一の工程で良好なエッチングを行うことができないことがある。

本発明の目的は、それぞれの場所に応じて開口を形成された半導体装置およびその製造方法を提供することにある。

（１）本発明にかかる第１の半導体装置は、
半導体層と、
前記半導体層の上方に設けられた第１層間絶縁層と、
前記第１層間絶縁層に設けられたプラグ導電層と、
少なくとも前記第１層間絶縁層に設けられたヒューズと、
少なくとも前記プラグ導電層の上方に設けられた配線層と、
前記配線層および前記ヒューズの上方に設けられた第２層間絶縁層と、
前記第２層間絶縁層の上方であって、前記ヒューズと重ならないように設けられた電極パッドと、
前記第２層間絶縁層および前記電極パッドの上方に設けられたパッシベーション層と、
前記パッシベーション層に設けられ、前記電極パッドの少なくとも一部を露出させる第１開口部と、
前記ヒューズの上方に設けられ、該ヒューズの上に前記第２層間絶縁層の一部が残存している第２開口部と、を含む。

本発明にかかる第１の半導体装置によれば、ヒューズは、電極パッドと比して下層に設けられている。具体的には、電極パッドの下に位置する配線層と比して、さらに下層に設けられている。そのため、配線層と同一のレベルにヒューズが形成された半導体装置と比して、第１開口部と第２開口部とを同時に形成した場合であっても、ヒューズが露出することが抑制される。つまり、電極パッドの上面が確実に露出した第１開口部と、ヒューズが絶縁層に覆われた状態の第２開口部とを有している。その結果、配線基板に実装した際には、導電性が良好であることにより信頼性が高く、また、ヒューズにおいては、絶縁層に保護されていることで、水分の侵入などによる腐食が抑制されて信頼性の高い半導体装置を提供することができる。

（２）本発明にかかる第２の半導体装置は、
半導体層と、
前記半導体層の上方に設けられた第１層間絶縁層と、
前記第１層間絶縁層に設けられたプラグ導電層と、
少なくとも前記第１層間絶縁層に設けられたヒューズと、
前記第１層間絶縁層の上方に設けられた電極パッドと、
前記第１層間絶縁層、前記ヒューズおよび前記電極パッドの上方に設けられたパッシベーション層と、
前記パッシベーション層に設けられ前記電極パッドの少なくとも一部を露出させる第１開口部と、
前記ヒューズの上方に設けられ、該ヒューズの上に前記パッシベーション層の一部が残存している第２開口部と、を含む。

本発明にかかる第２の半導体装置は、第１の半導体装置と同様の利点を有し、電極パッドが確実に露出した第１開口部と、ヒューズが覆われている第２開口部を有する。その結果、電極パッドの実装時の信頼性およびヒューズの信頼性が向上した半導体装置を提供することができる。

なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に設けられた特定のＢ層（以下、「Ｂ層」という。）というとき、Ａ層の上に直接Ｂ層が設けられた場合と、Ａ層の上に他の層を介してＢ層が設けられた場合とを含む意味である。

本発明にかかる半導体装置は、さらに、下記の態様をとることができる。

（３）本発明にかかる半導体装置において、
前記プラグ導電層と、前記ヒューズとは、同一のレベルに設けられていることができる。

（４）本発明にかかる半導体装置において、
前記ヒューズの底面は、前記プラグ導電層の底面と比して低い位置にあることができる。

（５）本発明にかかる半導体装置において、
前記配線層の上に位置する前記第２層間絶縁層は、前記ヒューズの上に位置する該第２層間絶縁層と比して膜厚が小さいことができる。

（６）本発明にかかる半導体装置において、
前記電極パッドの上に位置する前記パッシベーション層は、前記ヒューズの上に位置する該パッシベーション層と比して膜厚が小さいことができる。

（７）本発明にかかる半導体装置において、
前記パッシベーション層は、第１絶縁層と第２絶縁層とが積層されて構成され、
前記電極パッドの上に位置する前記第１絶縁層は、前記ヒューズの上に位置する該第１絶縁層と比して膜厚が小さいことができる。

（８）本発明にかかる第１の半導体装置の製造方法は、
（ａ）半導体層の上方に第１層間絶縁層を形成する工程と、
（ｂ）前記第１層間絶縁層にコンタクトホールおよびヒューズ溝を形成する工程と、
（ｃ）前記コンタクトホールにプラグ導電層を形成する工程と、
（ｄ）少なくとも前記プラグ導電層の上方に配線層を形成し、前記ヒューズ溝にヒューズを形成する工程と、
（ｅ）前記配線層、前記ヒューズおよび前記第１層間絶縁層の上方に第２層間絶縁層を形成する工程と、
（ｆ）前記ヒューズの上方以外の前記第２層間絶縁層の上方に電極パッドを形成する工程と、
（ｇ）前記電極パッドおよび前記第２層間絶縁層の上方にパッシベーション層を形成する工程と、
（ｈ）前記電極パッドの上方および前記ヒューズの上方に開口を有するマスク層を形成する工程と、
（ｉ）前記電極パッドの上方のパッシベーション層を除去し第１開口部を形成すると共に、前記ヒューズの上方のパッシベーション層および前記第２層間絶縁層の一部を除去し第２開口部を形成する工程と、を含む。

本発明にかかる半導体装置の製造方法によれば、工程（ｂ）でコンタクトホールと、ヒューズ溝の形成が同時に行われる。このヒューズ溝に導電層が埋め込まれてヒューズが形成される。つまり、電極パッドの下層の配線層よりもさらに下層にヒューズが形成されることとなる。ヒューズが形成されるレベルが下層であるということは、その膜厚に応じて工程（ｉ）の第２開口部の形成におけるヒューズの露出を抑制できることとなる。その結果、本発明にかかる半導体装置の製造方法によれば、第１開口部と第２開口部の形成を同時に形成する場合であっても、電極パッドの確実な露出とヒューズの保護とが図られた半導体装置を製造することができる。

（９）本発明にかかる第１の半導体装置の製造方法において、
前記（ｅ）工程の後に、前記第２層間絶縁層を平坦化する工程を含むことができる。

（１０）本発明にかかる第２の半導体装置の製造方法は、
（ａ）半導体層の上方に第１層間絶縁層を形成する工程と、
（ｂ）前記第１層間絶縁層にコンタクトホールおよびヒューズ溝を形成する工程と、
（ｃ）前記コンタクトホールにプラグ導電層を形成する工程と、
（ｄ）少なくとも前記プラグ導電層の上方に前記電極パッドを形成し、前記ヒューズ溝にヒューズを形成する工程と、
（ｅ）前記電極パッド、前記ヒューズおよび前記第１層間絶縁層の上方に上面が平坦であるパッシベーション層を形成する工程と、
（ｆ）前記パッシベーション層の上方に前記電極パッドの上方および前記ヒューズの上方に開口を有するマスク層を形成する工程と、
（ｇ）前記電極パッドの上方のパッシベーション層を除去し第１開口部を形成すると共に、前記ヒューズの上方のパッシベーション層および前記第２層間絶縁層の一部を除去し第２開口部を形成する工程と、を含む。

本発明にかかる第２の半導体装置の製造方法によれば、ヒューズを電極パッドと比して低い位置に形成することができる。また、工程（ｅ）において、上面が平坦であるパッシベーション層が形成される。そのため、電極パッド上に位置するパッシベーション層と、ヒューズ上に位置するパッシベーション層とは、膜厚が異なることとなる。よって、工程（ｇ）において第１開口部および第２開口部を形成する際に、エッチングが必要なパッシベーション層の膜厚が異なり、また、第１開口部において、電極パッドを完全に露出させるために過剰なエッチングを行った場合であっても、第２開口部においてはヒューズの上にパッシベーション層を残存させることができる。その結果、本発明にかかる半導体装置の製造方法によれば、第１開口部と第２開口部の形成を同時に行っても、電極パッドの確実な露出とヒューズの保護とが図られた半導体装置を製造することができる。

（１１）本発明にかかる第２の半導体装置の製造方法において、
前記（ｅ）工程は、
前記電極パッドの上に第１絶縁層を形成する工程と、
前記第１絶縁層を平坦化する工程と、
前記第１絶縁層の上に第２絶縁層を形成する工程と、を含むことができる。

以下、本発明の実施形態について、図面を参照しつつ説明する。

１．第１の実施形態
１．１．半導体装置
第１の実施形態にかかる半導体装置について、図１を参照しつつ説明する。図１は、第１の実施形態にかかる半導体装置を模式的に示す断面図である。

図１に示すように、第１の実施形態にかかる半導体装置は、半導体層１０を有する。半導体層１０は、例えばシリコン基板などからなることができる。半導体層１０には、素子分離絶縁層（図示せず）が設けられ、画定された素子領域にＭＯＳトランジスタ（図示せず）などの半導体素子が形成されている。

半導体層１０の上には、第１層間絶縁層２０が形成されている。具体的には、第１層間絶縁層２０は、トランジスタなどの各種半導体素子を覆うように形成されている。第１層間絶縁層２０としては、酸化シリコン膜、窒化シリコン膜、ＴＥＯＳ膜、オゾン-ＴＥＯＳ膜、ＵＳＧ膜またはこれらの積層膜を用いることができる。

第１層間絶縁層２０の上には、所定のパターンを有する第１配線層２２が形成されている。第１配線層２２および第１層間絶縁層２０の上には、第２層間絶縁層３０が形成されている。第２層間絶縁層３０には、プラグ導電層３４が形成されている。プラグ導電層３４は、配線層２２に接続されている。

また、第２層間絶縁層３０には、ヒューズ３６が設けられている。具体的には、ヒューズ３６は、第２層間絶縁層３０に形成されたヒューズ溝３５内に導電層が埋め込まれて構成されている。本実施形態では、ヒューズ３６は、ヒューズ溝３５内に埋め込まれ、さらに、ヒューズ溝３５の周囲の第２層間絶縁層３０の上に導電層が乗り上げて形成されている場合を図示する。ヒューズ３６の底面は、プラグ導電層３４の底面と比して低い位置に設けられている。

第２層間絶縁層３０の上であって、少なくともプラグ導電層３４の上には、所定のパターンを有する第２配線層３２が形成されている。第１配線層２２と第２配線層３２とは、プラグ導電層３４を介して電気的に接続されている。第２配線層３２の上面と、ヒューズ３６の上面のうち、第２層間絶縁層３０の上に乗り上げている部分の上面３６ａとは、同一の高さを有する。

第２層間絶縁層３０、第２配線層３２およびヒューズ３６の上には、第３層間絶縁層４０が設けられている。つまり、第２配線層３２およびヒューズ３６は、第３層間絶縁層４０に覆われている。第３層間絶縁層４０の上面は、第２配線層３２およびヒューズ３６の形状を反映することがなく、平坦な面である。第２配線層３２の上に位置する第３層間絶縁層４０の膜厚Ｘは、ヒューズ３６の上面３６ｂの上に位置する第３層間絶縁層４０の膜厚Ｙと比して、膜厚が小さい。すなわち、上面３６ｂの上に位置する第３層間絶縁層４０は、ヒューズ溝３５の深さに応じた分だけ厚い膜厚となる。

ヒューズ３６の上方以外であって、第３層間絶縁層４０の上に、所定のパターンを有する電極パッド４２が形成されている。本実施形態では、電極パッド４２は、高融点金属の窒化物層４２ａと、金属層４２ｂと、高融点金属の窒化物層４２ｃとが積層されて構成されている。窒化物層４２ａ、４２ｃとしては、ＴｉＮ層を、金属層４２ｂとしては、Ａｌ層を用いることができる。窒化物層４２ｃは、反射防止膜としての役割を果たす。

電極パッド４２および第３層間絶縁層４０の上には、パッシベーション層５０が形成されている。パッシベーション層５０は、たとえば、酸化シリコン層５２と窒化シリコン層５４とが積層されて構成されることができる。

パッシベーション層５０には、第１開口部６０および第２開口部７０の一部が形成されている。まず、第１開口部６０について説明する。第１開口部６０は、電極パッド４２の上に設けられ、電極パッド４２の上面の少なくとも一部が露出している。つまり、第１開口部６０の底面は、電極パッド４２の上面である。第１開口部６０の平面形状は、電極パッド４２の平面形状に含まれている。窒化物層４２ｃは、金属層４２ｂの全面に設けられている訳ではなく、第１開口部６０の領域には設けられていない。つまり、第１開口部６０の底面には、金属層４２ｂが位置している。

第２開口部７０は、ヒューズ３６の上方に設けられ、パッシベーション層５０を貫通し、さらに、第３層間絶縁層４０の一部が除去された開口である。第２開口部７０の底面は、第３層間絶縁層４０からなり、ヒューズ３６は露出していない。

第１の実施形態にかかる半導体装置によれば、ヒューズ３６は、電極パッド４２と比して下層に設けられている。具体的には、電極パッド４２の下に位置する配線層３２と比して、さらに下層に設けられている。そのため、配線層３２と同一のレベルにヒューズが形成された半導体装置と比して、第１開口部６０と第２開口部７０とを同時に形成した場合であっても、ヒューズ３６が露出することが抑制される。つまり、電極パッド４２の上面が確実に露出した第１開口部６０と、ヒューズ３６が第３層間絶縁層４０の一部に覆われた状態の第２開口部７０とを有している。その結果、電極パッド４２が確実の露出しているため、配線基板に実装した際には密着性および導電性が良好であることにより信頼性が高く、また、ヒューズにおいては、絶縁層に保護されていることで、水分の侵入などによる腐食が抑制されて信頼性の高い半導体装置を提供することができる。

１．２．半導体装置の製造方法
次に、第１の実施形態にかかる半導体装置の製造方法について、図２ないし図６を参照しつつ説明する。図２ないし図６は、第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図である。また、図２ないし図６は、図１に対応する断面を示す。

（１）図２に示すように、半導体層１０の上に、第１層間絶縁層２０を形成する。第１層間絶縁層２０は、たとえば、ＣＶＤ法により形成することができる。ついで、第１層間絶縁層２０の上に、所定のパターンを有する第１配線層２２を形成する。第１配線層２２は、図示しないが、半導体層１０に形成されている各種半導体素子と電気的に接続されていることができる。第１配線層２２は、第１層間絶縁層２０の上方の全面に導電層を形成して、この導電層をパターニングすることで形成することができる。

ついで、第１配線層２２および第１層間絶縁層２０の上に第２層間絶縁層３０を形成する。第２層間絶縁層３０は、第１層間絶縁層２０と同様にして形成することができる。ついで、第２層間絶縁層３０の上に、所定のパターンを有するマスク層を形成する。マスク層として、たとえば、レジスト層Ｒ１を形成することができる。レジスト層Ｒ１は、第１配線層２２の上方、つまり、プラグ導電層３４（図１参照）が形成される領域と、ヒューズ３６（図１参照）が形成される領域とに開口を有している。

（２）次に、図３に示すように、レジスト層Ｒ１をマスクとして、露出している第２層間絶縁層３０を除去する。これにより、コンタクトホール３３とヒューズ溝３５とが形成される。コンタクトホール３３の底面では、第１配線層２２が露出している。コンタクトホール３３とヒューズ溝３５とでは、それぞれの底面の深さが異なる。つまり、ヒューズ溝３５の形成では、レジスト層Ｒ１の開口がコンタクトホール３３のための開口と比して大きいために、エッチングが促進されることとなり、同一の工程で形成されるにもかかわらず、深さは異なるのである。

（３）次に、図４に示すように、コンタクトホール３３にプラグ導電層３４を形成する。プラグ導電層３４の形成では、まず、コンタクトホール３３を埋め込むように、第２層間絶縁層３０の上に導電層（図示せず）を形成する。導電層としては、たとえば、タングステン層を、スパッタリング法により形成することができる。この導電層をコンタクトホール３３内の導電層の上面が第２層間絶縁層３０の上面とほぼ同一になるまで除去する。このようにして、コンタクトホール３３にプラグ導電層３４が形成される。このとき、ヒューズ溝３５では、開口が大きいために、ヒューズ溝内に形成されていた導電層は除去されることとなる。

（４）次に、図５に示すように、プラグ導電層３４の上には第２配線層３２を、ヒューズ溝３５にはヒューズ３６を形成する。第２配線層３２およびヒューズ３６は、半導体層１０の全面に導電層（図示せず）を形成し、この導電層をパターニングすることで形成される。

（５）次に、図６に示すように、第３層間絶縁層４０を形成する。第３層間絶縁層４０の形成は、第１層間絶縁層２０の形成と同様に行うことができる。この第３層間絶縁層４０の形成には、上面の平坦化工程が含まれていることができる。ついで、第３層間絶縁層４０の上に、所定のパターンを有する電極パッド４２を形成する。

ついで、電極パッド４２および第３層間絶縁層４０の上に、パッシベーション層５０を形成する。パッシベーション層５０は、たとえば、酸化シリコン層５２と窒化シリコン層５４とが積層されて構成されることができる。酸化シリコン層５２および窒化シリコン層５４は、たとえば、ＣＶＤ法により形成することができる。このようにしてパッシベーション層５０が形成される。

ついで、パッシベーション層５０の上に、マスク層を形成する。図６には、マスク層として、レジスト層Ｒ２を形成する場合を図示する。レジスト層Ｒ２は、電極パッド４２の上方およびヒューズ３６の上に開口を有している。

（６）次に、レジスト層Ｒ２をマスクとして、パッシベーション層５０を除去して、第１開口部６０を形成すると共に、パッシベーション層５０および第３層間絶縁層４０の一部を除去して第２開口部７０を形成する。第１開口部６０および第２開口部７０の形成は、同一条件のエッチングにより形成される。このエッチングでは、電極パッド４２を完全に露出させるために、パッシベーション層５０の除去に相当するエッチング条件と比して過剰なエッチング条件によりエッチングを行う。

以上の工程により、第１の実施形態にかかる半導体装置を製造することができる。

本実施形態にかかる半導体装置の製造方法によれば、工程（２）において、コンタクトホール３３と、ヒューズ溝３５の形成が同時に行われる。このヒューズ溝３５に導電層が埋め込まれてヒューズ３６が形成される。つまり、電極パッド４２の下層の配線層３２よりもさらに下にヒューズ３６が形成されることとなる。第１開口部６０の形成では、電極パッド４２を確実に露出させるため、過剰なエッチングを施す。このとき、ヒューズ３６の上に膜厚の絶縁層が設けられていないと、ヒューズ３６は露出してしまうこととなる。ヒューズ３６は、露出することにより水分や不純物の侵入をうけ腐食することがあり、このことは、信頼性の低下の一因となる。しかし、本実施形態によれば、電極パッド４２下の配線層３２よりもさらに低い位置にある。このため、工程（６）の第２開口部７０の形成における露出を抑制できることとなる。その結果、本実施形態にかかる半導体装置の製造方法によれば、第１開口部６０と第２開口部７０の形成を同時に形成する場合であっても、電極パッド４２の確実な露出とヒューズ３６の保護とが図られた半導体装置を製造することができる。

２．第２の実施形態
２．１．半導体装置
第２の実施形態にかかる半導体装置について、図７を参照しつつ説明する。図７は、第１の実施形態にかかる半導体装置を模式的に示す断面図である。第２の実施形態にかかる半導体装置は、第１の実施形態と比して、ヒューズが形成される位置が異なる例である。なお、以下の説明では、第１の実施形態にかかる半導体装置と共通する部材・構成については、詳細な説明を省略する。

図７に示すように、第２の実施形態にかかる半導体装置では、ヒューズ３６は、電極パッド４２と比して下層に設けられている。具体的には、電極パッド４２と、電極パッド４２の下層に設けられた配線層３２との間に設けられている。つまり、電極パッド４２と配線層３２とを接続するプラグ導電層３４と同一のレベルに設けられている。なお、本実施形態では、ヒューズ３６の底面は、プラグ導電層３４の底面と比して低い位置に設けられているが、この態様に限定される訳でなく、同一の位置に底面が設けられていることもある。

電極パッド４２の上に設けられたパッシベーション層５０は、上面が平坦である。つまり、電極パッド４２の形状を反映していない。そのため、電極パッド４２の上に位置するパッシベーション層５０の膜厚Ｘは、ヒューズ３６の上に位置するパッシベーション層５０の膜厚Ｙと比して小さいこととなる。

第２の実施形態にかかる半導体装置は、第１の実施形態にかかる半導体装置と同様の利点を有し、電極パッド４２が確実に露出した第１開口部６０と、ヒューズ３６が覆われている第２開口部７０とを有する。その結果、電極パッド４２の実装時の信頼性およびヒューズの信頼性が向上した半導体装置を提供することができる。

２．２．半導体装置の製造方法
次に、第２の実施形態にかかる半導体装置の製造方法ついて、図８および図９を参照しつつ説明する。図８および図９は、第２の実施形態にかかる半導体装置の製造工程を模式的に示す断面図である。なお、以下の説明では、第１の実施形態にかかる製造方法と共通する工程については、詳細な説明を省略する。

（１）図８に参照されるように、半導体層１０の上に、第１層間絶縁層３０を形成する。ついで、第１層間絶縁層３０の上に、配線層３２を形成する。ついで、配線層３２および第１層間絶縁層３０の上に第２層間絶縁層４０を形成する。第１層間絶縁層３０および第２層間絶縁層４０の形成は、第１の実施形態と同様にすることができる。第２層間絶縁層４０の上に、マスク層として、レジスト層Ｒ１を形成する。レジスト層Ｒ１は、第１の実施形態と同様の開口パターンを有する。その後、レジスト層Ｒ１をマスクとして、図３に参照されるようにコンタクトホール３３およびヒューズ溝３５を形成する。ついで、図４に参照されるように、コンタクトホール３３にプラグ導電層３４を形成する。

（２）次に、図８に示すように、少なくともプラグ導電層３４の上に電極パッド４２を、ヒューズ溝３５内にヒューズ３６を形成する。この工程は、全面に導電層を形成した後、この導電層を公知のリソグラフィおよびエッチング技術によりパターニングして形成することができる。ついで、パッシベーション層を構成する酸化シリコン層５２ａを形成する。この酸化シリコン層５２は、電極パッド４２およびヒューズ３６の形状を反映して凹凸のある形状になっている。

（３）次に、図９に示すように、酸化シリコン層５２ａに平坦化処理を施す。これにより、上面が平坦になった酸化シリコン層５２を形成することができる。平坦化処理は、たとえば、ＣＭＰ法により行うことができる。ついで、酸化シリコン層５２の上に窒化シリコン層５４を形成することで、パッシベーション層５０を形成することができる。

（４）次に、第１の実施形態にかかる製造方法と同様にして、電極パッド４２が露出した第１開口部６０と、ヒューズ３６の上に第２開口部７０を形成する。

以上の工程により、第２の実施形態にかかる半導体装置を製造することができる。

第２の実施形態にかかる半導体装置の製造方法によれば、ヒューズ３６を電極パッド４２と比して低い位置に形成することができる。また、工程（３）において、上面が平坦であるパッシベーション層５０（酸化シリコン層５２）が形成される。そのため、電極パッド４２上に位置するパッシベーション層５０と、ヒューズ３６上に位置するパッシベーション層５０とは、膜厚が異なることとなる。よって、工程（４）における第１開口部６０および第２開口部７０を形成する際に、エッチングが必要な絶縁層の膜厚が異なり、第１開口部６０において、電極パッド４２を完全に露出させるために過剰なエッチングを行った場合であっても、第２開口部７０においてはヒューズ３６の上に絶縁層を残存させることができる。その結果、本実施形態にかかる半導体装置の製造方法によれば、第１開口部６０と第２開口部７０の形成を同時に行っても、電極パッド４２の確実な露出とヒューズ３６の保護とが図られた半導体装置を製造することができる。

３．変形例
次に、第１および第２の実施形態にかかる半導体装置の変形例について、図１０を参照しつつ説明する。図１０は、本変形例にかかる半導体装置を模式的に示す断面図である。以下の説明では、第１および第２の実施形態にかかる半導体装置と異なる点について説明する。また、図１０には、図１に示す半導体装置の変形例を示すが、これに限定されることはない。図８に示す半導体装置についても本変形例を適用できることは言うまでもない。

図１０に示すように、本変形例にかかる半導体装置は、ヒューズ溝３５の内壁にサイドウォール形状の導電層８０が設けられている。つまり、ヒューズ３６は、サイドウォール状の導電層８０と、導電層８０を覆い、さらに、ヒューズ溝３５を埋め込む導電層８２により構成されている。なお、導電層８０は、プラグ導電層３４を形成する時のエッチング残りである。

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

第１の実施形態にかかる半導体装置を模式的に示す断面図。 第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。 第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。 第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。 第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。 第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。 第２の実施形態にかかる半導体装置を模式的に示す断面図。 第２の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。 第２の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。 変形例にかかる半導体装置の製造工程を模式的に示す断面図。

符号の説明

１０…半導体層、 ２０…第１層間絶縁層、 ２２…配線層、 ３０…第２層間絶縁層、 ３２…配線層、 ３３…コンタクトホール、 ３４…プラグ導電層、 ３５…ヒューズ溝、 ３６…ヒューズ、 ４０…第３層間絶縁層、 ４２…電極パッド、 ４２ａ，４２ｃ…窒化物層、 ４２ｂ…金属層、 ５０…パッシベーション層、 ５２、５２ａ…酸化シリコン層、 ５２…酸化シリコン層、 ５４…窒化シリコン層、 ６０…第１開口部、 ７０…第２開口部、 Ｒ１，Ｒ２…レジスト層

Claims (9)

1. 半導体層と、
   前記半導体層の上方に設けられた第１層間絶縁層と、
   前記第１層間絶縁層に設けられたプラグ導電層と、
   少なくとも前記第１層間絶縁層に形成された溝に設けられたヒューズと、
   前記第１層間絶縁層の上に設けられた電極パッドと、
   前記第１層間絶縁層、前記ヒューズおよび前記電極パッドの上方に設けられたパッシベーション層と、
   前記パッシベーション層に設けられ前記電極パッドの少なくとも一部を露出させる第１開口部と、
   前記ヒューズの上方に設けられ、該ヒューズの上に前記パッシベーション層の一部が残存している第２開口部と、を含み、
   前記プラグ導電層の上面と、前記第１層間絶縁層の上面とは、同一である、半導体装置。
2. 請求項１において、
   前記プラグ導電層と、前記ヒューズとは、同一のレベルに設けられている、半導体装置。
3. 請求項１において、
   前記ヒューズの底面は、前記プラグ導電層の底面と比して低い位置にある、半導体装置。
4. 請求項１ないし３のいずれかにおいて、
   前記電極パッドの上に位置する前記パッシベーション層は、前記ヒューズの上に位置する該パッシベーション層と比して膜厚が小さい、半導体装置。
5. 請求項４において、
   前記パッシベーション層は、第１絶縁層と第２絶縁層とが積層されて構成され、
   前記電極パッドの上に位置する前記第１絶縁層は、前記ヒューズの上に位置する該第１絶縁層と比して膜厚が小さい、半導体装置。
6. （ａ）半導体層の上方に第１層間絶縁層を形成する工程と、
   （ｂ）前記第１層間絶縁層にコンタクトホールおよびヒューズ溝を形成する工程と、
   （ｃ）前記コンタクトホールにプラグ導電層を形成する工程と、
   （ｄ）少なくとも前記プラグ導電層の上方に配線層を形成し、前記ヒューズ溝にヒューズを形成する工程と、
   （ｅ）前記配線層、前記ヒューズおよび前記第１層間絶縁層の上方に第２層間絶縁層を形成する工程と、
   （ｆ）前記ヒューズの上方以外の前記第２層間絶縁層の上方に電極パッドを形成する工程と、
   （ｇ）前記電極パッドおよび前記第２層間絶縁層の上方にパッシベーション層を形成する工程と、
   （ｈ）前記電極パッドの上方および前記ヒューズの上方に開口を有するマスク層を形成する工程と、
   （ｉ）前記電極パッドの上方のパッシベーション層を除去し第１開口部を形成すると共に、前記ヒューズの上方のパッシベーション層および前記第２層間絶縁層の一部を除去し第２開口部を形成する工程と、を含む、半導体装置の製造方法。
7. 請求項６において、
   前記（ｅ）工程の後に、前記第２層間絶縁層を平坦化する工程を含む、半導体装置の製造方法。
8. （ａ）半導体層の上方に第１層間絶縁層を形成する工程と、
   （ｂ）前記第１層間絶縁層にコンタクトホールおよびヒューズ溝を形成する工程と、
   （ｃ）前記コンタクトホールにプラグ導電層を形成する工程と、
   （ｄ）少なくとも前記プラグ導電層の上方に前記電極パッドを形成し、前記ヒューズ溝にヒューズを形成する工程と、
   （ｅ）前記電極パッド、前記ヒューズおよび前記第１層間絶縁層の上方に上面が平坦であるパッシベーション層を形成する工程と、
   （ｆ）前記パッシベーション層の上方に前記電極パッドの上方および前記ヒューズの上方に開口を有するマスク層を形成する工程と、
   （ｇ）前記電極パッドの上方のパッシベーション層を除去し第１開口部を形成すると共に、前記ヒューズの上方のパッシベーション層および前記第２層間絶縁層の一部を除去し第２開口部を形成する工程と、を含む、半導体装置の製造方法。
9. 請求項８において、
   前記（ｅ）工程は、
   前記電極パッドの上に第１絶縁層を形成する工程と、
   前記第１絶縁層を平坦化する工程と、
   前記第１絶縁層の上に第２絶縁層を形成する工程と、を含む、半導体装置の製造方法。

Images