JP4926918B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4926918B2 JP4926918B2 JP2007295277A JP2007295277A JP4926918B2 JP 4926918 B2 JP4926918 B2 JP 4926918B2 JP 2007295277 A JP2007295277 A JP 2007295277A JP 2007295277 A JP2007295277 A JP 2007295277A JP 4926918 B2 JP4926918 B2 JP 4926918B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- interlayer insulating
- seal ring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図1は、実施の形態1に係る半導体装置の構成を示す図であり、シールリングが形成された領域の拡大断面図である。この図において、図29に図示したものと同一の要素には同一符号を付してあるので、それらの詳細な説明は省略する。なお、図1においても、図示した領域の左側に回路形成領域、右側にダイシング領域がそれぞれ存在する。また、第1配線層112および第2配線層114は共に銅を材料としている。
実施の形態1では、シールリング110を構成する各層は全てシングルダマシン法によって形成するものとしたが、主回路領域(回路形成領域)における回路形成工程に応じて、デュアルダマシン法を用いるものであってもよい。図8はその一例として、シールリング110の第2コンタクト113および第2配線層114をデュアルダマシン法を用いて形成した場合の構成を示した図である。同図において、図1と同様の要素には同一符号を付してある。デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので第2コンタクト113と第2配線層114は共に銅で形成される。
図12は、実施の形態3に係る半導体装置の構成を示す図である。この図において、図1と同様の要素には同一符号を付してある。同図に示すように、シールリング110の最上層である第2配線層114上に、当該第2配線層114上面を覆うアルミ配線層141を形成する。
例えば実施の形態1において、開口部123が位置合わせのずれにより第2配線層114の上方に形成された場合、第2配線層114は開口部123に露出してしまう。そこで実施の形態3において、それを防止するために第2配線層114を覆うアルミ配線層141を有する構成を示した。しかしその場合、上述したようにアルミ配線層141を第2配線層114よりもひと回り大きく形成する必要があり、半導体装置の小型化の妨げとなる。
図22は、実施の形態5に係る半導体装置の構成を示す図である。この図において、図1と同様の要素には同一符号を付してある。同図に示すように、開口部123はエッチングストッパ層108にまで到達している。即ち、開口部123は、ポリイミド層122の開口部123b、プラズマ窒化膜層121の開口部123aおよび層間絶縁膜109の開口部123cとから成る。この場合、ダイシング領域をダイシングする際の応力は、図1の場合よりもさらに回路形成領域へ伝わりにくくなる。よって、回路形成領域にクラックが入ってしまうことを防止される効果は実施の形態1よりもさらに向上される。
例えば、主回路領域(回路形成領域)における回路形成工程にデュアルダマシン法が用いられる場合、実施の形態2のように、シールリング110の形成にもデュアルダマシン法を用いればよい。しかし、シールリングの各層はデュアルダマシンフローのうちのコンタクト形成工程のみによっても形成することができる。
Claims (22)
- 回路形成領域とダイシング領域とを有する半導体基板を準備する工程と、
前記半導体基板上に第1層間絶縁膜を形成する工程と、
前記第1層間絶縁膜内に第1溝を形成してからめっき法により銅金属を前記第1溝内に堆積することにより、前記回路形成領域を取り囲むような前記銅金属を含有するシールリングを形成する工程と、
前記第1層間絶縁膜及び前記シールリング上に絶縁層を形成する工程と、
前記絶縁層上にアルミニウム金属膜を形成する工程と、
前記アルミニウム金属膜をエッチングすることにより、前記シールリングの上面を覆うようなアルミニウム金属層を形成する工程と、
前記アルミニウム金属層上及び前記絶縁層上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に、第1マスクを用いてエッチングすることにより、前記ダイシング領域と前記シールリングとの間に前記パッシベーション膜を貫通し、前記シールリングを構成する銅金属の最上層の表面よりも底面が高い位置で終端している第1開口部を設ける工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記半導体基板を準備する工程と前記第1層間絶縁膜を形成する工程との間に、
前記半導体基板上に第2層間絶縁膜を形成する工程と、
前記第2層間絶縁膜内に第2溝を形成してからタングステンを前記第2溝に堆積して前記半導体基板に接続されるタングステンコンタクトを形成する工程とを更に有し、
前記タングステンコンタクトは前記シールリングの一部であり、
前記半導体基板と前記第1層間絶縁膜との間に前記第2層間絶縁膜が形成される
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記シールリングを形成する工程は、
第2マスクを用いてエッチングすることにより前記第1溝上に前記第1層間絶縁膜内の第3溝を形成し、前記第1溝と第3溝の内部に前記銅金属を堆積することにより前記シールリングを形成する工程を含む
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 断面視において、前記アルミニウム金属層は前記シールリングの上面の一部を覆っており、
前記第1開口部は前記シールリングを取り囲むように形成されている
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記パッシベーション膜は窒化膜を含有する
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第2層間絶縁膜は、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されている
ことを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記第1の開口部の底面には、前記絶縁層が露出している
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記エッチングにより、前記第1開口部は前記底面が前記絶縁層を露出するような形状となる
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 回路形成領域とダイシング領域とを有する半導体基板を準備する工程と、
前記半導体基板上に第1層間絶縁膜を形成する工程と、
前記第1層間絶縁膜内に第1溝を形成する工程と、
前記第1溝内にタングステンを埋め込んでタングステンコンタクトを形成する工程と、
前記第1層間絶縁膜及び前記タングステンコンタクト上に第1エッチングストッパを形成する工程と、
前記第1エッチングストッパ上に第2層間絶縁膜を形成する工程と、
前記第2層間絶縁膜及び第1エッチングストッパ内に第2溝を形成する工程と、
前記第2溝内にめっき法により第1銅金属を堆積する工程と、
前記第2層間絶縁膜及び前記第2溝内に堆積された前記第1銅金属上に第2エッチングストッパを形成する工程と、
前記第2エッチングストッパ上に第3層間絶縁膜を形成する工程と、
前記第3層間絶縁膜及び第2エッチングストッパ内に第3溝を形成する工程と、
前記第3溝内にめっき法により第2銅金属を堆積することにより、前記回路形成領域を取り囲むようであり、前記タングステンコンタクトと前記第2溝内に堆積された前記第1銅金属と前記第3溝内に堆積された前記第2銅金属とで構成されるシールリングを形成する工程と、
前記第3層間絶縁膜及び前記シールリング上に絶縁層を設ける工程と、
前記絶縁層上にアルミニウム金属膜を形成する工程と、
前記アルミニウム金属膜をエッチングすることにより、前記シールリングの上面を覆うようなアルミニウム金属層を形成する工程と、
前記アルミニウム金属層上及び前記絶縁層上にパッシベーション膜を設ける工程と、
前記パッシベーション膜に、第1マスクを用いてエッチングすることにより、前記ダイシング領域と前記シールリングとの間に前記パッシベーション膜を貫通し、底面が前記シールリングの前記第2銅金属の表面よりも高い位置で終端している第1開口部を設ける工程とを有する
ことを特徴とする半導体装置の製造方法。 - 前記シールリングを形成する工程は、
第2マスクを用いてエッチングすることにより前記第3溝上に前記第3層間絶縁膜内の第4溝を形成し、前記第3溝と第4溝の内部に前記第2銅金属を堆積することにより前記シールリングを形成する工程を含む
ことを特徴とする請求項9に記載の半導体装置の製造方法。 - 前記第1開口部は前記シールリングを取り囲むように形成されている
ことを特徴とする請求項9に記載の半導体装置の製造方法。 - 前記第2層間絶縁膜は、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されている
ことを特徴とする請求項9に記載の半導体装置の製造方法。 - 前記第1エッチングストッパ及び前記第2エッチングストッパはプラズマ窒化膜、SiC、SiONのうちのいずれか一つは含有している
ことを特徴とする請求項9に記載の半導体装置の製造方法。 - 前記第1エッチングストッパ及び前記第2エッチングストッパの膜厚は前記窒化膜の膜厚よりも薄い
ことを特徴とする請求項9に記載の半導体装置の製造方法。 - 断面視において、前記アルミニウム金属層は前記シールリングの上面の一部を覆っている
ことを特徴とする請求項9に記載の半導体装置の製造方法。 - 前記エッチングにより、前記第1開口部は前記底面が前記絶縁層を露出するような形状となる
ことを特徴とする請求項9に記載の半導体装置の製造方法。 - 回路形成領域とダイシング領域とを有する半導体基板を準備する工程と、
前記半導体基板上に第1層間絶縁膜を形成する工程と、
前記第1層間絶縁膜内に第1溝を形成してからめっき法により銅金属を前記第1溝内に堆積することにより、前記回路形成領域を取り囲むような前記銅金属を含有するシールリングを形成する工程と、
前記第1層間絶縁膜及び前記シールリング上に絶縁層を形成する工程と、
前記絶縁層上にアルミニウム金属膜を形成する工程と、
前記アルミニウム金属膜をエッチングすることにより、前記シールリングの上面を覆うようなアルミニウム金属層を形成する工程と、
前記アルミニウム金属層上及び前記絶縁層上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に、第1マスクを用いてエッチングすることにより、前記ダイシング領域と前記シールリングとの間に前記パッシベーション膜を貫通するような第1開口部を設ける工程と、
を有し、
前記第1開口部の底面には前記絶縁層が露出し、
上記エッチングに関して、前記絶縁層は前記パッシベーション膜に対してエッチング選択性を有する
ことを特徴とする半導体装置の製造方法。 - 前記半導体基板を準備する工程と前記第1層間絶縁膜を形成する工程との間に、
前記半導体基板上に第2層間絶縁膜を形成する工程と、
前記第2層間絶縁膜内に第2溝を形成してからタングステンを前記第2溝に堆積して前記半導体基板に接続されるタングステンコンタクトを形成する工程と、
を更に有し、
前記タングステンコンタクトは前記シールリングの一部であり、
前記半導体基板と前記第1層間絶縁膜との間に前記第2層間絶縁膜が形成される
ことを特徴とする請求項17に記載の半導体装置の製造方法。 - 前記シールリングを形成する工程は、
第2マスクを用いてエッチングすることにより前記第1溝上に前記第1層間絶縁膜内の第3溝を形成し、前記第1溝と第3溝の内部に前記銅金属を堆積することにより前記シールリングを形成する工程を含む
ことを特徴とする請求項17に記載の半導体装置の製造方法。 - 断面視において、前記アルミニウム金属層は前記シールリングの上面の一部を覆っており、
前記第1開口部は前記シールリングを取り囲むように形成されている
ことを特徴とする請求項17に記載の半導体装置の製造方法。 - 前記パッシベーション膜は窒化膜を含有する
ことを特徴とする請求項17に記載の半導体装置の製造方法。 - 前記第2層間絶縁膜は、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されている
ことを特徴とする請求項18に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295277A JP4926918B2 (ja) | 2007-11-14 | 2007-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295277A JP4926918B2 (ja) | 2007-11-14 | 2007-11-14 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002234387A Division JP4088120B2 (ja) | 2002-08-12 | 2002-08-12 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011022556A Division JP4932944B2 (ja) | 2011-02-04 | 2011-02-04 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008060606A JP2008060606A (ja) | 2008-03-13 |
JP4926918B2 true JP4926918B2 (ja) | 2012-05-09 |
Family
ID=39242910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007295277A Expired - Lifetime JP4926918B2 (ja) | 2007-11-14 | 2007-11-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4926918B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033894A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置 |
JP6342033B2 (ja) * | 2010-06-30 | 2018-06-13 | キヤノン株式会社 | 固体撮像装置 |
JP4932944B2 (ja) * | 2011-02-04 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5879774B2 (ja) * | 2011-06-30 | 2016-03-08 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
JP5968711B2 (ja) * | 2012-07-25 | 2016-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6264211B2 (ja) | 2014-07-10 | 2018-01-24 | 住友電気工業株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2777426B2 (ja) * | 1989-10-16 | 1998-07-16 | 三洋電機株式会社 | 半導体装置の製造方法 |
TW293152B (en) * | 1995-07-28 | 1996-12-11 | Hitachi Ltd | Semiconductor integrated circuit device and fabricating method thereof |
JP2000068269A (ja) * | 1998-08-24 | 2000-03-03 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP4424768B2 (ja) * | 1998-11-10 | 2010-03-03 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
JP3502288B2 (ja) * | 1999-03-19 | 2004-03-02 | 富士通株式会社 | 半導体装置およびその製造方法 |
JP2000277465A (ja) * | 1999-03-26 | 2000-10-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
US6261945B1 (en) * | 2000-02-10 | 2001-07-17 | International Business Machines Corporation | Crackstop and oxygen barrier for low-K dielectric integrated circuits |
JP2001250828A (ja) * | 2000-03-07 | 2001-09-14 | Victor Co Of Japan Ltd | 半導体装置 |
JP4979154B2 (ja) * | 2000-06-07 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2002184777A (ja) * | 2000-12-15 | 2002-06-28 | Toshiba Corp | 半導体装置 |
JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2007
- 2007-11-14 JP JP2007295277A patent/JP4926918B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2008060606A (ja) | 2008-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4088120B2 (ja) | 半導体装置 | |
US11056450B2 (en) | Semiconductor device | |
US7119439B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4699172B2 (ja) | 半導体装置 | |
US20060145347A1 (en) | Semiconductor device and method for fabricating the same | |
JP4434606B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP4926918B2 (ja) | 半導体装置の製造方法 | |
JP2006005011A (ja) | 半導体装置 | |
JP2007019128A (ja) | 半導体装置 | |
JP4603281B2 (ja) | 半導体装置 | |
JP4932944B2 (ja) | 半導体装置およびその製造方法 | |
JP5932079B2 (ja) | 半導体装置 | |
JP5801329B2 (ja) | 半導体装置 | |
JP5214571B2 (ja) | 半導体装置 | |
JP2008016638A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4926918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |