JP2011187816A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置の製造方法において、ヒューズ層を覆う絶縁膜の膜厚を精度良く調整する。
【解決手段】半導体基板１０上にザッピング素子１のヒューズ層１２を形成し、ヒューズ層１２を覆う第１の絶縁膜１３を形成する。第１の絶縁膜１３上にはヒューズ層１２を覆うエッチングストッパー膜１４を形成し、エッチングストッパー膜１４を覆う第２の絶縁膜１６を形成する。他の工程を経た後、第１のエッチング工程として、ヒューズ層１２上で、第２の絶縁膜１６をエッチングストッパー膜１４に対して選択的にエッチングすることにより、エッチングストッパー膜１４の表面を露出させる。次に、第２のエッチング工程として、ヒューズ層１２上で、エッチングストッパー膜１４を第１の絶縁膜１３に対して選択的にエッチングすることにより、第１の絶縁膜１３の表面を露出させる。
【選択図】図４

Description

本発明は、回路定数等の変更を行うために用いられるザッピング素子を含む半導体装置の製造方法に関する。

従来、半導体集積回路の回路定数等の変更（トリミング）を行うためのザッピング素子として、ポリシリコンからなるヒューズ層を備えたザッピング素子が知られている。この種のザッピング素子においては、ヒューズ層に大電流を流すことにより、ヒューズ層を加熱し、ヒューズ層を構成するポリシリコンを部分的に外部に吹き飛ばすことによりヒューズ層を切断する。これにより、ヒューズ層の電流経路が遮断されて回路定数等の変更が行われる。

この場合、ヒューズ層の上層には層間絶縁膜やパッシベーション膜等の各種の絶縁膜が形成されている。しかしながら、これらの絶縁膜の膜厚が厚い場合には、ザッピング時にヒューズ層を構成しているポリシリコンが十分に吹き飛ばず、ヒューズ層上に残存したポリシリコンを介してヒューズ層が再接続されてしまう場合がある。

そこで、ヒューズ層を覆う絶縁膜の膜厚を調整するために、当該絶縁膜のエッチングが行われていた。この種のザッピング素子は、例えば特許文献１に記載されている。

特開２００９−２８３７１４号公報

しかしながら、ヒューズ層を覆う絶縁膜の膜厚には、半導体ウエハの面内、ロット間でばらつきが生じるため、エッチング後に残存する当該絶縁膜の膜厚を精度良く調整することは困難であった。

本発明の半導体装置の製造方法は、半導体基板上にザッピング素子のヒューズ層を形成する工程と、前記ヒューズ層を覆う第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に前記ヒューズ層を覆うエッチングストッパー膜を形成する工程と、前記エッチングストッパー膜を覆う第２の絶縁膜を形成する工程と、前記ヒューズ層上の前記第２の絶縁膜を前記エッチングストッパー膜に対して選択的にエッチングすることにより、前記エッチングストッパー膜の表面を露出させる第１のエッチング工程と、を備えることを特徴とする。

本発明によれば、ヒューズ層を覆う絶縁膜の膜厚を精度良く調整することができる。

本発明の第１の実施形態による半導体装置を説明する平面図である。 本発明の第１の実施形態による半導体装置の形成方法を説明する断面図である。 本発明の第１の実施形態による半導体装置の形成方法を説明する断面図である。 本発明の第１の実施形態による半導体装置の形成方法を説明する断面図である。 本発明の第１の実施形態による半導体装置の形成方法を説明する断面図である。 本発明の第１の実施形態による半導体装置の形成方法を説明する断面図である。 本発明の第２の実施形態による半導体装置の形成方法を説明する断面図である。 本発明の第２の実施形態による半導体装置の形成方法を説明する断面図である。 本発明の第２の実施形態による半導体装置の形成方法を説明する断面図である。 本発明の第３の実施形態による半導体装置の形成方法を説明する断面図である。 本発明の第３の実施形態による半導体装置の形成方法を説明する断面図である。 本発明の第３の実施形態による半導体装置の形成方法を説明する断面図である。

［第１の実施形態］
本発明の第１の実施形態による半導体装置について、図１の平面図を参照して説明する。説明の便宜上、図１では、主要な構成要素のみを図示し、その他の図示は省略している。

図１に示すように、本実施形態による半導体装置は、回路定数等の変更（トリミング）を行うためのザッピング素子１を含む。ザッピング素子１は、例えばポリシリコンからなるヒューズ層１２を備える。ヒューズ層１２の中央部１２Ｍでは、その幅が他の領域よりも小さく形成されている。また、ヒューズ層１２の両端は、電極層１５Ａ、配線２６、及びコンタクトＣＴ１，ＣＴ２を介して、例えば、半導体装置の他の領域に形成されたポリシリコンからなる抵抗層（不図示）と接続されている。この場合、ザッピングの際に大電流がヒューズ層１２に流されると、小さな幅の中央部１２Ｍが集中的に加熱されて溶融する。これにより、抵抗層と接続されたヒューズ層１２の電流経路が遮断されて、半導体装置の回路定数等の変更が行われる。

また、ヒューズ層１２へ水分が浸入するのを防ぐ目的として、ヒューズ層１２を囲んで、第１のシール金属層１５（即ち第１層の金属層、第２のシール金属層１７即ち第２層の金属層、第３のシール金属層１９即ち第３層の金属層が積層して形成されている。各シール金属層は、半導体基板１０上に積層された第１の絶縁膜１３、第２の絶縁膜１６、第３の絶縁膜１８、第１のパッシベーション膜２１の各層間に形成された多層配線層を用いて形成されている。配線２６を第３のシール金属層１９と同層の第３層の金属層で形成する場合、配線２６と第３のシール金属層１９とがショートしないように、第３のシール金属層１９は配線２６の引き出し部で切断されている。

また、ヒューズ層１２の中央部１２Ｍの近傍では、ヒューズ層１２を覆う第１の絶縁膜１３を露出する開口部Ｈ１が設けられている。この開口部Ｈ１の底部において、ヒューズ層１２を覆う第１の絶縁膜１３の膜厚は、ザッピングの際にヒューズ層１２を構成するポリシリコンが外部に吹き飛ばされて、残存しないように、精度良く調整される。

以下に、上述したザッピング素子１を含む半導体装置、即ち、ヒューズ層１２を覆う第１の絶縁膜１３が精度良く調整される半導体装置の製造方法について説明する。図２乃至図６は、この半導体装置の製造方法を説明する断面図であり、各Ａ図では図１のＸ−Ｘ線に沿った断面図を示し、各Ｂ図では、ザッピング素子１と離間して形成されるパッド電極２０の形成領域（図１では不図示）を示している。パッド電極２０は、半導体基板１０の表面に垂直な方向から見ると、例えば第３のシール金属層１９と同層の金属層からなる矩形状のパターンで形成され、その表面は露出されている。

まず、図２（Ａ）に示すように、半導体基板１０上に、例えば４００〜５００ｎｍの膜厚を有したＬＯＣＯＳ膜１１を形成し、そのＬＯＣＯＳ膜１１上にザッピング素子１のヒューズ層１２を形成する。以降の説明では、ヒューズ層１２は、図１のヒューズ層１２の中央部１２Ｍを示すものとする。ヒューズ層１２は、例えば３００〜４００ｎｍの膜厚を有したポリシリコンからなり、例えば、他の不図示の領域に形成されるＭＯＳトランジスタのゲート電極をポリシリコンで形成する際の成膜工程及びパターニング工程により同時に形成される。

半導体基板１０上及びＬＯＣＯＳ膜１１上には、ヒューズ層１２を覆う第１の絶縁膜１３がＬＰＣＶＤ法等により形成される。第１の絶縁膜１３は、例えば、ＢＰＳＧからなる層間絶縁膜であり、例えば、４００〜１０００ｎｍの膜厚を有して形成される。

第１の絶縁膜１３上には、ヒューズ層１２及びその近傍を覆ってエッチングストッパー膜１４が形成される。エッチングストッパー膜１４は、例えば、アルミニウムあるいはアルミニウムを含む金属からなり、例えば、第１の絶縁膜１３の他の領域に形成された第１のシール金属層１５を形成する際の成膜工程及びパターニング工程により同時に形成することができる。この場合、エッチングストッパー膜１４は、第１のシール金属層１５と同じ膜厚、例えば６００ｎｍの膜厚を有している。なお、エッチングストッパー膜１４と第１のシール金属層１５は、上記以外の金属、例えば銅あるいは銅を含む金属からなるものであってもよい。第１のシール金属層１５は、第１の絶縁膜１３を貫通するコンタクトを介して、半導体基板１０と接続されてもよい。

さらに、エッチングストッパー膜１４を覆って第２の絶縁膜１６が形成される。第２の絶縁膜１６は、例えば、ＴＥＯＳ膜、ＳＯＧ膜、ＴＥＯＳ膜がこの順で形成された積層体であり、全体で例えば５００〜６００ｎｍの膜厚を有している。

第２の絶縁膜１６上には、例えば第１のシール金属層１５と同じ材料と膜厚を有した第２のシール金属層１７が形成される。第２のシール金属層１７は、第２の絶縁膜１６を貫通するコンタクトを介して、下層の第１のシール金属層１５と接続されてもよい。次に、第２のシール金属層１７を覆って、例えば第２の絶縁膜１６と同じ材料と膜厚を有した第３の絶縁膜１８が形成される。

第３の絶縁膜１８上には、例えば第１のシール金属層１５と同じ材料により、約２μｍの膜厚を有した第３のシール金属層１９が形成される。第３のシール金属層１９は、第３の絶縁膜１８を貫通するコンタクトを介して、下層の第２のシール金属層１７と接続されてもよい。

一方、パッド電極２０の形成領域では、図２（Ｂ）に示すように、上記と同じ工程でＬＯＣＯＳ膜１１、第１の絶縁膜１３、第１のシール金属層１５、第２の絶縁膜１６、第２のシール金属層１７、第３の絶縁膜１８が形成される。そして、第３の絶縁膜１８には、第３のシール金属層１９と同じ材料及び膜厚を有したパッド電極２０が所定のパターンで形成される。

さらに、図２（Ａ）及び図２（Ｂ）に示すように、第３の絶縁膜１８上に、第３のシール金属層１９及びパッド電極２０を覆って、例えば９００ｎｍの膜厚を有したＴＥＯＳ膜からなる第１のパッシベーション膜２１が形成される。第１のパッシベーション膜２１の全面には、例えば６００ｎｍの膜厚を有したシリコン窒化膜からなる第２のパッシベーション膜２２が形成される。

その後、第２のパッシベーション膜２２上に、エッチングマスクとして、ヒューズ層１２上に開口部を有した不図示のレジスト層を形成する。そして、図３（Ａ）に示すように、第１のエッチング工程として、上記不図示のレジスト層をエッチングマスクとして、ヒューズ層１２上において、第２のパッシベーション膜２２から第２の絶縁膜１６までを、エッチングストッパー膜１４に対して選択的にエッチングすることにより、エッチングストッパー膜１４の表面を露出させる。なお、不図示のレジスト層に覆われたパッド電極２０の形成領域では、図３（Ｂ）に示すように、第１のパッシベーション膜２１と第２のパッシベーション膜２２はエッチングされない。

この第１のエッチング工程に好適なエッチング条件としては、エッチングストッパー膜１４に対する第２の絶縁膜１６のエッチングレートが大きく（例えば１対１０程度に）なるように、例えばＣＨＦ_３とＯ_２の混合ガスを用いたドライエッチングを用いることができる。

次に、図４（Ａ）に示すように、第２のエッチング工程として、上記で形成した不図示のレジスト層をエッチングマスクとして、ヒューズ層１２上のエッチングストッパー膜１４を第１の絶縁膜１３に対して選択的にエッチングすることにより、第１の絶縁膜１３の表面を露出させる。これにより、第２のパッシベーション膜２２から第１の絶縁膜１３の膜厚方向の途中にかけて開口部Ｈ１が形成される。なお、不図示のレジスト層に覆われたパッド電極２０の形成領域では、図４（Ｂ）に示すように、第１のパッシベーション膜２１と第２のパッシベーション膜２２はエッチングされない。

この第２のエッチング工程に好適なエッチング条件としては、第１の絶縁膜１３に対するエッチングストッパー膜１４のエッチングレートが大きく（例えば１対１０程度に）なるように、例えばＢＣｌ_３とＣｌ_２の混合ガスを用いたドライエッチングを用いることができる。

このように、本実施形態によれば、エッチングストッパー膜１４をエッチングストッパーとして、その上層の第２の絶縁膜１６等をエッチング除去している。そのため、第１のエッチング工程後に残存する、ヒューズ層１２を覆う絶縁膜この場合、第１の絶縁膜１３の膜厚を精度良く調整することができる。

また、第２のエッチング工程により、エッチングストッパー膜１４をエッチングしているのは、ザッピング工程によりヒューズ層１２を溶断する時に、エッチングストッパー膜１４の破片によりヒューズ層１２が再接続されるのを防止するためであり、また、ヒューズ層１２を覆う層をより薄くするためである。そのため、第２のエッチング工程後には、ヒューズ層１２上は、第１の絶縁膜１３だけで覆われることになる。

仮に、エッチングストッパー膜１４を形成することなく、第２のパッシベーション膜２２から第１の絶縁膜１３の膜厚方向の途中までをエッチングする場合には、ヒューズ層１２を覆って残存する絶縁膜の膜厚は、第２のパッシベーション膜２２から第１の絶縁膜１３の間でエッチングされる各層のばらつきを反映して、大きくばらつくことになる。

次に、上記レジスト層を除去した後、図５（Ａ）に示すように、第２のパッシベーション膜２２上から開口部Ｈ１の内壁を覆って、例えば５０〜１００ｎｍの膜厚を有したシリコン窒化膜からなる第３のパッシベーション膜２３を形成する。第３のパッシベーション膜２３は、開口部Ｈ１内で、第２のエッチング工程でエッチングされたエッチングストッパー膜１４の側壁１４Ｓを覆うことが好ましい。この場合、後述するザッピング工程においてヒューズ層１２を構成するポリシリコンが吹き飛ばされても、そのポリシリコンが側壁１４Ｓと接続することはない。従って、該側壁１４Ｓとポリシリコンの残渣を介してヒューズ層１２が再接続することはなくなる。また、第３のパッシベーション膜２３には、開口部Ｈ１からの水分の浸入を防止あるいは低減するという効果もある。なお、この第３のパッシベーション膜２３は、パッド電極２０の形成領域にも延在するように形成される。

その後、図５（Ｂ）に示すように、パッド電極２０の形成領域では、第３のパッシベーション膜２３上に、パッド電極２０上で開口部を有した不図示のレジスト層を形成する。そして、このレジスト層をエッチングマスクとして、第１乃至第３のパッシベーション膜２１，２２，２３をエッチングすることにより、パッド電極２０の表面を露出する。このときのエッチング条件は、パッド電極２０に対する第１乃至第３のパッシベーション膜２１，２２，２３のエッチングレートが大きく（例えば１対１０程度に）なるように、例えばＣＨＦ_３とＯ_２の混合ガスを用いたドライエッチングを用いることができる。その後、このレジスト層は除去される。

次に、図６（Ａ）及び図６（Ｂ）に示すように、第３のパッシベーション膜２３上に、開口部Ｈ１近傍とパッド電極２０近傍を開口する所定のパターンを有した保護膜２４を形成する。この保護膜２４は、例えば３０００〜１００００ｎｍの膜厚を有したポリイミド膜である。保護膜２４となるポリイミド膜は、感光性材料であればフォトリソグラフィー工程によって上記所定のパターンに形成され、非感光性材料であれば、成膜工程とエッチングマスクを介したエッチング工程によって上記所定のパターンに形成される。

こうして完成したザッピング素子１のザッピング工程では、ヒューズ層１２に大電流を流すことにより、ヒューズ層１２を加熱して溶融させ、ヒューズ層１２を構成するポリシリコンを部分的に吹き飛ばすことによりヒューズ層１２を切断する。これにより、ヒューズ層１２の電流経路が遮断されて回路定数等の変更が行われる。

このとき、上述したように、開口部Ｈ１の底部では、ヒューズ層１２を覆う絶縁膜、即ち第１の絶縁膜１３は、薄い膜厚となるように精度良く調整されているため、吹き飛ばされたポリシリコンが外部へ放出されやすくなる。即ち、ポリシリコンの残渣を介してヒューズ層１２が再接続することを防止できる。

［第２の実施形態］
本発明の第２の実施形態による半導体装置の製造方法について、図７乃至図９に基づいて説明する。図７乃至図９は、ザッピング素子１を含む半導体装置の製造方法を説明する断面図であり、図１のＡ−Ａ線に沿った断面構成に対応している。なお、パッド電極２０の形成領域については、図２乃至図６のＢ図に示した断面構成と同様である。

図７に示すように、本実施形態では、第１の実施形態におけるアルミニウム等の金属からなるエッチングストッパー膜１４の替わりに、ヒューズ層１２及びその近傍を覆って、ポリシリコンからなるエッチングストッパー膜３４を、例えば１５０〜３００ｎｍの膜厚で形成する。ポリシリコンからなるエッチングストッパー膜３４は、ヒューズ層１２を覆う絶縁膜３０を形成した後に、半導体装置の他の領域に形成されるポリシリコン抵抗層（不図示）と同じ工程で形成することができる。絶縁膜３０は、例えば、ＭＯＳトランジスタのソース／ドレインの形成のためのイオン注入に対するバッファ膜を形成する工程を利用して形成することができる。この場合、絶縁膜３０の膜厚は、例えば２０〜３０ｎｍである。

その後、さらにエッチングストッパー膜３４を覆って、第１の絶縁膜１３例えば、ＢＰＳＧ膜が形成される。第２の絶縁膜１６から第２のパッシベーション膜２２までの各層の形成工程は第１の実施形態と同様である。

そして、図８に示すように、まず、第１のエッチング工程として、不図示のレジスト層をエッチングマスクとして、ヒューズ層１２上において、第２のパッシベーション膜２２から、エッチングストッパー膜３４上の第１の絶縁膜１３までを、エッチングストッパー膜３４に対して選択的にエッチングすることにより、エッチングストッパー膜３４の表面を露出させる。なお、パッド電極２０の形成領域では、図３（Ｂ）と同様に、第１のパッシベーション膜２１と第２のパッシベーション膜２２はエッチングされない。

この第１のエッチング工程に好適なエッチング条件としては、エッチングストッパー膜３４に対する第１の絶縁膜１３のエッチングレートが大きく（例えば１対１０程度に）なるように、例えばＣＨＦ_３とＯ_２の混合ガスを用いたドライエッチングを用いることができる。

次に、第２のエッチング工程として、上記不図示のレジスト層をエッチングマスクとして、ヒューズ層１２上において、エッチングストッパー膜３４を、その下層の絶縁膜３０に対して選択的にエッチングすることにより、エッチングストッパー膜３４の下層の絶縁膜３０の表面を露出させる。これにより、第２のパッシベーション膜２２から絶縁膜３０の表面にかけて開口部Ｈ２が形成される。なお、パッド電極２０の形成領域では、図４（Ｂ）と同様に、第１のパッシベーション膜２１と第２のパッシベーション膜２２はエッチングされない。

この第２のエッチング工程に好適なエッチング条件としては、絶縁膜３０に対するエッチングストッパー膜３４のエッチングレートが大きく（例えば１対５０程度に）なるように、例えばＣＦ_４とＯ_２の混合ガスを用いたドライエッチングを用いることができる。

このように、本実施形態によれば、エッチングストッパー膜３４をエッチングストッパーとして、その上層の第２の絶縁膜１６等をエッチング除去している。そのため、第１のエッチング工程後に残存する、ヒューズ層１２を覆う絶縁膜この場合、絶縁膜３０の膜厚を精度良く調整することができる。

また、第２のエッチング工程により、エッチングストッパー膜３４をエッチングしているのは、ザッピング工程によりヒューズ層１２を溶断する時に、エッチングストッパー膜３４の破片によりヒューズ層１２が再接続されるのを防止するためである。

なお、本実施形態によれば、ヒューズ層１２上の絶縁膜３０及びエッチングストッパー膜３４の膜厚全体を、第１の実施形態におけるヒューズ層１２上の第１の絶縁膜１３の膜厚と同等にすることが可能である。その場合には、上述のようなヒューズ層１２の再接続のおそれがない限り、エッチングストッパー膜３４をエッチングする第２のエッチング工程を省略しても良い。

次に、上記レジスト層を除去した後、図９に示すように、第１の実施形態と同様に、第２のパッシベーション膜２２上から開口部Ｈ２の内壁を覆って、シリコン窒化膜からなる第３のパッシベーション膜２３を形成することが好ましい。この場合、第３のパッシベーション膜２３は、前述の理由により、開口部Ｈ２内で、第２のエッチング工程でエッチングされたエッチングストッパー膜３４の側壁３４Ｓを覆うことが好ましい。また、第３のパッシベーション膜２３には、開口部Ｈ２からの水分の浸入を防止あるいは低減するという効果もある。

その後、パッド電極２０の形成領域において、第１の実施形態の図５（Ｂ）と同様に、第３のパッシベーション膜２３上に、パッド電極２０上で開口部を有した不図示のレジスト層を形成する。そして、このレジスト層をエッチングマスクとして、第１乃至第３のパッシベーション膜２１，２２，２３をエッチングすることにより、パッド電極２０の表面を露出する。その後、このレジスト層は除去される。

次に、第１の実施形態と同様に、第３のパッシベーション膜２３上に、開口部Ｈ２近傍とパッド電極２０近傍で開口する所定のパターンを有した保護膜２４を形成する。この保護膜２４は、例えばポリイミド膜である。

こうして完成したザッピング素子１においても、上述したように、開口部Ｈ２の底部では、ヒューズ層１２を覆う絶縁膜、即ち絶縁膜３０は、薄い膜厚となるように精度良く調整されている。そのため、ザッピング工程において吹き飛ばされたポリシリ
コンが外部へ放出されやすくなる。即ち、ポリシリコンの残渣を介してヒューズ層１２が再接続することを防止できる。

［第３の実施形態］
本発明の第３の実施形態による半導体装置の製造方法について、図１０乃至図１２に基づいて説明する。図１０乃至図１２は、ザッピング素子１を含む半導体装置の製造方法を説明する断面図であり、各Ａ図では図１のＡ−Ａ線に沿った断面図を示し、各Ｂ図ではパッド電極の形成領域（図１では不図示）を示している。

図１０（Ａ）に示すように、本実施形態では、第１の実施形態におけるアルミニウム等の金属からなるエッチングストッパー膜１４の替わりに、ヒューズ層１２及びその近傍を覆って、シリコン窒化膜からなるエッチングストッパー膜４４を形成する。シリコン窒化膜からなるエッチングストッパー膜４４は、ヒューズ層１２上に水分が浸入することを防ぐバリア層も兼ねており、例えば２０〜５０ｎｍの膜厚を有している。

このエッチングストッパー膜４４は、ヒューズ層１２を覆う絶縁膜３０を形成した後に形成される。その際、エッチングストッパー膜４４を構成するものと同じシリコン窒化膜は、水分の浸入を防ぐバリア層として、半導体装置の他の領域、例えばＭＯＳトランジスタのゲート電極等を覆って形成されてもよい（不図示）。この場合、エッチングストッパー膜４４を構成するシリコン窒化膜は、半導体装置の他の領域を覆うバリア層の形成工程を用いて形成できるので、工程数を削減することができる。

絶縁膜３０は、例えば、ＭＯＳトランジスタのソース／ドレインの形成のためのイオン注入に対するバッファ膜を形成する工程を利用して形成することができる。この場合、絶縁膜３０の膜厚は、例えば２０〜３０ｎｍである。

その後、さらにエッチングストッパー膜４４を覆って、第１の絶縁膜１３例えば、ＢＰＳＧ膜が形成される。第２の絶縁膜１６から第２のパッシベーション膜２２までの各層の形成工程は第１の実施形態と同様である。

次に、第２のパッシベーション膜２２を覆って、例えば３０００〜１００００ｎｍの膜厚を有したポリイミド膜である保護膜２４が形成される。なお、図１０（Ｂ）に示すように、保護膜２４は、パッド電極２０の形成領域も覆って形成される。

そして、図１１（Ａ）及び図１１（Ｂ）に示すように、第１のエッチング工程として、不図示のレジスト層をエッチングマスクとして、ヒューズ層１２上において、保護膜２４から第２の絶縁膜１６または第１の絶縁膜１３の膜厚方向の途中までをエッチングする。つまり、第１のエッチング工程では、エッチングストッパー膜４４が露出されない範囲でエッチング量を極力大きくするため、エッチングのばらつきに応じて、第２の絶縁膜１６または第１の絶縁膜１３の膜厚方向の途中でエッチングが止まる。これにより、保護膜２４から第２の絶縁膜１６または第１の絶縁膜１３の膜厚方向の途中にかけて開口部Ｈ３が形成される。開口部Ｈ３の底部では、第２の絶縁膜１６または第１の絶縁膜１３が露出される。なお、図の例では、説明の便宜上、開口部Ｈ３の底部では第２の絶縁膜１６のみが露出された場合を示している。以下の説明でも同様である。

これと同時に、パッド電極２０の形成領域では、パッド電極２０上の保護膜２４から第１のパッシベーション膜２１までをエッチングする。これにより、パッド電極２０の表面が露出される。

この第１のエッチング工程に好適なエッチング条件としては、例えばＣＨＦ_３とＯ_２の混合ガスを用いたドライエッチングを用いることができる。

次に、図１２（Ａ）及び図１２（Ｂ）に示すように、保護膜２４上から開口部Ｈ３内に延在すると共に、開口部Ｈ３の底部でヒューズ層１２上の第２の絶縁膜１６または第１の絶縁膜１３を露出するレジスト層２５を形成する。レジスト層２５は、パッド電極２０の形成領域も覆って形成される。

次に、第２のエッチング工程として、レジスト層２５をエッチングマスクとして、エッチングストッパー膜４４上の第２の絶縁膜１６及び第１の絶縁膜１３を、エッチングストッパー膜４４に対して選択的にエッチングする。これにより、エッチングストッパー膜４４の表面が露出される。その後、レジスト層２５は除去される。

この第２のエッチング工程に好適なエッチング条件としては、シリコン窒化膜からなるエッチングストッパー膜４４に対する第１の絶縁膜１３及び第２の絶縁膜１６のエッチングレートが大きく（例えば１対５０程度に）なるように、例えばフッ酸を含むエッチング溶液を用いたウェットエッチングが行われる。

このように、本実施形態によれば、エッチングストッパー膜４４をエッチングストッパーとして、その上層の第２の絶縁膜１６等をエッチング除去している。そのため、第２のエッチング工程後に残存する、ヒューズ層１２を覆う絶縁膜（即ちエッチングストッパー膜４４及び絶縁膜３０の膜厚を精度良く調整することができる。この場合、エッチングストッパー膜４４は、絶縁膜であり、ザッピング工程においてヒューズ層１２を再接続するおそれはないので、除去する必要はない。

また、エッチングストッパー膜４４はシリコン窒化膜からなることから、水分の浸入を防止する効果もある。そのため、水分の浸入を防ぐ新たなパッシベーション膜（例えば第１及び第２の実施形態における第３のパッシベーション膜２３）を形成する必要がなくなり、工程数を削減することができる。また、第１及び第２の実施形態では、保護膜２４と第１乃至第３のパッシベーション膜２１，２２，２３をパターニングするには複数のマスク（不図示のレジスト層からなるエッチングマスク）が必要であるのに対して、本実施形態によれば、保護膜２４と第１及び第２のパッシベーション膜２１，２２は、１つのマスクを用いてパターニングできる。

こうして、本実施形態のザッピング素子１においても、開口部Ｈ３の底部では、ヒューズ層１２を覆う絶縁膜、即ち絶縁膜３０及びシリコン窒化膜からなるエッチングストッパー膜４４は、薄い膜厚となるように精度良く調整される。これにより、ザッピング工程において吹き飛ばされたポリシリコンが外部へ放出されやすくなるため、ポリシリコンの残渣を介してヒューズ層１２が再接続することを防止できる。

なお、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で変更が可能なことは言うまでもない。例えば、上記各実施形態では、ザッピング素子１のヒューズ層１２は、ポリシリコンからなるものとしたが、本発明はこれに限定されず、上記以外の材料によってヒューズ層１２を形成する場合にも適用される。例えば、ヒューズ層１２は、ポリシリコンとタングステンの化合物、あるいは銅からなる金属層によって形成されてもよい。

１ ザッピング素子 １０ 半導体基板
１１ ＬＯＣＯＳ膜 １２ ヒューズ層
１３ 第１の絶縁膜
１４，３４，４４ エッチングストッパー膜
１５ 第１のシール金属層 １６ 第２の絶縁膜
１７ 第２のシール金属層 １８ 第３の絶縁膜
１９ 第３のシール金属層 ２０ パッド電極
２１ 第１のパッシベーション膜 ２２ 第２のパッシベーション膜
２３ 第３のパッシベーション膜 ２４ 保護膜
２５ レジスト層 Ｈ１〜Ｈ３ 開口部
３０ 絶縁膜

Claims (10)

1. 半導体基板上にザッピング素子のヒューズ層を形成する工程と、
   前記ヒューズ層を覆う第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜上に前記ヒューズ層を覆うエッチングストッパー膜を形成する工程と、
   前記エッチングストッパー膜を覆う第２の絶縁膜を形成する工程と、
   前記ヒューズ層上の前記第２の絶縁膜を前記エッチングストッパー膜に対して選択的にエッチングすることにより、前記エッチングストッパー膜の表面を露出させる第１のエッチング工程と、を備えることを特徴とする半導体装置の製造方法。
2. 前記ヒューズ層上の前記エッチングストッパー膜を前記第１の絶縁膜に対して選択的にエッチングすることにより前記第１の絶縁膜の表面を露出させる第２のエッチング工程を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第２のエッチング工程により露出された前記エッチングストッパー膜の側壁を覆うパッシベーション膜を形成する工程を備えることを特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記エッチングストッパー膜は、金属からなることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
5. 前記エッチングストッパー膜は、ポリシリコンからなることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
6. 前記第１のエッチング工程が行われた後に、前記ヒューズ層を加熱により切断する工程を備える請求項１乃至５のいずれかに記載の半導体装置の製造方法。
7. 半導体基板上にザッピング素子のヒューズ層を形成する工程と、
   前記ヒューズ層を覆う第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜上に前記ヒューズ層を覆うエッチングストッパー膜を形成する工程と、
   前記エッチングストッパー膜を覆う第２の絶縁膜を形成する工程と、
   前記ヒューズ層上の前記第２の絶縁膜をその膜厚の途中までエッチングする第１のエッチング工程と、
   前記ヒューズ層上の前記第２の絶縁膜を前記エッチングストッパー膜に対して選択的にエッチングすることにより前記エッチングストッパー膜を露出させる第２のエッチング工程と、を備えることを特徴とする半導体装置の製造方法。
8. 前記エッチングストッパー膜は窒化シリコンからなることを特徴とする請求項７に記載の半導体装置の製造方法。
9. 前記第１のエッチング工程はドライエッチング工程であり、前記第２のエッチング工程はウェットエッチング工程であることを特徴とする請求項７又は８に記載の半導体装置の製造方法。
10. 前記第２のエッチング工程が行われた後に、前記ヒューズ層を加熱により切断する工程を備える請求項７乃至９のいずれかに記載の半導体装置の製造方法。

Images