JP2006156960A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006156960A JP2006156960A JP2005287792A JP2005287792A JP2006156960A JP 2006156960 A JP2006156960 A JP 2006156960A JP 2005287792 A JP2005287792 A JP 2005287792A JP 2005287792 A JP2005287792 A JP 2005287792A JP 2006156960 A JP2006156960 A JP 2006156960A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- semiconductor device
- insulating film
- film
- type well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置のSi基板120上には、フィールド酸化膜101が設けられている。フィールド酸化膜101上には、2本のヒューズ104が設けられている。Si基板120のうちヒューズ104の直下には、n型ウェル102が設けられている。n型ウェル102は、Si基板120のうちヒューズ104の直下の領域を囲む姿態にp型ウェル103が設けられている。Si基板120およびフィールド酸化膜101の上部には、絶縁膜105およびカバー絶縁膜108が設けられている。絶縁膜105およびカバー絶縁膜108には、ヒューズ104を囲むように、コンタクト106および配線107からなるシールリングが埋設されている。
【選択図】 図1
Description
半導体基板と、
前記半導体基板上に設けられている絶縁層と、
前記絶縁層上に設けられているヒューズと、
前記半導体基板のうち前記ヒューズ直下に設けられているn型ウェルと、
を備えることを特徴とする半導体装置が提供される。
半導体基板と、
前記半導体基板上に設けられている絶縁層と、
前記絶縁層上に設けられているヒューズと、
前記半導体基板のうち前記ヒューズ直下の領域を囲む姿態に設けられているp型ウェルと、
を備えることを特徴とする半導体装置が提供される。
図1は、本実施形態に用いるレーザトリミングヒューズの構成を説明するための断面図である。
p型ウェル103の不純物濃度は、Si基板120のp型の他の領域の不純物濃度よりも濃くなっている。
なお、本実施形態では、半導体基板として、p型の基板を採用したが、これに限らず、半導体基板として、n型の基板(たとえば、n型のSi基板)を使用してもよい。
半導体基板として、n型の半導体基板を使用する場合には、n型ウェルは、半導体基板のn型の他の領域よりも不純物濃度を高くすればよい。
すなわち、絶縁膜105は、保護絶縁膜および上部絶縁膜の一部として機能する。
また、絶縁膜105上には、カバー絶縁膜108(上部絶縁膜の一部)が設けられている。カバー絶縁膜108は、ヒューズ104を囲むように、設けられている。本発明における上部絶縁膜は、カバー絶縁膜108および、絶縁膜105の一部で構成されることとなる。
このカバー絶縁膜108には、ヒューズ104を囲むように、配線107が埋設され、コンタクト106と、配線107とで、シールリングが構成される。p型ウェル103は、シールリングの下面に接するように構成されている。
ヒューズ104の直上には、カバー絶縁膜108および絶縁膜105の一部は除去されて、ヒューズ開口部が形成されている。なお、絶縁膜105としては、例えば酸化膜、窒化膜、酸窒化膜などを成膜することができる。特に窒化膜、酸窒化膜は、膜質が緻密であるため絶縁膜105として高い機能を持つ。
実施形態に係る半導体装置は、ポリシリコン膜からなる2本のヒューズ104を備えている。本実施形態におけるヒューズ104は、レーザ照射により中央部の細線部を溶断し、両端部に接続する配線同士を断線するための構造を意味する。このため、ヒューズは、レーザを吸収しやすく、優れた導電性を有するポリシリコン膜、Ta、TaN、タングステンまたはタングステンシリサイド等などの高融点金属膜などにより構成されている。
Si基板120上にフィールド酸化膜101を形成する。
次に、フィールド酸化膜101の下部に、フォトリソグラフィーによってパターンニングしたフォトレジスト(不図示)をマスク(不図示)とし、イオン注入によりn型ウェル102を形成する。次に、n型ウェル102と同様の手法により、n型ウェル102を取り囲むようにp型ウェル103を形成する。
その後、フィールド酸化膜101上に、ポリシリコン膜を成膜し、フォトリソグラフィーおよびエッチングによりポリシリコン膜を所望の形にパターンニングして、ポリシリコン膜からなるヒューズ104を形成する。
さらに、ヒューズ104を覆うように、絶縁膜105を形成する。
次に、絶縁膜105に、ヒューズ104を取り囲む(平面視における環状の)溝部を形成する。この溝部内にコンタクト106を形成するとともに、コンタクト106上に配線107を形成する。
その後、絶縁膜105上に配線107を覆うように、カバー絶縁膜108を形成する。
次に、カバー絶縁膜108および絶縁膜105の一部(ヒューズ104の上方部分)をドライエッチングで除去する。これにより、ヒューズ104の上にレーザトリミング開口部110が形成される。
本実施形態に係る半導体装置は、信頼性に優れる半導体装置である。すなわち、本実施形態に係る半導体装置は、レーザトリミング用のヒューズ104を備えており、ヒューズトリミング後のヒューズ104の除去された箇所から浸出し得る正に帯電する水分、金属イオン、有機物などを、負に帯電するn型ウェル102により捕獲することができる。
より詳細に説明すると、ヒューズ104を溶断する際に、損傷を受けたフィールド酸化膜101から、水分等が入り込みSi基板120中に浸入することがある。
また、一般に、半導体回路は、エポキシ等の熱硬化性樹脂により封入され、型形成および熱処理を施して外部環境から保護される。熱硬化性樹脂には若干の水分、金属イオン、有機物が含まれているため、熱硬化性樹脂からの水分、金属イオン、有機物は、ヒューズ104の除去された箇所に到達し、Si基板120中に浸入する。
本実施形態では、Si基板120中に浸入した水分、金属イオン、有機物を、負に帯電するn型ウェル102により捕獲することができる。
さらに、カバー絶縁膜108、絶縁膜105にシールリング113が埋設されているため、水分、金属イオン、有機物などがカバー絶縁膜108、絶縁膜105を通過して、ヒューズ104の周囲に設けられている回路素子領域に浸出することを抑制することができる。
本実施形態に係る半導体装置の構成は、実施形態1に係る半導体装置の構成と基本的に同様であるが、本実施形態に係る半導体装置では、後述するように2段のコンタクトおよび2段の配線からなるシールリングを用いる点で実施形態1とは構成が一部異なる。
図3は、本実施形態に係る半導体装置の製造方法をその製造工程の順に説明するための工程断面図である。まず、図3(A)に示すように、Si基板220上にデバイス素子の電気的絶縁分離の目的で形成するフィールド酸化膜201をヒューズ素子部に形成する。
このフィールド酸化膜201は、回路素子領域を区画する他のフィールド酸化膜と同一の工程で成膜することが可能である。
なお、n型ウェル202、p型ウェル203は、回路素子領域に形成されるn型ウェル、p型ウェルと同一の工程で形成することが可能である。
また、ヒューズ204の外周に、Ti等のバリアメタル膜と、バリアメタル膜内に設けられるタングステン膜とで構成されるコンタクトプラグ206を配置することで第1の配線207より下からの上記水分、金属イオン、有機物などの浸出を抑制することができる。このため、p型ウェル203の外部に回路素子などを配置しておけば、回路素子の機能の低下を抑制できる。よって、この構成によれば、信頼性に優れる半導体装置が得られる。
なお、Si基板220は、一般に接地電位である。
このように、レーザ照射によって、ヒューズを溶断する場合、本発明は特に効果を発揮する。
本実施形態に係る半導体装置は、製造安定性に優れている。すなわち、本実施形態に係る半導体装置の構成によれば、特に、動作環境が厳しくかつ不良発生率が1ppm以下を要求される車載向けなどの高品質な半導体デバイスにレーザトリミングヒューズ素子を搭載することができる。本構造では、Si基板220上のフィールド酸化膜201上にヒューズ204を設けており、基本的なCMOSトランジスタの製造工程との取り合わせに優れている。そのため、基本的なCMOSトランジスタの製造工程に付加される製造工程は無いまま、ヒューズ204を形成することができ、高品質な半導体デバイスの付加価値をさらに高めることができる。それ故、多様な構成からなる半導体デバイスにも容易に適用でき、市場不良の低減や歩留りの改善などの半導体デバイスの製造安定性が向上する。
以下、本実施形態と参考例とを対比して説明することにより、本実施形態の作用効果をより明確にするため、参考例について説明する。
なお、本参考例においては、ヒューズの下のSi基板にはウェルは設けられていない。
また、図10においては、ヒューズ704の下部のフィールド酸化膜701も損傷しており、ヒューズ704の下部のフィールド酸化膜701は除去されている。
また、図10に示すように、ヒューズ704の下部のフィールド酸化膜701が完全に除去されてしまうような場合には、熱硬化性樹脂からの水分、金属イオン、有機物は、よりSi基板中に浸入しやすくなる。
本参考例では、除去されるヒューズ704の下方には、ウェルが設けられていないため、Si基板がp型基板の場合、Si基板に浸入した水分、金属イオン、有機物などを捕獲することができない。また、Si基板がn型基板の場合であっても、ウェルが形成されておらず、基板が一様な電位となっているので、Si基板に浸入した水分、金属イオン、有機物などを捕獲することができない。そのため、水分、金属イオン、有機物などが回路素子領域に到達しやすくなる。水分、金属イオン、有機物などの浸入は半導体装置の誤作動の原因となり、半導体装置の信頼性が低下する。
さらに、前記各実施形態では、Si基板中に、n型ウェル、p型ウェルの双方が形成されていたが、いずれか一方のウェルのみが形成されていてもよい。
12 ヒューズ
16 第1の金属配線
17 第1の絶縁膜
18 SOG膜
19 2の絶縁膜
20a、20b 領域
20t スルーホール開口
21a 金属側壁部
22 第2の配線
23 パッシベーション膜
25 カバー開口
101 フィールド酸化膜
102 n型ウェル
103 p型ウェル
104 ヒューズ
105 絶縁膜
106 コンタクト
107 配線
108 カバー絶縁膜
110 ヒューズ開口部
112 端部
113 シールリング
116 銅配線
120 Si基板
201 フィールド酸化膜
202 n型ウェル
203 p型ウェル
204 ヒューズ
205 層間絶縁膜
206 コンタクトプラグ
207 第1の配線
208 絶縁酸化膜
209 第1のVia
210 開口部
211 第2の配線
212 絶縁酸化膜
213 絶縁酸化膜
220 Si基板
701 フィールド酸化膜
704 ヒューズ
705 保護酸化膜
710 開口部
715 損傷部分
720 Si基板
Claims (12)
- 半導体基板と、
前記半導体基板上に設けられている絶縁層と、
前記絶縁層上に設けられているヒューズと、
前記半導体基板のうち前記ヒューズ直下に設けられているn型ウェルと、
を備えることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記n型ウェルは、前記絶縁層の下面に接することを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記半導体基板および前記絶縁層の上部に設けられている上部絶縁膜と、
前記ヒューズを囲むように、前記上部絶縁膜に埋設されているシールリングと、
をさらに備えることを特徴とする半導体装置。 - 請求項1乃至3いずれかに記載の半導体装置において、
前記半導体基板のうち前記ヒューズ直下の領域を囲む姿態に設けられているp型ウェルをさらに備えることを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
前記半導体基板および前記絶縁層の上部に設けられている上部絶縁膜と、
前記ヒューズを囲むように、前記上部絶縁膜に埋設されているシールリングとを備え、
前記p型ウェルは、前記シールリングの下面に接することを特徴とする半導体装置。 - 請求項1乃至5いずれかに記載の半導体装置において、
前記絶縁層は、前記半導体基板の素子形成面側に埋設された素子分離膜であることを特徴とする半導体装置。 - 請求項1乃至6いずれかに記載の半導体装置において、
前記ヒューズの上面を覆うように設けられている保護絶縁膜をさらに備えることを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に設けられている絶縁層と、
前記絶縁層上に設けられているヒューズと、
前記半導体基板のうち前記ヒューズ直下の領域を囲む姿態に設けられているp型ウェルと、
を備えることを特徴とする半導体装置。 - 請求項8に記載の半導体装置において、
前記半導体基板および前記絶縁層の上部に設けられている上部絶縁膜と、
前記ヒューズを囲むように、前記上部絶縁膜に埋設されているシールリングと、
をさらに備えることを特徴とする半導体装置。 - 請求項9に記載の半導体装置において、
前記p型ウェルは、前記シールリングの下面に接することを特徴とする半導体装置。 - 請求項8乃至10いずれかに記載の半導体装置において、
前記絶縁層は、前記半導体基板の素子形成面側に埋設された素子分離膜であることを特徴とする半導体装置。 - 請求項8乃至11いずれかに記載の半導体装置において、
前記ヒューズの上面を覆うように設けられている保護絶縁膜をさらに備えることを特徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005287792A JP2006156960A (ja) | 2004-10-26 | 2005-09-30 | 半導体装置 |
US11/244,161 US8729663B2 (en) | 2004-10-26 | 2005-10-06 | Semiconductor device |
TW094135666A TWI297528B (en) | 2004-10-26 | 2005-10-13 | Semiconductor device |
KR1020050100861A KR100767037B1 (ko) | 2004-10-26 | 2005-10-25 | 반도체장치 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004311284 | 2004-10-26 | ||
JP2005287792A JP2006156960A (ja) | 2004-10-26 | 2005-09-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006156960A true JP2006156960A (ja) | 2006-06-15 |
Family
ID=36205445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005287792A Pending JP2006156960A (ja) | 2004-10-26 | 2005-09-30 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8729663B2 (ja) |
JP (1) | JP2006156960A (ja) |
KR (1) | KR100767037B1 (ja) |
TW (1) | TWI297528B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033894A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置 |
US9754877B2 (en) | 2015-08-26 | 2017-09-05 | Renesas Electronics Corporation | Semiconductor device |
JP2019033190A (ja) * | 2017-08-09 | 2019-02-28 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP2020191467A (ja) * | 2010-06-30 | 2020-11-26 | キヤノン株式会社 | 固体撮像装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7615841B2 (en) * | 2005-05-02 | 2009-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Design structure for coupling noise prevention |
JP5981260B2 (ja) * | 2011-09-30 | 2016-08-31 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
US11355433B2 (en) * | 2019-10-02 | 2022-06-07 | Semiconductor Components Industries, Llc | Semiconductor fuse structure and method of manufacturing a semiconductor fuse structure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6480037A (en) * | 1987-09-19 | 1989-03-24 | Hitachi Ltd | Semiconductor integrated circuit device |
JPH0563091A (ja) * | 1991-09-04 | 1993-03-12 | Fujitsu Ltd | 半導体装置 |
JPH11233722A (ja) * | 1998-02-12 | 1999-08-27 | Nec Ic Microcomput Syst Ltd | ヒューズ装置およびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0076967B1 (en) * | 1981-10-09 | 1987-08-12 | Kabushiki Kaisha Toshiba | Semiconductor device having a fuse element |
JPH06204340A (ja) | 1993-01-06 | 1994-07-22 | Rohm Co Ltd | 半導体装置のトリミング用ヒューズ構造 |
US5976943A (en) * | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
JP3147149B2 (ja) | 1997-02-07 | 2001-03-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3237110B2 (ja) * | 1998-03-24 | 2001-12-10 | 日本電気株式会社 | 半導体装置 |
US6100118A (en) * | 1998-06-11 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication of metal fuse design for redundancy technology having a guard ring |
US6323534B1 (en) | 1999-04-16 | 2001-11-27 | Micron Technology, Inc. | Fuse for use in a semiconductor device |
US6319758B1 (en) * | 1999-06-10 | 2001-11-20 | Taiwan Semiconductor Manufacturing Company | Redundancy structure in self-aligned contact process |
US6879023B1 (en) * | 2000-03-22 | 2005-04-12 | Broadcom Corporation | Seal ring for integrated circuits |
US6735755B2 (en) * | 2000-03-27 | 2004-05-11 | Jeng-Jye Shau | Cost saving methods using pre-defined integrated circuit modules |
TWI246767B (en) * | 2003-10-24 | 2006-01-01 | Yamaha Corp | Semiconductor device with capacitor and fuse and its manufacture method |
-
2005
- 2005-09-30 JP JP2005287792A patent/JP2006156960A/ja active Pending
- 2005-10-06 US US11/244,161 patent/US8729663B2/en active Active
- 2005-10-13 TW TW094135666A patent/TWI297528B/zh active
- 2005-10-25 KR KR1020050100861A patent/KR100767037B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6480037A (en) * | 1987-09-19 | 1989-03-24 | Hitachi Ltd | Semiconductor integrated circuit device |
JPH0563091A (ja) * | 1991-09-04 | 1993-03-12 | Fujitsu Ltd | 半導体装置 |
JPH11233722A (ja) * | 1998-02-12 | 1999-08-27 | Nec Ic Microcomput Syst Ltd | ヒューズ装置およびその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033894A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置 |
US9972650B2 (en) | 2010-06-30 | 2018-05-15 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members |
US10847558B2 (en) | 2010-06-30 | 2020-11-24 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members |
JP2020191467A (ja) * | 2010-06-30 | 2020-11-26 | キヤノン株式会社 | 固体撮像装置 |
JP2022132369A (ja) * | 2010-06-30 | 2022-09-08 | キヤノン株式会社 | 固体撮像装置 |
US9754877B2 (en) | 2015-08-26 | 2017-09-05 | Renesas Electronics Corporation | Semiconductor device |
US10181440B2 (en) | 2015-08-26 | 2019-01-15 | Renesas Electronics Corporation | Semiconductor device |
JP2019033190A (ja) * | 2017-08-09 | 2019-02-28 | 富士電機株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060087002A1 (en) | 2006-04-27 |
US8729663B2 (en) | 2014-05-20 |
TW200623328A (en) | 2006-07-01 |
KR100767037B1 (ko) | 2007-10-15 |
KR20060049348A (ko) | 2006-05-18 |
TWI297528B (en) | 2008-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9659886B2 (en) | Method of fabricating semiconductor device having voids between top metal layers of metal interconnects | |
JP4118029B2 (ja) | 半導体集積回路装置とその製造方法 | |
US20210272933A1 (en) | Semiconductor device, manufacturing method for semiconductor device, and electronic device | |
US7932602B2 (en) | Metal sealed wafer level CSP | |
US8492286B2 (en) | Method of forming E-fuse in replacement metal gate manufacturing process | |
JP2009123734A (ja) | 半導体装置及びその製造方法 | |
JP2004297022A (ja) | 半導体装置及びその製造方法 | |
JP2006156960A (ja) | 半導体装置 | |
US8324708B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
JP2002289689A (ja) | 半導体集積回路装置とその製造方法 | |
US9153588B2 (en) | Semiconductor device and a method for manufacturing a semiconductor device | |
JP3584928B2 (ja) | 半導体装置 | |
JP2009021319A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
TW201347185A (zh) | 半導體裝置及半導體裝置之製造方法 | |
CN107305872B (zh) | 防止集成电路内的线间多孔电介质过早击穿的保护 | |
CN100508181C (zh) | 半导体器件 | |
JP4094713B2 (ja) | 集積化電子装置を封止するための端部構成体の製造方法及び対応する装置 | |
JP6160360B2 (ja) | 電子デバイス及びその製造方法 | |
JP6150997B2 (ja) | 半導体集積回路装置 | |
US7566594B2 (en) | Fabricating method of semiconductor device | |
KR100734251B1 (ko) | 반도체 소자의 퓨즈라인 개구부 형성방법 | |
US11084713B2 (en) | Bypass structure | |
JP2007299939A (ja) | 半導体装置 | |
KR100866687B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
JP2007214284A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110816 |