JP2004297022A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004297022A JP2004297022A JP2003113412A JP2003113412A JP2004297022A JP 2004297022 A JP2004297022 A JP 2004297022A JP 2003113412 A JP2003113412 A JP 2003113412A JP 2003113412 A JP2003113412 A JP 2003113412A JP 2004297022 A JP2004297022 A JP 2004297022A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- semiconductor device
- insulating film
- wiring
- seal ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】回路形成部を囲むシールリングを設けた構成において、十分に耐湿性を向上させ、あるいは、シールリングに誘導電流が発生しないように構成する。
【解決手段】開示される半導体装置は、回路形成部１８を囲むように半導体チップ１の外周に沿って、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ電気的に接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成る第１〜第３のシールリング２１〜２３が相互に絶縁されて設けられている。あるいは、３本のシールリング２１〜２３の長さ方向の一部にそれぞれスリット２１Ａ〜２３Ａが形成され、３本のシールリング２１〜２３の各スリット２１Ａ〜２３Ａの長さ方向の形成位置が少なくとも隣接するシールリング同士ではずれている。
【選択図】 図１
【解決手段】開示される半導体装置は、回路形成部１８を囲むように半導体チップ１の外周に沿って、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ電気的に接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成る第１〜第３のシールリング２１〜２３が相互に絶縁されて設けられている。あるいは、３本のシールリング２１〜２３の長さ方向の一部にそれぞれスリット２１Ａ〜２３Ａが形成され、３本のシールリング２１〜２３の各スリット２１Ａ〜２３Ａの長さ方向の形成位置が少なくとも隣接するシールリング同士ではずれている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に係り、詳しくは、半導体基板からダイシングにより分離された半導体チップのダイシング面からの水分、湿気等の浸入を防止するシールリングを設けた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の代表として知られているマイクロプロセッサやメモリ等のＬＳＩ（大規模集積回路）は、集積度の向上につれて個々の素子の寸法は益々微細化されてきており、これに伴って各素子を構成する半導体領域の寸法も微細化されてきている。また、各半導体領域に接続する配線を形成する場合、配線を半導体基板の平面方向に形成するだけでは高集積度に対応した高い配線密度が確保できないので、配線を半導体基板の厚さ方向に多層にわたって形成するようにした多層配線技術が採用されてきている。ＬＳＩにおいて典型的なマイクロプロセッサの例では、６〜９層にも及ぶ多層配線構造が実現されている。
【０００３】
このように多層配線構造を採用しているＬＳＩにおいては、配線の抵抗値が動作速度等の特性に大きな影響を与えるので、低い抵抗値の配線が望まれている。従来からＬＳＩを含めた半導体装置の配線材料として、電気的特性、加工性等の点で優れているアルミニウム（Ａｌ）又はアルミニウムを主成分とするアルミニウム系金属が一般に用いられているが、このアルミニウム系金属は、エレクトロマイグレーション耐性、ストレスマイグレーション耐性等に弱いという欠点がある。このため、アルミニウム系金属に代ってこれよりも抵抗値が小さくて、エレクトロマイグレーション耐性、ストレスマイグレーション耐性等に優れている銅（Ｃｕ）又は銅を主成分とする銅系金属が用いられる傾向にある。
【０００４】
ところで、銅系金属を用いて配線を形成する場合、銅系化合物は蒸気圧が低いので、アルミニウム系金属のようにドライエッチング技術を利用して所望の形状にパターニングするのが困難となる。このため銅系金属を用いて配線を形成する場合は、半導体基板上に形成した層間絶縁膜に予め配線溝を形成した上で、この配線溝を含む全面に銅系金属膜を形成した後、層間絶縁膜上の不要な銅系金属膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械研磨）法等により除去して、配線溝内のみに残した（埋設した）銅系金属膜を配線とするようにした、シングルダマシン（Ｓｉｎｇｌｅ Ｄａｍａｓｃｅｎｅ）配線技術が知られている。また、多層配線における微細化配線に適した構造として、シングルダマシン配線技術を発展させたデュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）配線技術が採用されている。
【０００５】
上述のデュアルダマシン配線構造は、予め下層配線を形成した半導体基板上にビア層間絶縁膜及び配線層間絶縁膜を積層した後、これらの層間絶縁膜にそれぞれビアホール及び上層配線溝を形成し、次に全面に銅系金属膜を形成した後不要な銅系金属膜をＣＭＰ法等により除去して、ビアホール内及び上層配線溝内のみに銅系金属膜を残すようにしてビアプラグ及び上層配線を同時に形成するようにしたものである。このような構成により、ビアプラグを通じて下層配線と上層配線とが接続されたデュアルダマシン配線構造が得られる。
【０００６】
また、多層配線構造を有する半導体装置では、下層配線と上層配線との間に存在している層間絶縁膜によって形成される配線間容量（以下、単に容量とも称する）の増加や、微細化に伴って平面方向の配線間隔が狭くなったことによる配線間容量の増加等により、信号遅延が生じて高速動作に影響を受ける。したがって、層間絶縁膜による容量の減少を図るべく、層間絶縁膜としては低誘電率膜（いわゆるｌｏｗ−κ絶縁膜）が用いられる傾向にある。
【０００７】
ところで、ＬＳＩの製造ではウエハ状態の半導体基板に必要な回路素子を集積した後、半導体基板をダイシングにより個々の半導体チップに分離することが行われるが、このとき半導体チップのダイシング面である層間絶縁膜の側壁が露出されるので、このダイシング面から水分、湿気等（以下、水分等と称する）が浸入するようになって、耐湿性が低下する。特に、上述したような多層配線構造を採用しているＬＳＩでは層間絶縁膜の層数が多くなっているので、その傾向が大きくなる。したがって、リーク電流が増加したり、低誘電率膜の誘電率が増加する等の欠点が生ずるので耐湿性の向上を図ることが要求されている。
【０００８】
また、ＬＳＩの製造ではウエハ状態の半導体基板に必要な回路素子を集積する際に、各回路素子とＬＳＩの外部とを電気的に接続するためのボンディング用パッドのような組み立て用パッド、ＬＳＩ内特性評価用パッドあるいは選別評価用パッド等の各種パッドが半導体基板の表面に設けられる。そして、組み立て用パッドに対してはＬＳＩ組立て時に例えばワイヤをボンディングし、特性評価用パッドあるいは選別評価用パッドに対しては、製品出荷選別工程時等に電気測定装置のテストプローバーを接触して特性評価及び選別評価を行う。このように予め半導体基板の表面に形成された各パッドに対しては、ワイヤボンディングによる荷重、あるいはテストプローバーの接触による荷重が加えられるので、各パッド直下の層間絶縁膜を含む半導体チップの個所にクラック、いわゆるパッドクラックが発生し易くなっている。この結果、前述のようにダイシング面から水分等が浸入した場合に、パッドクラック個所からその水分等が浸入するようになるので、耐湿性が低下する。したがって、パッドクラック対策を講じることが必要になっている。
【０００９】
上述したようなダイシング面からの水分等の浸入を防止して耐湿性の向上を図るように構成した半導体装置が開示されている（例えば、特許文献１参照。）。同半導体装置は、図２８に示すように、半導体チップ１０１の回路形成部１０２とダイシングライン部１０３との間に、回路形成部１０２を囲むようにシールリング１０４が設けられている。ここで、シールリング１０４は、第１の層間絶縁膜間１０５に開口された３つの第１のシール溝１０６にそれぞれバリアメタル１０７を介して設けられたタングステンプラグ１０８と、各タングステンプラグ１０８を全て覆う第１層目のメタル電極１０９と、第２の層間絶縁膜１１０に開口された２つの第２のシール溝１１１にそれぞれバリアメタル１１２を介して設けられ、上記第１層目のメタル電極１０９を覆う第２のタングステンプラグ１１３と、各タングステンプラグ１１３を全て覆う第２層目のメタル電極１１４とが順次に積層されて構成されている。
上述したような構成によれば、ダイシングライン部１０３がダイシングされて層間絶縁膜の側壁が露出されても、ダイシング面から進入する水分等は上記シールリング１０４の存在により阻止されるので、耐湿性の向上を図ることができるとされている。
【００１０】
【特許文献１参照】
特開２０００−２３２１０４号公報（第３〜５頁、図１）。
【００１１】
【発明が解決しようとする課題】
ところで、特許文献１記載の従来の半導体装置では、シールリングを構成する配線層と層間絶縁膜との界面の耐湿性に問題があり、その結果、多重のタングステンプラグをシールリングの一部とする構成であっても半導体装置の耐湿性を十分に向上させることが困難である、という問題がある。
すなわち、特許文献１に開示されている半導体装置に設けられているシールリング１０４は、図２８に示したように、回路形成部１０２を多重に囲むように形成されるタングステンプラグ１０８及び１１３と、物理的に一つの領域として形成される第１層目のメタル電極１０９及び第２層目のメタル電極１１４から構成されている。それら第１及び第２層目のメタル電極１０９及び１１４は、ともに、第２の層間絶縁膜１１０と積層された構造を有する。
このメタル電極１０９及び１１４と層間絶縁膜１１０との界面は、一般的に、耐湿性が弱く、ダイシング時にチッピングが発生した場合、ダイシング面から浸入する水分等が容易にメタル電極１０９及び１１４に到達する。この結果、第１もしくは第２層目のメタル電極１０９もしくは１１４の劣化が始まり、劣化したそれらのメタル電極１０９もしくは１１４からさらに内部に水分等の浸入が進行する。回路形成部１０２に水分等が浸入すると、リーク電流の増加、低誘電率膜の誘電率の増加等が発生して、半導体装置の信頼性を低下させるようになる。特に、シールリング１０４の上部部分は第２層目のメタル電極１１４しか存在していないので、その傾向が大きくなる。
【００１２】
また、特許文献１記載の従来の半導体装置では、シールリングが無端状（エンドレス状）に形成されているので、半導体装置の製造プロセス中に磁場の発生を伴うと、シールリングに誘導電流が発生する、という問題がある。
すなわち、半導体装置の製造プロセスにおいてはプラズマを利用したＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法のような成膜技術、あるいはドライエッチング技術等のプロセス技術が広く実施されているが、このようにプラズマを利用したプロセス技術は磁場の発生を伴うので、図２９に示すように、発生した磁場Ｈがシールリング１０４と鎖交するようになるので、シールリング１０４に電流Ｉが誘起されるようになる。この結果、例えば銅配線形成のためにプラズマエッチングを行った例をあげて説明すると、図３０に示すように、その誘起電流の影響で銅層１１５がビアホール１１６周囲に噴出するような現象が観察される。したがって、銅配線不良が生ずるようになり、製造歩留を低下させるようになる。
【００１３】
また、特許文献１記載の従来の半導体装置では、ダイシング面からの水分等の浸入に対する対策については考慮されているが、前述したようなパッドクラック対策については全く考慮されていない。
【００１４】
この発明は、上述の事情に鑑みてなされたもので、回路形成部を囲むシールリングを設けた構成において、十分に耐湿性を向上させることができるようにした半導体装置及びその製造方法を提供することを目的としている。
【００１５】
また、この発明は、上述の事情に鑑みてなされたもので、回路形成部を囲むシールリングを設けた構成において、シールリングに誘導電流が発生しないように構成した半導体装置及びその製造方法を提供することを目的としている。
【００１６】
また、この発明は、上述の事情に鑑みてなされたもので、組み立て用パッド、特性評価用パッドあるいは選別評価用パッドを設けた構成において、パッドクラックが発生しても十分に耐湿性を向上させることができるようにした半導体装置及びその製造方法を提供することを目的としている。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置に係り、上記複数の層間絶縁膜にはそれぞれ上記回路形成部を囲むように上記半導体チップの外周に沿って配線溝が形成されて、各配線溝内には第１の銅の拡散防止膜を介して銅又は銅を主成分とする導電層が埋設され、かつ該導電層は互いが接続されるように埋設され、上記複数の層間絶縁膜の相互間には上記第１の銅の拡散防止膜と接続されるように第２の銅の拡散防止膜が形成されていることを特徴としている。
【００１８】
また、請求項２記載の発明は、請求項１記載の半導体装置に係り、上記導電層が上記半導体基板に形成されている拡散領域に接続されていることを特徴としている。
【００１９】
また、請求項３記載の発明は、半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置に係り、上記回路形成部を囲むように上記半導体チップの外周に沿って、上記半導体基板に接続されるように、上記層間絶縁膜の膜厚方向に延在した導電層から成る複数のシールリングが相互に絶縁されて設けられていることを特徴としている。
【００２０】
また、請求項４記載の発明は、請求項３記載の半導体装置に係り、上記複数のシールリングの長さ方向の一部にそれぞれスリットが形成され、上記複数のシールリングのそれぞれの上記スリットの長さ方向の形成位置が少なくとも隣接するシールリング同士ではずれていることを特徴としている。
【００２１】
また、請求項５記載の発明は、請求項３又は４記載の半導体装置に係り、上記回路形成部の上記多層配線がダマシン配線構造から構成されている場合、上記複数のシールリングは上記ダマシン配線構造から構成されていることを特徴としている。
【００２２】
また、請求項６記載の発明は、請求項５記載の半導体装置に係り、上記ダマシン配線構造がシングルダマシン配線構造から構成されていることを特徴としている。
【００２３】
また、請求項７記載の発明は、請求項５記載の半導体装置に係り、上記ダマシン配線構造がデュアルダマシン配線構造から構成されていることを特徴としている。
【００２４】
また、請求項８記載の発明は、請求項５記載の半導体装置に係り、上記ダマシン配線構造がシングルダマシン配線構造とデュアルダマシン配線構造との組み合わせから構成されていることを特徴としている。
【００２５】
また、請求項９記載の発明は、請求項３乃至８のいずれか１に記載の半導体装置に係り、上記複数のシールリングがそれぞれ上記半導体基板に形成されている拡散領域に接続されていることを特徴としている。
【００２６】
また、請求項１０記載の発明は、請求項３乃至９のいずれか１に記載の半導体装置に係り、上記複数のシールリングがそれぞれ上記半導体基板に形成されている拡散領域にコンタクトを介して接続され、該コンタクト及び拡散領域の形状が上記複数のシールリングの形状に一致するように形成されていることを特徴としている。
【００２７】
また、請求項１１記載の発明は、請求項３乃至９のいずれか１に記載の半導体装置に係り、上記複数のシールリングがそれぞれ上記半導体基板に形成されている拡散領域にコンタクトを介して接続され、該コンタクト及び拡散領域の形状が上記複数のシールリングの形状に無関係に形成されていることを特徴としている。
【００２８】
また、請求項１２記載の発明は、請求項３乃至１１のいずれか１に記載の半導体装置に係り、上記複数のシールリングは、銅又は銅を主成分とする導電層から構成されることを特徴としている。
【００２９】
また、請求項１３記載の発明は、請求項３乃至９のいずれか１に記載の半導体装置に係り、上記シールリングは、２つ以上設けられていることを特徴としている。
【００３０】
また、請求項１４記載の発明は、請求項３乃至１３のいずれか１に記載の半導体装置に係り、上記複数の層間絶縁膜は、低誘電率膜を含んでいることを特徴としている。
【００３１】
また、請求項１５記載の発明は、半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置の製造方法に係り、上記半導体基板に拡散領域を形成した後、上記半導体基板上に第１の層間絶縁膜を形成し、該第１の層間絶縁膜内に上記回路形成部を囲み、かつ上記拡散領域とそれぞれ接続する複数の第１の配線層を形成する第１の工程と、上記第１の配線層上に第２の層間絶縁膜を形成した後、該第２の層間絶縁膜内に上記回路形成部を囲み、かつ上記第１の配線層とそれぞれ接続する複数のビア配線層を形成する第２の工程と、上記ビア配線層上に第３の層間絶縁膜を形成した後、該第３の層間絶縁膜内に上記回路形成部を囲み、かつ上記ビア配線層とそれぞれ接続する複数の第２の配線層を形成する第３の工程とを含むことを特徴としている。
【００３２】
また、請求項１６記載の発明は、請求項１５記載の半導体装置の製造方法に係り、上記第２の工程と上記第３の工程とを、必要に応じて交互に繰り返すことを特徴としている。
【００３３】
また、請求項１７記載の発明は、半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置の製造方法に係り、上記半導体基板に拡散領域を形成した後、上記半導体基板上に第１の層間絶縁膜を形成し、該第１の層間絶縁膜内に上記回路形成部を囲み、かつ上記拡散領域とそれぞれ接続する複数の第１の配線層を形成する第１の工程と、上記第１の配線層上に第２の層間絶縁膜及び第３の層間絶縁膜を順次に形成した後、上記第３の層間絶縁膜内及び上記第２の層間絶縁膜内にそれぞれ上記回路形成部を囲み、かつ上記第１の配線層とそれぞれ接続する複数の第２の配線層及びビア配線層を同時に形成する第４の工程とを含むことを特徴としている。
【００３４】
また、請求項１８記載の発明は、請求項１７記載の半導体装置の製造方法に係り、上記第４の工程を、必要に応じて繰り返すことを特徴としている。
【００３５】
また、請求項１９記載の発明は、請求項１７又は１８記載の半導体装置の製造方法に係り、上記第４の工程の前に、上記第１の配線層上に第２の層間絶縁膜及び第３の層間絶縁膜を順次に形成した後、上記第３の層間絶縁膜及び上記第２の層間絶縁膜に相互に連通する配線溝及びビア配線溝を同時に形成する第５の工程とを含むことを特徴としている。
【００３６】
また、請求項２０記載の発明は、請求項１５乃至１９のいずれか１に記載の半導体装置の製造方法に係り、上記第１の工程、上記第２の工程及び上記第３の工程により、あるいは上記第１の工程及び上記第４の工程により、上記第１の配線層、上記ビア配線層及び上記第２の配線層が相互に電気的に接続された上記回路形成部を囲む複数のシールリングを形成する場合、該シールリングの長さ方向の一部にスリットを形成することを特徴としている。
【００３７】
また、請求項２１記載の発明は、請求項１５又は１７記載の半導体装置の製造方法に係り、上記第１の工程の後に、上記第２の工程と上記第３の工程とを組み合わせた第６の工程、あるいは上記第４の工程のいずれかを選択することにより、上記第２の配線層を形成することを特徴としている。
【００３８】
また、請求項２２記載の発明は、請求項２１記載の半導体装置の製造方法に係り、上記第２の工程と上記第３の工程とを組み合わせた第６の工程、あるいは上記第４の工程のいずれかを選択することにより、第３の配線層以降の配線層を順次に形成することを特徴としている。
【００３９】
また、請求項２３記載の発明は、半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置に係り、上記半導体基板の表面に上記回路形成部に電気的に接続された組み立て用パッド、特性評価用パッドあるいは選別評価用パッドが設けられ、該組み立て用パッド、該特性評価用パッドあるいは該選別評価用パッドを囲むように、上記半導体基板に接続されて上記層間絶縁膜の膜厚方向に延在した導電層から成るシールリングが設けられていることを特徴としている。
【００４０】
また、請求項２４記載の発明は、請求項２３記載の半導体装置に係り、上記シールリングに代えて、上記組み立て用パッド、上記特性評価用パッドあるいは上記選別評価用パッドを囲むように、上記半導体基板に接続されない有底状シールリングが設けられていることを特徴としている。
【００４１】
また、請求項２５記載の発明は、請求項２３又は２４記載の半導体装置に係り、上記シールリングあるいは上記有底状シールリングが、複数設けられていることを特徴としている。
【００４２】
また、請求項２６記載の発明は、半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置に係り、上記半導体基板の表面に上記回路形成部に電気的に接続された不良回路素子の置き換えを行うための複数のヒューズ素子が設けられ、該複数のヒューズ素子を囲むように、上記半導体基板に接続されて上記層間絶縁膜の膜厚方向に延在した導電層から成るシールリングが設けられていることを特徴としている。
【００４３】
また、請求項２７記載の発明は、請求項２６記載の半導体装置に係り、上記シールリングに代えて、上記複数のヒューズ素子を囲むように、上記半導体基板に接続されない有底状シールリングが設けられていることを特徴としている。
【００４４】
また、請求項２８記載の発明は、請求項２６又は２７記載の半導体装置に係り、上記シールリングあるいは上記有底状シールリングが、複数設けられていることを特徴としている。
【００４５】
また、請求項２９記載の発明は、請求項２３乃至２８のいずれか１に記載の半導体装置に係り、上記シールリングあるいは上記有底状シールリングが、ダマシン配線構造から構成されていることを特徴としている。
【００４６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は実施例を用いて具体的に行う。
◇第１実施例
図１は、この発明の第１実施例である半導体装置の構成を示す平面図、図２は図１のＡ−Ａ矢視断面図、図３は同半導体装置のシールリングをシングルダマシン配線技術を用いて製造した具体的な構成を示す断面図、図４は同半導体装置のシールリングの動作を概略的に示す図、図５は同半導体装置においてダイシング面から水分等が浸入する状況を示す断面図、図６は同半導体装置においてダイシング面から水分等が浸入する状況を示す断面図、図７は同半導体装置を水分含有雰囲気内で加圧試験を施した結果を概略的に示す図、図８は同半導体装置の寿命試験結果を示す図、図９及び図１０は同半導体装置のシールリングをシングルダマシン技術を用いて製造する方法を工程順に示す工程図である。
この例の半導体装置は、図１及び図２に示すように、例えばＰ型シリコンから成る半導体基板１により構成された半導体チップ１０を有し、基板１に形成されたＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）等から成る素子分離領域２により囲まれた活性領域には、ソース領域あるいはドレイン領域となる一対のＮ型拡散領域３、４が形成され、両Ｎ型拡散領域３、４間にはゲート部５が形成され、全面を覆う絶縁保護膜６にはそれぞれ両Ｎ型拡散領域３、４及びゲート部５に接続されるコンタクト７（７Ａ〜７Ｃ）が接続されている。ここで、ゲート部５は、周知のようにシリコン酸化膜等のゲート絶縁膜と、このゲート絶縁膜上に形成されたシリコン多結晶膜等のゲート電極とにより構成され、このゲート電極にコンタクト７Ｂが接続される。そして、両Ｎ型拡散領域３、４及びゲート部５によりＮチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）型トランジスタＴｒが構成されている。
【００４７】
絶縁保護膜６上に形成された第１の層間絶縁膜８には、ダマシン配線技術により形成された銅から成る第１の配線層９（９Ａ〜９Ｃ）がそれぞれ形成され、第１の層間絶縁膜８上に形成された第２の層間絶縁膜（第１のビア層間絶縁膜）１１には、ダマシン配線技術により形成された銅から成るビア配線層１２が第１の配線層９Ｂと接続されるように形成され、第２の層間絶縁膜１１上に形成された第３の層間絶縁膜１３には、ダマシン配線技術により形成された銅から成る第２の配線層１４がビア配線層１２と接続されるように形成されている。さらに、第３の層間絶縁膜１３上には第４の層間絶縁膜（第２のビア層間絶縁膜）１５が形成され、第４の層間絶縁膜１５上には第５の層間絶縁膜１６を介して全体を保護するパッシベーション膜１７が形成されている。以上により、半導体チップ１には、第１の配線層９及び第２の配線層１４から成る多層配線を含む回路形成部１８が設けられる。
【００４８】
一方、回路形成部１８を囲むように半導体チップ１０の外周に沿って、素子分離領域２により囲まれた他のＮ型拡散領域１９にそれぞれ電気的に接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成る第１乃至第３のシールリング２１〜２３が、無端状にかつ同心状に相互に絶縁されて設けられている。Ｎ型拡散領域１９は、回路形成部１８に一対のＮ型拡散領域３、４を形成する工程と同時に形成される。第１のシールリング２１は、半導体チップ１のダイシング面２０に最も近い位置に設けられ、以下ダイシング面２０から離れる順序で第２のシールリング２２及び第３のシールリング２３が設けられている。
【００４９】
第１〜第３のシールリング２１〜２３はそれぞれ、図３に示すように、例えばシングルダマシン配線技術を用いて製造された具体的な構成を有している。なお、図３では、一例として第１のシールリング２１のみの構成について示しているが、第２のシールリング２２及び第３のシールリングについても同様な構成になっている。
素子分離領域２により囲まれたＮ型拡散領域１９を覆う膜厚が５００〜８００ｎｍのシリコン酸化膜から成る絶縁保護膜６には、周知のフォトリソグラフィ技術によりコンタクトホール２４が形成され、このコンタクトホール２４には、膜厚が５〜１５ｎｍのチタン膜（Ｔｉ）と膜厚が１０〜２０ｎｍのチタン窒化膜（ＴｉＮ）との積層膜から成るバリアメタル（図示せず）と、タングステン層とから成るコンタクト２５が形成されている。このコンタクト２５は、図２に示したような回路形成部１８にコンタクト７（７Ａ〜７Ｃ）を形成する工程と同時に形成される。絶縁保護膜６上には、膜厚が１０〜５０ｎｍのシリコン窒化膜２６と膜厚が２００〜４００ｎｍのシリコン酸化膜２７との積層膜から成る第１の層間絶縁膜８が形成され、この第１の層間絶縁膜８内にはトレンチ（配線溝）２８が形成されて、このトレンチ２８内には、膜厚が１０〜３０ｎｍのタンタル膜（Ｔａ）とタンタル窒化膜（ＴａＮ）との積層膜から成るバリアメタル２９と、銅層３０とから成る第１の配線層３１が形成されている。この第１の配線層３１は、図２に示したような回路形成部１８に第１の配線層９（９Ａ〜９Ｃ）を形成する工程と同時に形成される。
【００５０】
第１の層間絶縁膜８上には、膜厚が１０〜５０ｎｍのシリコン窒化膜３２と、膜厚が１５０〜３００ｎｍの低誘電率膜３３と、膜厚が５０〜１５０ｎｍのシリコン酸化膜３４との積層膜から成る第２の層間絶縁膜（第１のビア層間絶縁膜）１１が形成され、この第２の層間絶縁膜１１にはビアホール（ビア配線溝）３５が形成されて、このビアホール３５内には、膜厚が１０〜３０ｎｍのタンタル膜とタンタル窒化膜との積層膜から成るバリアメタル３６と、銅層３７とから成る第１のビア配線層３８が形成されている。この第１のビア配線層３８は、図２に示したような回路形成部１８にビア配線層１２を形成する工程と同時に形成される。
【００５１】
第２の層間絶縁膜１１上には、膜厚が１０〜５０ｎｍのシリコン窒化膜３９と、膜厚が１５０〜３００ｎｍの低誘電率膜４０と、膜厚が５０〜１５０ｎｍのシリコン酸化膜４１との積層膜から成る第３の層間絶縁膜１３が形成され、この第３の層間絶縁膜１３にはトレンチ４２が形成されて、このトレンチ４２内には、膜厚が１０〜３０ｎｍのタンタル膜とタンタル窒化膜との積層膜から成るバリアメタル４３と、銅層４４とから成る第２の配線層４５が形成されている。この第２の配線層４５は、図２に示したような回路形成部１８に第２の配線層１４を形成する工程と同時に形成される。
【００５２】
以下、上述したような第１のビア配線層３８と同様な構成の第２のビア配線層５２が、また、第２の配線層４５と同様な構成の第３の配線層５９が形成されている。なお、符号４６、５３はシリコン窒化膜、符号４７、５４は低誘電率膜、符号４８、５５はシリコン酸化膜、符号４９はビアホール（ビア配線溝）、符号５０、５７はバリアメタル、符号５１、５８は銅層、符号５６はトレンチを示している。そして、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在するように形成されている、Ｎ型拡散領域１９と電気的に接続されたコンタクト２５と、第１の配線層３１と、第１のビア配線層３８と、第２の配線層４５と、第２のビア配線層５２と、第３の配線層５９とを相互に接続することにより第１のシールリング２１が形成され、同様にして第２及び第３のシールリング２２、２３が形成される。
【００５３】
ここで、一例として、第１の配線層３１、第２の配線層４５及び第３の配線層５９の幅は０．２８〜２．０μｍに選ばれ、各配線層３１、４５、５９の隣接する間隔は１．０〜２．０μｍに選ばれる。また、第１のビア配線層３８及び第２のビア配線層５２の幅は０．１〜０．４８μｍに選ばれ、各配線層３８、５２の隣接する間隔は１．０〜２．０μｍに選ばれる。
【００５４】
前述したような各層間絶縁膜１１、１３、１５、１６の主要部を構成している低誘電率膜３３、４０、４７、５４としては、一例としてＳｉＬＫ（Ｄｏｗ Ｃｈｅｍｉｃａｌ社の登録商標）として知られている有機膜が用いられる。この低誘電率膜は、従来から一般に用いられている前述したようなシリコン酸化膜あるいはシリコン窒化膜等のそれに比べて、誘電率の値は数分の１と小さくなっている。
各シールリング２１〜２３の表面は、膜厚が１０〜５０ｎｍのシリコン窒化膜６０と、膜厚が５００〜８００ｎｍのシリコン酸化膜６１と、膜厚が１００〜２００ｎｍのシリコン酸化膜６２と、膜厚が１０００〜２０００ｎｍのシリコン窒化膜６３との積層膜から構成されたパッシベーション膜１７により覆われて保護されている。
【００５５】
ここで、上述したＮ型拡散領域１９及びコンタクト２５の形状は、第１〜第３のシールリング２１〜２３の形状に一致するように形成される。すなわち、上述したように無端状に形成されている第１〜第３のシールリング２１〜２３の形状に一致するように、Ｎ型拡散領域１９及びコンタクト２５の形状は、回路形成部１８を囲むように半導体チップ１０の外周に沿って無端状に形成される。ただし、第１の層間絶縁膜８より下方部に形成されている絶縁保護膜６への水分等の浸入が明らかにないことが確認される場合は、Ｎ型拡散領域１９及びコンタクト２５の形状は必ずしも第１〜第３のシールリング２１〜２３の形状に一致させる必要はなく、その形状は問われない。
【００５６】
上述したように３つのシールリング２１〜２３を設けた半導体装置によれば、図５に示したように、第２〜第５の層間絶縁膜１１、１３、１５、１６の主要部を構成している低誘電率膜３３、４０、４７、５４内に矢印６４の方向に浸入した水分等は、例えばダイシング面２０に最も近い位置に設けられている第１のシールリング２１のバリアメタル３６、４３、５０、５７の存在により、この内部方向に浸入するのが阻止される。すなわち、バリアメタルは一般に、層間絶縁膜に埋め込まれた銅配線から銅が周囲に拡散するのを防止するバリア（第１の銅の拡散防止膜）として作用させるために用いられているが、これに限らずバリアメタルは上述のように周囲から浸入してきた水分等に対してもバリアとして作用させることができる。
【００５７】
また、図６に示したように、例えば第３の配線層５９の銅層５８とシリコン窒化膜６０との境界に矢印６５の方向に浸入した水分等は、銅層５８を覆っているバリアメタル５７とシリコン窒化膜６０との密着性がよいので、内部方向に浸入するのが阻止される。同様にして、図３において第２の配線層４５の場合は、銅層４４を覆っているバリアメタル４３とシリコン窒化膜４６との優れた密着性により、また、第１の配線層３１の場合は、銅層３０を覆っているバリアメタル２９とシリコン窒化膜３２との優れた密着性により、いずれも銅層４４又は３０とシリコン窒化膜４６又は３２との境界に浸入した水分等は、内部方向に浸入するのが阻止される。
【００５８】
また、図３において各層間絶縁膜１１、１３、１５、１６等の下層部に形成されているシリコン窒化膜３２、３９、４６、５３等は、それぞれビアホール３５、トレンチ４２、ビアホール４９、トレンチ５６に埋め込まれている銅層３７、４４、５１、５８から、銅が周囲に拡散するのを防止する拡散防止膜（第２の銅の拡散防止膜）として作用させるために用いられており、それらのシリコン窒化膜３２、３９、４６、５３等は上述したようなバリアメタル３６、４３、５０、５７等と同様な作用を行う。このようにバリアメタル３６、４３、５０、５７等及びシリコン窒化膜３２、３９、４６、５３等のバリア作用を利用することにより、ダイシング面から浸入した水分等の浸入を防止できるので、シールリングの数は基本的に１つでも有効となる。
【００５９】
図６に示したように、ダイシング時にダイシング面２０に最も近い位置の第１のシールリング２１がチッピングにより、矢印６６のように剥がれることがある。したがって、この場合には矢印６６の方向に水分等が浸入することになるが、図１及び図２に示したように第１のシールリング２１の内側には第２のシールリング２２が存在しているので、第２のシールリング２２から内部方向に水分等が浸入するのが阻止される。さらに、上述したようなチッピングにより第２のシールリング２２が損傷したとしても、第２のシールリング２２の内側には第３のシールリング２３が存在しているので、第３のシールリング２３によりバックアップされるので、それより内部方向に水分等が浸入するのが阻止される。
【００６０】
各シールリング２１〜２３がエッチング工程やＣＶＤ工程等においてプラズマに晒された場合に、プラス電荷を持ったイオンが基板１に衝突するため、シールリング中の電子がイオンに奪われて、配線層がプラスに帯電する現象が生ずる。この場合、図４（ａ）に示すように、例えばシールリング２１が電気的に浮いているときはその電荷が貯り続けるために、放電が発生して基板１が破壊されるようになる。このような場合、この例によれば、図４（ｂ）に示すように、例えばシールリング２１は、コンタクト２５を通じてＮ型領域１９に接続されているので、基板１を通じて電荷を逃がすことができるため、基板１の破壊は防止することができる。
【００６１】
図７は、この例の半導体装置を水分含有雰囲気内で加圧試験を施した結果を概略的に示すもので、ダイシング面２０から水分等の浸入により矢印方向に腐食が進行して、ダイシング面２０に最も近い位置の第１のシールリング２１の表面が斑点状に汚染されるのが観察された。しかしながら、第２及び第３のシールリング２２、２３の表面にはそのような汚染は観察されなかった。
また、図８は、この例の半導体装置の寿命試験結果を示すもので、横軸は時間、縦軸は故障率を示している。同図から明らかなように、この例のようにシールリングを設けることにより、シールリングを設けない場合に対して、寿命時間を略１桁向上させることができる。
【００６２】
次に、図９及び図１０を参照して、この例の半導体装置のシールリングをシングルダマシン配線技術を用いて製造する方法を工程順に説明する。なお、一例として図３に示したような第１のシールリング２１のみを製造する例で説明する。
まず、図９（ａ）に示すように、Ｐ型シリコン基板１の回路形成部１８に素子分離領域２を形成するのと同時に、基板１上のシールリングの形成予定領域に素子分離領域２を形成する。次に、回路形成部１８にソース領域あるいはドレイン領域となる一対のＮ型拡散領域３、４を形成するのと同時に、Ｎ型拡散領域１９を形成する。なお、上記一対のＮ型拡散領域３、４は、基板１上にシリコン酸化膜及びシリコン多結晶膜を順次に成膜し、周知のリソグラフィ技術により所望の形状にパターニングすることによりゲート絶縁膜及びゲート電極から成るゲート部５を形成した後、ゲート部５をマスクとする自己整合法（セルフアライン法）により、Ｎ型不純物をイオン注入することにより形成する。したがって、Ｎ型拡散領域１９も、一対のＮ型拡散領域３、４と略同様な工程により同時に形成される。
【００６３】
次に、図９（ｂ）に示すように、ＣＶＤ法により全面に膜厚が５００〜８００ｎｍのシリコン酸化膜から成る絶縁保護膜６を形成した後、フォトリソグラフィ技術を使用したプラズマエッチング法により、シールリングを形成するためのコンタクトホール２４を形成する。次に、ＣＶＤ法及びスパッタ法により全面に、膜厚が５〜１５ｎｍのチタン膜と膜厚が１０〜２０ｎｍのチタン窒化膜との積層膜から成るバリアメタル（図示せず）及びタングステンを形成した後、ＣＭＰ法により不要なバリアメタル及びタングステンを除去して、コンタクトホール２４内のみに残した（埋設した）バリアメタル及びタングステンによりコンタクト２５を形成する。次に、ＣＶＤ法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜２６と、膜厚が２００〜４００ｎｍのシリコン酸化膜２７とを順次に積層して第１の層間絶縁膜８を形成した後、プラズマエッチング法により第１の層間絶縁膜８内にトレンチ２８を形成する。次に、スパッタ法により全面に、膜厚が１０〜３０ｎｍのタンタル窒化膜とタンタル膜とを順次に積層してバリアメタル２９を形成した後、スパッタ法により膜厚が５０〜１５０ｎｍの銅層を形成した後、めっき法により銅層を形成してトレンチ２８内に完全に銅層を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル及び銅層を除去して、トレンチ２８内のみに残したバリアメタル２９及び銅層３０により第１の配線層３１を形成する。
【００６４】
次に、図９（ｃ）に示すように、ＣＶＤ法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜３２と、膜厚が１５０〜３００ｎｍの低誘電率膜３３と、膜厚が５０〜１５０ｎｍのシリコン酸化膜３４とを順次に積層して、第２の層間絶縁膜（第１のビア層間絶縁膜）１１を形成した後、プラズマエッチング法により第２の層間絶縁膜１１にビアホール３５を形成する。次に、スパッタ法により全面に、膜厚が１０〜３０ｎｍのタンタル窒化膜とタンタル膜とを順次に積層してバリアメタル３６を形成した後、スパッタ法により膜厚が５０〜１５０ｎｍの銅層を形成した後、めっき法により銅層を形成してビアホール３５内に完全に銅層を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル及び銅層を除去して、ビアホール３５内のみに残したバリアメタル３６及び銅層３７により第１のビア配線層３８を形成する。
【００６５】
次に、ＣＶＤ法により全面に、膜厚が１０〜５０ｎｍのシリコン窒化膜３９と、膜厚が１５０〜３００ｎｍの低誘電率膜４０と、膜厚が５０〜１５０ｎｍのシリコン酸化膜４１とを順次に積層して、第３の層間絶縁膜１３を形成した後、プラズマエッチング法により第３の間絶縁膜１３にトレンチ４２を形成する。次に、スパッタ法により全面に、膜厚が１０〜３０ｎｍのタンタル窒化膜とタンタル膜とを順次に積層してバリアメタル４３を形成した後、スパッタ法により膜厚が５０〜１５０ｎｍの銅層を形成した後、めっき法により銅層を形成してトレンチ４２内に完全に銅層を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル及び銅層を除去して、トレンチ４２内のみに残したバリアメタル４３及び銅層４４により第２の配線層４５を形成する。
【００６６】
以下、図１０に示すように、第２の配線層４５と接続するように第２のビア配線層５２を第１のビア配線層３８と同様な方法で形成した後、第２のビア配線層５２と接続するように第３の配線層５９を第２の配線層４５と同様な方法で形成する。
次に、第３の層間絶縁膜１６上に、ＣＶＤ法により全面に、膜厚が１０〜５０ｎｍのシリコン窒化膜６０と、膜厚が５００〜８００ｎｍのシリコン酸化膜６１と、膜厚が１００〜２００ｎｍのシリコン酸化膜６２と、膜厚が１０００〜２０００ｎｍのシリコン窒化膜６３とを順次に積層して、パッシベーション膜１７を形成することにより、図３の構造を完成させる。
【００６７】
上述したような製造方法によれば、シングルダマシン配線技術を用いることにより回路形成部１８に多層配線を形成する工程と同時に、３つのシールリング２１〜２３を形成することができるので、コストアップを伴うことなく簡単にシールリングを設けることができる。
【００６８】
このように、この例の半導体装置によれば、回路形成部１８を囲むように半導体チップ１０の外周に沿って、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成る第１〜第３のシールリング２１〜２３が相互に絶縁されて設けられているので、ダイシング面２０から水分等が浸入しても第２のあるいは第３のシールリング２２、２３の存在により内部方向への水分等の浸入を阻止することができる。
また、この例の半導体装置の製造方法によれば、シングルダマシン配線技術を用いることにより回路形成部１８に多層配線を形成する工程と同時に、第１〜第３のシールリング２１〜２３を形成することができるので、コストアップを伴うことなく簡単にシールリングを設けることができる。
したがって、回路形成部を囲むシールリングを設けた構成において、十分に耐湿性を向上させることができる。
【００６９】
◇第２実施例
図１１は、この発明の第２実施例である半導体装置のシールリングをデュアルダマシン配線技術を用いて製造した具体的な構成を示す断面図、図１２は同半導体装置のシールリングをデュアルダマシン技術を用いて製造する方法の主要部を工程順に示す工程図である。この発明の第２実施例である半導体装置の構成が、上述の第１実施例のそれと大きく異なるところは、そのシールリングをデュアルダマシン配線技術を用いて製造するようにした点である。
この例の半導体装置は、図１１に示すように、回路形成部１８を囲むように半導体チップ１の外周に沿って、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ電気的に接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成る第１〜第３のシールリング２１〜２３が相互に絶縁されて設けられている構成において、導電経路を構成している第２の配線層４５と第１のビア配線層３８とが同時に一体に形成されるとともに、第３の配線層５９と第２のビア配線層５２とが同時に一体に形成されている。なお、図１１では、一例として第１のシールリング２１のみの構成について示しているが、第２のシールリング２２及び第３のシールリングについても同様な構成になっている。
【００７０】
これ以外は、上述した第１実施例と略同様である。それゆえ、図１１において、図３の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
この例によれば、デュアルダマシン配線技術を用いて３つのシールリング２１〜２３を設けることにより、上下に隣接する第２の配線層４５と第１のビア配線層３８とが、また、第３の配線層５９と第２のビア配線層５２とが同時に一体に形成されるので、シールリングの形成がより簡単となる。また、配線層とビア配線層とが一体に形成されることにより、両者間に境界が存在しないので、ダイシング面から水分等が浸入したときに確実に阻止できるという利点がある。
【００７１】
次に、図１２を参照して、この例の半導体装置のシールリングをデュアルダマシン配線技術を用いて製造する方法を工程順に説明する。なお、一例として図１１に示したような第１のシールリング２１のみを製造する例で説明する。
第１実施例の図９（ｂ）の工程を経た後、図１２（ａ）に示すように、ＣＶＤ法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜３２と、膜厚が１５０〜３００ｎｍの低誘電率膜３３と、膜厚が５０〜１５０ｎｍのシリコン酸化膜３４とを順次に積層して、第２の層間絶縁膜（第１のビア層間絶縁膜）１１を形成した後、ＣＶＤ法により全面に、膜厚が１５０〜３００ｎｍの低誘電率膜４０と、膜厚が５０〜１５０ｎｍのシリコン酸化膜４１とを順次に積層して、第３の層間絶縁膜１３を形成する。次に、プラズマエッチング法により第３の層間絶縁膜１３にトレンチ４２を形成すると同時に、第２の層間絶縁膜１１に第１のビアホール３５を形成する。次に、スパッタ法により全面に、膜厚が１０〜３０ｎｍのタンタル窒化膜とタンタル膜とを順次に積層してバリアメタル４３を形成した後、スパッタ法により膜厚が５０〜１５０ｎｍの銅層を形成した後、めっき法により銅層を形成してトレンチ４２及び第１のビアホール３５内に完全に銅層を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル及び銅層を除去して、トレンチ４２及び第１のビアホール３５内のみに残したバリアメタル４３及び銅層４４により第２の配線層４５を形成すると同時に第１のビア配線層３８を形成する。
【００７２】
以下、図１２（ｂ）に示すように、第４の層間絶縁膜１５及び第５の層間絶縁膜１６を形成した後、トレンチ５６と同時に第２のビアホール４９を形成し、第３の配線層５９と同時に第２のビア配線層５２を形成し、さらにパッシベーション膜１７を形成することにより、図１１の構造を完成させる。
【００７３】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、デュアルダマシン配線技術によりシールリングを設けるので、配線下部とビア配線層上部に境界がなくなり、より水分等の浸入を阻止する効果が上がる。
【００７４】
◇第３実施例
図１３は、この発明の第３実施例である半導体装置の構成を示す平面図、図１４は図１３のＢ−Ｂ矢視断面図、図１５は同半導体装置においてダイシング面から水分等が浸入する状況を示す平面図、図１６は同半導体装置のシールリングのスリットをダマシン技術を用いて製造する方法を工程順に示す工程図、図１７は同半導体装置のシールリングのスリットをダマシン技術を用いて製造する方法を工程順に示す工程図である。この発明の第３実施例である半導体装置の構成が、上述の第１実施例のそれと大きく異なるところは、シールリングにスリットを設けるようにした点である。
この例の半導体装置は、図１３及び図１４に示すように、回路形成部１８を囲むように半導体チップ１の外周に沿って、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ電気的に接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成る第１〜第３のシールリング２１〜２３が相互に絶縁されて設けられている構成において、３つのシールリング２１〜２３の長さ方向の一部にそれぞれスリット２１Ａ〜２３Ａが形成され、３つのシールリング２１〜２３のスリット２１Ａ〜２３Ａの長さ方向の形成位置が少なくとも隣接するシールリング同士ではずれているように設けられている。
【００７５】
ここで、上述したＮ型拡散領域１９及びコンタクト２５の形状は、第１〜第３のシールリング２１〜２３の形状に一致するように形成される。すなわち、上述したように各スリット２１Ａ〜２３Ａが設けられている第１〜第３のシールリング２１〜２３の形状に一致するように、Ｎ型拡散領域１９及びコンタクト２５の形状は、回路形成部１８を囲む半導体チップ１０の外周に沿ったいずれかの位置にスリットが設けられる形状に形成される。ただし、第１の層間絶縁膜８より下方部に形成されている絶縁保護膜６への水分等の浸入が明らかにないことが確認される場合は、Ｎ型拡散領域１９及びコンタクト２５の形状は必ずしも第１〜第３のシールリング２１〜２３の形状に一致させる必要はなく、その形状は問われない。
【００７６】
この例によれば、図１５に示すように、水分等の浸入経路６７は各シールリング２１〜２３の各スリット２１Ａ〜２３Ａとを結ぶ距離となるので、水分等の浸入を十分に阻止できるようになる。各スリット２１Ａ〜２３Ａの形成位置は、上述の浸入経路６７の距離が大きくなるように設定することが有効となる。また、このように水分等の浸入経路６７の距離を長くできることにより、ＥＭ（Ｅｌｅｃｔｒｏ−Ｍｉｇｒａｔｉｏｎ）の発生も十分に緩和することができる。
【００７７】
また、この例によれば、各シールリング２１〜２３は無端状でない構成となるので、半導体装置の製造プロセス中に磁場の発生を伴なっても、各シールリング２１〜２３に誘導電流は発生しなくなる。したがって、図３０を参照して説明したような、銅層が噴出するような現象は解消される。
【００７８】
次に、図１６及び図１７を参照して、この例の半導体装置のシールリングのスリットをダマシン配線技術を用いて製造する方法を工程順に説明する。
まず、図１６（ａ）に示すように、Ｐ型シリコン基板１の回路形成部１８に素子分離領域２を形成するのと同時に、基板１上のシールリングの形成予定領域に素子分離領域２を形成する。次に、回路形成部１８にソース領域あるいはドレイン領域となる一対のＮ型拡散領域３、４を形成するのと同時に、Ｎ型拡散領域１９を形成する。
【００７９】
次に、図１６（ｂ）に示すように、例えば第３のシールリング２３にスリット２３Ａを形成する例で説明すると、スリット形成予定領域のみにフォトリソグラフィにおけるレジストマスク（図示せず）を塗布した状態で、絶縁保護膜６、シリコン窒化膜２６とシリコン酸化膜２７との積層膜から成る第１の層間絶縁膜８のシールリング形成予定領域のエッチングを順次に行う。この結果、スリット形成予定領域には予めレジストマスクが塗布されているので、絶縁保護膜６、シリコン窒化膜２６及びシリコン酸化膜２７のいずれもがエッチングされないで残っている。
【００８０】
次に、図１７（ｃ）に示すように、上述したようにスリット形成予定領域にフォトリソグラフィにおけるレジストマスク（図示せず）を塗布した状態で、シリコン窒化膜３２と低誘電率膜３３とシリコン酸化膜３４との積層膜から成る第２の層間絶縁膜１１、シリコン窒化膜３９と低誘電率膜４０とシリコン酸化膜４１との積層膜から成る第３の層間絶縁膜１３のシールリング形成予定領域のエッチングを順次に行う。この時点でも、スリット形成予定領域には予めレジストマスクが塗布されているので、シリコン窒化膜３２、低誘電率膜３３、シリコン酸化膜３４、シリコン窒化膜３９、低誘電率膜４０及びシリコン酸化膜４１のいずれもがエッチングされないで残っている。
【００８１】
次に、図１７（ｄ）に示すように、上述したようにスリット形成予定領域にフォトリソグラフィにおけるレジストマスク（図示せず）を塗布した状態で、シリコン窒化膜４６と低誘電率膜４７とシリコン酸化膜４８との積層膜から成る第４の層間絶縁膜１５、シリコン窒化膜５３と低誘電率膜５４とシリコン酸化膜５５との積層膜から成る第５の層間絶縁膜１６のエッチングを順次に行う。この時点でも、スリット形成予定領域には予めレジストマスクが塗布されているので、シリコン窒化膜４６、低誘電率膜４７、シリコン酸化膜４８、シリコン窒化膜５３、低誘電率膜５４及びシリコン酸化膜５５のいずれもがエッチングされないで残っている。
このようにして、第３のシールリング２３のスリット形成予定領域にはスリット２３Ａが形成されることになる。第１及び第２のシールリング２１、２３に対しても同様な処理を行うことにより、それぞれスリット２１Ａ、２２Ａを形成することができる。
【００８２】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、各シールリングにスリットが形成されているので、磁場内に配置されても誘導電流の発生を防止することができる。
【００８３】
◇第４実施例
図１８は、この発明の第４実施例である半導体装置の構成を示す平面図、図１９は図１５のＣ−Ｃ矢視断面図である。この発明の第４実施例である半導体装置の構成が、上述の第１実施例のそれと大きく異なるところは、パッドクラック対策を講じるためにシールリングを設けるようにした点である。
この例の半導体装置は、図１８及び図１９に示すように、基板１の表面に組み立て用パッド７０が設けられた構成において、組み立て用パッド７０を囲むように、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ電気的に接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成るシールリング７１が無端状に設けられている。このシールリング７１は、図１９に示すように、Ｎ型拡散領域１９と電気的に接続されたコンタクト２５と、第１の配線層３１と、第１のビア配線層３８と、第２の配線層４５と、第２のビア配線層５２と、第３の配線層５９とを相互に接続することにより形成されている。
【００８４】
組み立て用パッド７０は、膜厚が４００〜３０００ｎｍのアルミニウム又はアルミニウムを主成分とするアルミニウム系金属から成り、図１９に示すように、回路形成部１８内に形成されている所望の回路素子から引き出されて、第３の配線層５９と同時に形成された膜厚が３００〜２０００ｎｍの銅又は銅を主成分とする銅系金属から成る最上配線層７２及び外部端子層８４と接続されている。なお、最上配線層７２等は、膜厚が１００〜２０００ｎｍのシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）、シリコン酸窒化膜（ＳｉＯＮ）等から成る絶縁膜７４により覆われて、この絶縁膜７４に開口されたコンタクトホール７５を通じて、最上配線層７２上に組み立て用パッド７０が配置されている。
【００８５】
また、組み立て用パッド７０は、膜厚が１〜１０μｍのポリイミド、シリコン窒化膜、シリコン酸窒化膜等から成るカバー絶縁膜７６により覆われて、このカバー絶縁膜７６に形成された開口部７７により露出された面７０Ａが最上配線層７２の直上に配置されている。この組み立て用パッド７０の露出面７０Ａに対して、ＬＳＩの組立て時に、各回路素子とＬＳＩの外部とを電気的に接続するためのワイヤがボンディングされる。あるいは、組み立て用パッド７０は、他の半導体チップと積層して相互に接続するフリップチップボンディングや、配線基板上に半導体チップをフェースダウンボンディングする場合の接続用端子としても用いられる。また、所望の層間絶縁膜にはシールリング７１に接続するための外部からの配線（図示せず）が形成されている。
なお、シールリング７１を形成するための具体的方法は、第１実施例において第１〜第３のシールリング２１〜２３を形成するために図９及び図１０を参照して説明したシングルダマシン配線技術、あるいは第２実施例において同第１〜第３のシールリング２１〜２３を形成するために図１２を参照して説明したデュアルダマシン配線技術を略そのまま適用することができるので、その説明は省略する。
【００８６】
ここで、カバー絶縁膜７６の開口底部内寸法Ｌ１、組み立て用パッド７０の外寸法Ｌ２、コンタクトホール寸法Ｌ３、シールリング７１の内寸法Ｌ４は、シールリング７１にカバー絶縁膜７６の開口部７７が内包されるように、必須設計制約として、Ｌ１＜Ｌ４、Ｌ１＜Ｌ２の関係を満足するように設定される。一方、組み立ての観点からは、Ｌ１とＬ３との関係は任意に選ぶことができる。
【００８７】
上述したように、組み立て用パッド７０を囲むようにシールリング７１を設けた半導体装置によれば、組み立て用パッド７０の露出面７０Ａに対してＬＳＩ組立て時に例えばワイヤをボンディングした際にワイヤボンディングによる荷重が加えられてパッドクラックが発生しても、ダイシング面から水分等が浸入した場合に、シールリング７１の存在により内部方向への水分等の浸入を阻止することができる。
【００８８】
なお、半導体基板１の表面には、組み立て用パッド７０と略同様に、トランジスタ、抵抗等の単体の回路素子の特性を評価するための特性評価用パッド、及び特性に応じた評価を行って選別するための選別評価用パッドが設けられている。これらのパッドは、組み立て用パッド７０と略同様な構造に形成される。そして、特性評価用パッドあるいは選別評価用パッドに対しては、製品出荷選別工程時等に特性評価及び選別評価を行うために電気測定装置のテストプローバーが接触される。このとき、各パッドにはテストプローバーの接触による荷重が加えられるので、組み立て用パッド７０の場合と同様に、パッドクラックが発生し易くなっているため耐湿性が低下する。したがって、上述した組み立て用パッド７０に代えて、特性評価用パッドあるいは選別評価用パッドを設けた場合にも、これらのパッドを囲むように上述のシールリング７１と同様なシールリングを設けることにより、製品出荷選別工程時等に特性評価あるいは選別評価を行うために各パッドにテストプローバーの接触による荷重が加えられてパッドクラックが発生しても、ダイシング面から水分等が浸入した場合に、そのシールリングの存在により内部方向への水分等の浸入を阻止することができるようになる。
【００８９】
このように、この例の半導体装置によれば、組み立て用パッド７０、特性評価用パッドあるいは選別評価用パッドを囲むように、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成るシールリング７１が設けられているので、パッドクラックが発生しても、シールリング７１の存在により内部方向への水分等の浸入を阻止することができる。
したがって、組み立て用パッド、特性評価用パッドあるいは選別評価用パッドを設けた構成において、パッドクラックが発生しても十分に耐湿性を向上させることができる。
【００９０】
◇第５実施例
図２０は、この発明の第５実施例である半導体装置の構成を示す断面図である。この発明の第５実施例である半導体装置の構成が、上述の第４実施例のそれと大きく異なるところは、組み立て用パッドの配置を変更して設けるようにした点である。
この例の半導体装置は、図２０に示すように、組み立て用パッド７０が第３の配線層５９と同時に形成された膜厚が３００〜２０００ｎｍの銅又は銅を主成分とする銅系金属から成る外部端子層８４と接続されている。
また、第４実施例と同様に、シールリング７１にカバー絶縁膜７６の開口部７７が内包されるように、必須設計制約として、Ｌ１＜Ｌ４、Ｌ１＜Ｌ２の関係を満足するように設定される。一方、組み立ての観点からは、Ｌ１とＬ３との関係は任意に選ぶことができる。
これ以外は、上述した第４実施例と略同様である。それゆえ、図２０において、図１８及び図１９の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００９１】
この例の半導体装置によれば、例えば組み立て用パッド７０の露出面７０Ａが下層配線である外部端子層８４の直上からずれて配置されているので、この露出面７０Ａに対してＬＳＩ組立て時に例えばワイヤをボンディングした際にワイヤボンディングによる荷重が加えられても、半導体チップに直接かかる荷重を抑えることができる。したがって、パッドクラックの発生の度合いを和らげることができるようになり、組立強度を向上させることができる。これは、組み立て用パッド７０に代えて特性評価用パッドあるいは選別評価用パッドを設けた場合も同様である。
【００９２】
このように、この例の構成によっても、第４実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、パッドクラックの発生の度合いを和らげることができるので、組立強度を向上させることができる。
【００９３】
◇第６実施例
図２１は、この発明の第６実施例である半導体装置の構成を示す断面図である。この発明の第６実施例である半導体装置の構成が、上述の第４実施例のそれと大きく異なるところは、パッドクラック対策を講じるために有底状シールリングを設けるようにして点である。
この例の半導体装置は、図１９の第４実施例に示したように、組み立て用パッド７０が第３の配線層５９と同時に形成された銅又は銅を主成分とする銅系金属から成る最上配線層７２と接続され、かつ外部端子層８４に接続されている構成において、図２１に示すように、組み立て用パッド７０を囲むように、有底状シールリング７８が無端状に設けられている。この有底状シールリング７８は、最上配線層７２の直下に形成された底部導電層としての第２の配線層７９と、第２のビア配線層５２と、第３の配線層５９とを相互に接続することにより形成されている。
【００９４】
すなわち、この例の半導体装置は、図１９の第４実施例に示したようにＮ型拡散領域１９に電気的に接続されたシールリング７１の代わりに、図２１に示すように、底部導電層としての第２の配線層７９と、第２のビア配線層５２と、第３の配線層５９とが相互に接続された有底状シールリング７８が設けられて、この有底状シールリング７８により組み立て用パッド７０が囲まれている。有底状シールリング７８を形成するための具体的方法は、第１実施例において第１〜第３のシールリング２１〜２３を形成するために図９及び図１０を参照して説明したシングルダマシン配線技術、あるいは第２実施例において同第１〜第３のシールリング２１〜２３を形成するために図１２を参照して説明したデュアルダマシン配線技術を適用することができる。例えば、有底状シールリング７８を構成している底部導電層としての第２の配線層７９を形成するには、図１０において第２の配線層４５を形成するとき、最上配線層７２の底部を十分にカバーするような広さに形成する。
また、第４実施例と同様に、シールリング７１にカバー絶縁膜７６の開口部７７が内包されるように、必須設計制約として、Ｌ１＜Ｌ４、Ｌ１＜Ｌ２の関係を満足するように設定される。一方、組み立ての観点からは、Ｌ１とＬ３との関係は任意に選ぶことができる。
【００９５】
上述したように、組み立て用パッド７０を囲むように有底状シールリング７８を設けた半導体装置によれば、底部導電層としての第２の配線層７９を第２の層間絶縁膜１３に形成したことにより、この第２の層間絶縁膜１３の下方の領域を自由な領域として確保することができる。したがって、その自由な領域を配線引き回し領域等として利用することができるので、半導体チップの利用率を拡大することができ、特に高集積度のＬＳＩにおいては有効となる。また、この例のように、全体にわたって同電位の有底状シールリング７８を設けることにより、図１３の第３実施例に示したように、各シールリング２１〜２３にスリットを形成しなくとも、磁場内に配置されても誘導電流の発生を防止することができる。組み立て用パッド７０に代えて特性評価用パッドあるいは選別評価用パッドを設けた場合も同様である。
【００９６】
このように、この例の構成によっても、第４実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、各パッドを囲むように有底状シールリングを設けたので、底部導電層の下方の領域を自由な領域として確保することができ、半導体チップの利用率を拡大することができる。
【００９７】
◇第７実施例
図２２は、この発明の第７実施例である半導体装置の構成を示す断面図である。この発明の第７実施例である半導体装置の構成が、上述の第５実施例のそれと大きく異なるところは、パッドクラック対策を講じるために有底状シールリングを設けるようにした点である。
この例の半導体装置は、図２０の第５実施例に示したように、組み立て用パッド７０が第３の配線層５９と同時に形成された外部端子層８４と接続されている構成において、図２２に示すように、組み立て用パッド７０を囲むように、有底状シールリング７８が無端状に設けられている。この有底状シールリング７８は、図２１の第６実施例におけるそれと略同様に形成されている。
また、第５実施例と同様に、シールリング７１にカバー絶縁膜７６の開口部７７が内包されるように、必須設計制約として、Ｌ１＜Ｌ４、Ｌ１＜Ｌ２の関係を満足するように設定される。一方、組み立ての観点からは、Ｌ１とＬ３との関係は任意に選ぶことができる。
これ以外は、上述した第５実施例と略同様であるので、図２２において、図２０の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００９８】
このように、この例の構成によっても、第５実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、各パッドを囲むように有底状シールリングを設けたので、底部導電層の下方の領域を自由な領域として確保することができ、半導体チップの利用率を拡大することができる。
【００９９】
◇第８実施例
図２３は、この発明の第８実施例である半導体装置の構成を示す平面図、図２４は図２３のＤ−Ｄ矢視断面図である。この発明の第８実施例である半導体装置の構成が、上述の第４実施例のそれと大きく異なるところは、パッドクラック対策に代えてヒューズ素子クラック対策を講じるためにシールリングを設けるようにした点である。
この例の半導体装置は、図２３及び図２４に示すように、基板１の表面に複数のヒューズ素子８０が設けられた構成において、複数のヒューズ素子８０を囲むように、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ電気的に接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成るシールリング８１が無端状に設けられている。このシールリング７１は、Ｎ型拡散領域１９と電気的に接続されたコンタクト２５と、第１の配線層３１と、第１のビア配線層３８と、第２の配線層４５と、第２のビア配線層５２と、第３の配線層５９とを相互に接続することにより形成されている。このシールリング８１を形成するための具体的方法は、第１実施例において第１〜第３のシールリング２１〜２３を形成するために図９及び図１０を参照して説明したシングルダマシン配線技術、あるいは第２実施例において同第１〜第３のシールリング２１〜２３を形成するために図１２を参照して説明したデュアルダマシン配線技術を適用することができる。
【０１００】
複数のヒューズ素子８０は、膜厚が２０〜３０ｎｍのチタン窒化膜、銅系金属又はアルミニウム系金属から成り、シリコン酸化膜等から成る第６の層間絶縁膜８２上に形成されて、第６の層間絶縁膜８２内に形成されたコンタクト８３を介して、第５の層間絶縁膜１６内に形成された外部端子層８４と電気的に接続されている。外部端子層８４は、第３の配線層５９を形成する工程と同時に形成される。そして、ヒューズ素子８０は、シリコン酸化膜、シリコン窒化膜等から成る第１のカバー絶縁膜８６を介して、ポリイミド膜等から成る第２のカバー絶縁膜８７に形成された開口部７７により間接的に露出される面８０Ａに対して、後述するようなレーザトリミングが行われる。
【０１０１】
ヒューズ素子８０は、半導体装置に半導体メモリを搭載したときに、回路形成部１８内に形成されている所望の回路素子と電気的に接続されて、不良ビットの置き換えを行うために用いられ、予め複数のヒューズ素子８０が用意される。そして、不良ビットの置き換えを行う場合は、その不良ビットを構成しているヒューズ素子８０の露出面８０Ａに対してレーザトリミングを行って導電経路の一部を遮断する。このようなヒューズ素子８０に対してレーザトリミングを行う場合に、層間絶縁膜に部分的にクラック、いわゆるヒューズ素子クラックが発生し易くなっている。そして、前述したような組み立て用パッド７０等におけるパッドクラックの場合と同様に、ダイシング面から水分等が浸入した場合に、ヒューズ素子クラック個所からその水分等が浸入するようになるので、耐湿性が低下する。したがって、ヒューズ素子クラック対策を講じることが必要になっていた。
ここで、シールリング８１に第２のカバー絶縁膜８７の開口部７７が内包されるように、必須設計制約として、第２のカバー絶縁膜８７の開口底部内寸法Ｌ５＜シールリング８１の内寸法Ｌ６、の関係を満足するように設定される。
【０１０２】
上述したように、複数のヒューズ素子８０を囲むようにシールリング８１を設けた半導体装置によれば、複数のヒューズ素子８０の露出面８０Ａに対して第１のカバー絶縁膜８６を介してレーザトリミングが行われてヒューズ素子クラックが発生しても、ダイシング面から水分等が浸入した場合に、シールリング８１の存在により内部方向への水分等の浸入を阻止することができる。
【０１０３】
このように、この例の半導体装置によれば、複数のヒューズ素子８０を囲むように、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成るシールリング８が設けられているので、ヒューズ素子クラックが発生しても、シールリング８１の存在により内部方向への水分等の浸入を阻止することができる。
したがって、複数のヒューズ素子を設けた構成において、ヒューズ素子クラックが発生しても十分に耐湿性を向上させることができる。
【０１０４】
◇第９実施例
図２５は、この発明の第９実施例である半導体装置の構成を示す断面図である。この発明の第９実施例である半導体装置の構成が、上述の第８実施例のそれと大きく異なるところは、ヒューズ素子クラック対策を講じるために有底状シールリングを設けるようにして点である。
この例の半導体装置は、図２４の第８実施例に示したように、複数のヒューズ素子８０が設けられた構成において、図２５に示すように、複数のヒューズ素子８０を囲むように、有底状シールリング８５が無端状に設けられている。この有底状シールリング８５は、図２１の第６実施例におけるそれと略同様に形成されている。
また、シールリング８１に第２のカバー絶縁膜８７の開口部７７が内包されるように、必須設計制約として、Ｌ５＜Ｌ６の関係を満足するように設定される。
【０１０５】
このように、この例の構成によっても、第８実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、複数のヒューズ素子を囲むように有底状シールリングを設けたので、底部導電層の下方の領域を自由な領域として確保することができ、半導体チップの利用率を拡大することができる。
【０１０６】
◇第１０実施例
図２６は、この発明の第１０実施例である半導体装置の構成を示す断面図である。この発明の第１０実施例である半導体装置の構成が、上述の第８実施例のそれと大きく異なるところは、シールリングに対してヒューズ素子の配置を変更するようにした点である。
この例の半導体装置は、図２４の第８実施例に示したように、複数のヒューズ素子８０がシールリング８１により囲まれている構成において、図２６に示すように、ヒューズ素子８０の両電極としてのコンタクト８８は、シールリング８１を構成している第３の配線層５９とは分離して形成されている。すなわち、第３の配線層５９とは第７の間絶縁膜８９を介して分離された第６の層間絶縁膜８２にコンタクト８８が形成されている。これによって、第５の層間絶縁膜１６に上記両電極としてのコンタクト８８をビア配線により形成する必要がないので、製造工程を削減でき、コストダウンに寄与することができる。
これ以外は、上述した第８実施例と略同様であるので、図２６において、図２４の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【０１０７】
このように、この例の構成によっても、第８実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、複数のヒューズ素子をシールリングとは分離して形成することができるので、工程削減を図ることができる。
【０１０８】
◇第１１実施例
図２７は、この発明の第１１実施例である半導体装置の構成を示す断面図である。この発明の第１１実施例である半導体装置の構成が、上述の第９実施例のそれと大きく異なるところは、シールリングに対してヒューズ素子の配置を変更するようにした点である。
この例の半導体装置は、図２５の第９実施例に示したように、複数のヒューズ素子８０が有底状シールリング８５により囲まれている構成において、ヒューズ素子８０の両電極としてのコンタクト８８は、シールリング８１を構成している第３の配線層５９とは分離して形成されている。すなわち、第３の配線層５９とは第７の間絶縁膜８９を介して分離された第６の層間絶縁膜８２にコンタクト８８が形成されている。これによって、第５の層間絶縁膜１６に上記両電極としてのコンタクト８８をビア配線により形成する必要がないので、製造工程を削減でき、コストダウンに寄与することができる。
これ以外は、上述した第９実施例と略同様であるので、図２７において、図２５の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【０１０９】
このように、この例の構成によっても、第９実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、複数のヒューズ素子をシールリングとは独立して形成することができるので、工程削減を図ることができる。
【０１１０】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば第１実施例ではシールリングを３つ設けた例で説明したがこれに限らず、シールリングは少なくとも２つ設けられていればよい。また、第３実施例ではスリットを形成したシールリングを３つ設けた例で説明したが、このシールリングは少なくとも２つ設けられていればよい。すなわち、スリットを形成したシールリングを２つ設けておけば、２つのシールリングのスリットの形成位置が相互にずれるように形成しておく限り、外側あるいは内側のシールリングのスリットに隣接した位置には必ず内側あるいは外側のシールリングが存在しているので、ダイシング面から水分等が浸入しても浸入経路の距離を十分に稼ぐことができるため、十分に耐湿性を向上させることができる。
【０１１１】
また、第１実施例ではシングルダマシン技術を用いて製造した例を、第２実施例ではデュアルダマシン技術を用いて製造した例を示したが、これらに限らずシングルダマシン技術とデュアルダマシン技術とを組み合わせて製造することができる。この場合は、第１の配線層をシングルダマシン技術を用いて製造し、第２の配線層以降はシングルダマシン技術あるいはデュアルダマシン技術のいずれかを選択して製造することが望ましい。例えば、第２の配線層をシングルダマシン技術を用いて、第３の配線層をデュアルダマシン技術を用いてそれぞれ製造するようにする。また、第３実施例においても、シングルダマシン技術あるいはデュアルダマシン技術を用いて、さらには上述のように両者を組み合わせて製造することもできる。これは、第４〜第１１実施例においても同様である。また、第４〜第１１実施例において、シールリングあるいは有底状シールリングは複数設けるようにしてもよい。
【０１１２】
また、各実施例ではシールリングあるいは有底状シールリングを構成する導電層としては銅を用いる例で説明したがこれに限らず、銅を主成分としてこれに錫（Ｓｎ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、鉛（Ｐｂ）、アルミニウム、シリコン、チタン等の他の材料を微量含有した銅系金属を用いるようにしてもよい。また、各実施例では第１〜第５の５層にわたる層間絶縁膜を形成してそれぞれに導電層を形成してシールリングを設ける例で説明したが、６層以上の層間絶縁膜を形成する場合でも適用することができる。また、各実施例では層間絶縁膜の主要部を構成している低誘電率膜としてＳｉＬＫを用いる例で説明したがこれに限らず、ＭＳＱ（Ｍｅｔｈｙｌ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜、ＨＳＱ（Ｈｙｄｒｏｇｅｎ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜、あるいはＬ−Ｏｘ（Ｌａｄｄｅｒ−ｏｘｉｄｅ：ＮＥＣ社の登録商標）等の他の誘電膜を用いてもよい。また、層間絶縁膜としてはシリコン酸化膜あるいはシリコン窒化膜を用いる例に限らず、ＢＳＧ（Ｂｒｏｎ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜等の他の絶縁膜を用いることもできる。また、第２の銅の拡散防止膜としてはシリコン窒化膜に例をあげて説明したがこれに限らず、シリコン炭化膜（ＳｉＣ）、シリコン炭窒化膜（ＳｉＣＮ）のようなＳｉＣ系膜等の他の膜を用いることができる。また、フォトリソグラフィ技術によるパターン形成技術に限らずに、ＥＢ（エレクトロンビーム）リソグラフィ技術等の他のリソグラフィ技術を用いることができる。また、シールリングを接続する拡散領域の導電型はＮ型、Ｐ型のいずれでもよい。
【０１１３】
【発明の効果】
以上説明したように、この発明の半導体装置によれば、複数の層間絶縁膜にはそれぞれ回路形成部を囲むように半導体チップの外周に沿って配線溝が形成されて、各配線溝内には第１の銅の拡散防止膜を介して銅又は銅を主成分とする導電層が埋設され、かつ導電層は互いが接続されるように埋設され、複数の層間絶縁膜の相互間には第１の銅の拡散防止膜と接続されるように第２の銅の拡散防止膜が形成されているので、ダイシング面から水分等が浸入しても第１及び第２の銅の拡散防止膜の存在により内部方向への水分等の浸入を阻止することができる。また、この発明の半導体装置によれば、回路形成部を囲むように半導体チップの外周に沿って、素子分離領域により囲まれた拡散領域にそれぞれ電気的に接続されるように、各層間絶縁膜の膜厚方向に延在した導電層から成る複数本のシールリングが相互に絶縁されて設けられているので、ダイシング面から水分等が浸入しても複数本のシールリングの存在により内部方向への水分等の浸入を阻止することができる。
また、この発明の半導体装置によれば、各シールリングにスリットが形成されているので、磁場内に配置されても電流は誘起されない。
また、この発明の半導体装置の製造方法によれば、ダマシン配線技術を用いることにより回路形成部に多層配線を形成する工程と同時に、複数のシールリングを形成することができるので、コストアップを伴うことなく簡単にシールリングを設けることができる。
したがって、回路形成部を囲むシールリングを設けた構成において、十分に耐湿性を向上させ、あるいは、シールリングに誘導電流を発生させるのを防止することができる。
また、この発明の半導体装置によれば、組み立て用パッド、特性評価用パッドあるいは選別評価用パッドを設けた構成において、各パッドを囲むようにシールリングあるいは有底状シールリングを設けたので、パッドクラックが発生しても、ダイシング面から水分等が浸入した場合に、シールリングの存在により内部方向への水分等の浸入を阻止することができる。
また、この発明の半導体装置によれば、不良回路素子の置き換えを行う複数のヒューズ素子を設けた構成において、複数のヒューズ素子を囲むようにシールリングあるいは有底状シールリングを設けたので、ヒューズ素子クラックが発生しても、ダイシング面から水分等が浸入した場合に、シールリングの存在により内部方向への水分等の浸入を阻止することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体装置の構成を示す平面図である。
【図２】図１のＡ−Ａ矢視断面図である。
【図３】同半導体装置のシールリングをシングルダマシン配線技術を用いて製造した具体的な構成を示す断面図である。
【図４】同半導体装置のシールリングの動作を概略的に示す図である。
【図５】同半導体装置においてダイシング面から水分等が侵入する状況を示す断面図である。
【図６】同半導体装置においてダイシング面から水分等が侵入する状況を示す断面図である。
【図７】同半導体装置を水分含有雰囲気内で加圧試験を施した結果を概略的に示す図である。
【図８】同半導体装置の寿命試験結果を示す図である。
【図９】同半導体装置のシールリングをシングルダマシン技術を用いて製造する方法を工程順に示す工程図である。
【図１０】同半導体装置のシールリングをシングルダマシン技術を用いて製造する方法を工程順に示す工程図である。
【図１１】この発明の第２実施例である半導体装置のシールリングをデュアルダマシン配線技術を用いて製造した具体的な構成を示す断面図である。
【図１２】同半導体装置のシールリングをデュアルダマシン技術を用いて製造する方法の主要部を工程順に示す工程図である。
【図１３】この発明の第３実施例である半導体装置の構成を示す平面図である。
【図１４】図１３のＢ−Ｂ矢視断面図である。
【図１５】同半導体装置においてダイシング面から水分等が侵入する状況を示す平面図である。
【図１６】同半導体装置のシールリングのスリットをダマシン技術を用いて製造する方法を工程順に示す工程図である。
【図１７】同半導体装置のシールリングのスリットをダマシン技術を用いて製造する方法を工程順に示す工程図である。
【図１８】この発明の第４実施例である半導体装置の構成を示す平面図である。
【図１９】図１８のＣ−Ｃ矢視断面図である。
【図２０】この発明の第５実施例である半導体装置の構成を示す断面図である。
【図２１】この発明の第６実施例である半導体装置の構成を示す断面図である。
【図２２】この発明の第７実施例である半導体装置の構成を示す断面図である。
【図２３】この発明の第８実施例である半導体装置の構成を示す平面図である。
【図２４】図２０のＤ−Ｄ矢視断面図である。
【図２５】この発明の第９実施例である半導体装置の構成を示す断面図である。
【図２６】この発明の第１０実施例である半導体装置の構成を示す断面図である。
【図２７】この発明の第１１実施例である半導体装置の構成を示す断面図である。
【図２８】従来の半導体装置の構成を示す断面図である。
【図２９】従来の半導体装置の問題点を概略的に示す図である。
【図３０】従来の半導体装置の問題点を概略的に示す図である。
【符号の説明】
１ 半導体基板
２ 素子分離領域
３、４、１９ 拡散領域
５ ゲート部
６ 絶縁保護膜
７（７Ａ〜７Ｃ） 回路形成部のコンタクト
Ｔｒ ＮチャネルＭＯＳ型トランジスタ
８ 第１の層間絶縁膜
９（９Ａ〜９Ｃ） 第１の配線層
１０ 半導体チップ
１１ 第２の層間絶縁膜（第１のビア層間絶縁膜）
１２ ビア配線層
１３ 第３の層間絶縁膜
１４ 第２の配線層
１５ 第４の層間絶縁膜（第２のビア層間絶縁膜）
１６ 第５の層間絶縁膜
１７ パッシベーション膜
１８ 回路形成部
２０ ダイシング面
２１ 第１のシールリング
２２ 第２のシールリング
２３ 第３のシールリング
２１Ａ〜２３Ａ スリット
２４、７５ コンタクトホール
２５、８３、８８ コンタクト
２６、３２、３９、４６、５３、６０、６３ シリコン窒化膜
２７、３４、４１、４８、５５、６１、６２ シリコン酸化膜
２８、４２、５６ トレンチ（配線溝）
２９、３６、４３、５０、５７、７３ バリアメタル
３０、３７、４４、５１、５８ 銅層
３１ 第１の配線層
３３、４０、４７、５４ 低誘電率膜
３５、４９ ビアホール（ビア配線溝）
３８ 第１のビア配線層
４５ 第２の配線層
５２ 第２のビア配線層
５９ 第３の配線層
６４〜６６ 矢印
６７ 水分等の侵入経路
７０ 組み立て用パッド
７０Ａ 組み立て用パッドの露出面
７１、８１ シールリング
７２ 最上配線層
７４ 絶縁膜
７６、８６、８７ カバー絶縁膜
７７ 開口部
７８、８５ 有底状シールリング
７９ 第２の配線層（底部配線層）
８０ ヒューズ素子
８０Ａ ヒューズ素子の間接的な露出面
８２ 第６の層間絶縁膜
８４ 外部端子層
７６、８６、８７ カバー絶縁膜
８９ 第７の層間絶縁膜
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に係り、詳しくは、半導体基板からダイシングにより分離された半導体チップのダイシング面からの水分、湿気等の浸入を防止するシールリングを設けた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の代表として知られているマイクロプロセッサやメモリ等のＬＳＩ（大規模集積回路）は、集積度の向上につれて個々の素子の寸法は益々微細化されてきており、これに伴って各素子を構成する半導体領域の寸法も微細化されてきている。また、各半導体領域に接続する配線を形成する場合、配線を半導体基板の平面方向に形成するだけでは高集積度に対応した高い配線密度が確保できないので、配線を半導体基板の厚さ方向に多層にわたって形成するようにした多層配線技術が採用されてきている。ＬＳＩにおいて典型的なマイクロプロセッサの例では、６〜９層にも及ぶ多層配線構造が実現されている。
【０００３】
このように多層配線構造を採用しているＬＳＩにおいては、配線の抵抗値が動作速度等の特性に大きな影響を与えるので、低い抵抗値の配線が望まれている。従来からＬＳＩを含めた半導体装置の配線材料として、電気的特性、加工性等の点で優れているアルミニウム（Ａｌ）又はアルミニウムを主成分とするアルミニウム系金属が一般に用いられているが、このアルミニウム系金属は、エレクトロマイグレーション耐性、ストレスマイグレーション耐性等に弱いという欠点がある。このため、アルミニウム系金属に代ってこれよりも抵抗値が小さくて、エレクトロマイグレーション耐性、ストレスマイグレーション耐性等に優れている銅（Ｃｕ）又は銅を主成分とする銅系金属が用いられる傾向にある。
【０００４】
ところで、銅系金属を用いて配線を形成する場合、銅系化合物は蒸気圧が低いので、アルミニウム系金属のようにドライエッチング技術を利用して所望の形状にパターニングするのが困難となる。このため銅系金属を用いて配線を形成する場合は、半導体基板上に形成した層間絶縁膜に予め配線溝を形成した上で、この配線溝を含む全面に銅系金属膜を形成した後、層間絶縁膜上の不要な銅系金属膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械研磨）法等により除去して、配線溝内のみに残した（埋設した）銅系金属膜を配線とするようにした、シングルダマシン（Ｓｉｎｇｌｅ Ｄａｍａｓｃｅｎｅ）配線技術が知られている。また、多層配線における微細化配線に適した構造として、シングルダマシン配線技術を発展させたデュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）配線技術が採用されている。
【０００５】
上述のデュアルダマシン配線構造は、予め下層配線を形成した半導体基板上にビア層間絶縁膜及び配線層間絶縁膜を積層した後、これらの層間絶縁膜にそれぞれビアホール及び上層配線溝を形成し、次に全面に銅系金属膜を形成した後不要な銅系金属膜をＣＭＰ法等により除去して、ビアホール内及び上層配線溝内のみに銅系金属膜を残すようにしてビアプラグ及び上層配線を同時に形成するようにしたものである。このような構成により、ビアプラグを通じて下層配線と上層配線とが接続されたデュアルダマシン配線構造が得られる。
【０００６】
また、多層配線構造を有する半導体装置では、下層配線と上層配線との間に存在している層間絶縁膜によって形成される配線間容量（以下、単に容量とも称する）の増加や、微細化に伴って平面方向の配線間隔が狭くなったことによる配線間容量の増加等により、信号遅延が生じて高速動作に影響を受ける。したがって、層間絶縁膜による容量の減少を図るべく、層間絶縁膜としては低誘電率膜（いわゆるｌｏｗ−κ絶縁膜）が用いられる傾向にある。
【０００７】
ところで、ＬＳＩの製造ではウエハ状態の半導体基板に必要な回路素子を集積した後、半導体基板をダイシングにより個々の半導体チップに分離することが行われるが、このとき半導体チップのダイシング面である層間絶縁膜の側壁が露出されるので、このダイシング面から水分、湿気等（以下、水分等と称する）が浸入するようになって、耐湿性が低下する。特に、上述したような多層配線構造を採用しているＬＳＩでは層間絶縁膜の層数が多くなっているので、その傾向が大きくなる。したがって、リーク電流が増加したり、低誘電率膜の誘電率が増加する等の欠点が生ずるので耐湿性の向上を図ることが要求されている。
【０００８】
また、ＬＳＩの製造ではウエハ状態の半導体基板に必要な回路素子を集積する際に、各回路素子とＬＳＩの外部とを電気的に接続するためのボンディング用パッドのような組み立て用パッド、ＬＳＩ内特性評価用パッドあるいは選別評価用パッド等の各種パッドが半導体基板の表面に設けられる。そして、組み立て用パッドに対してはＬＳＩ組立て時に例えばワイヤをボンディングし、特性評価用パッドあるいは選別評価用パッドに対しては、製品出荷選別工程時等に電気測定装置のテストプローバーを接触して特性評価及び選別評価を行う。このように予め半導体基板の表面に形成された各パッドに対しては、ワイヤボンディングによる荷重、あるいはテストプローバーの接触による荷重が加えられるので、各パッド直下の層間絶縁膜を含む半導体チップの個所にクラック、いわゆるパッドクラックが発生し易くなっている。この結果、前述のようにダイシング面から水分等が浸入した場合に、パッドクラック個所からその水分等が浸入するようになるので、耐湿性が低下する。したがって、パッドクラック対策を講じることが必要になっている。
【０００９】
上述したようなダイシング面からの水分等の浸入を防止して耐湿性の向上を図るように構成した半導体装置が開示されている（例えば、特許文献１参照。）。同半導体装置は、図２８に示すように、半導体チップ１０１の回路形成部１０２とダイシングライン部１０３との間に、回路形成部１０２を囲むようにシールリング１０４が設けられている。ここで、シールリング１０４は、第１の層間絶縁膜間１０５に開口された３つの第１のシール溝１０６にそれぞれバリアメタル１０７を介して設けられたタングステンプラグ１０８と、各タングステンプラグ１０８を全て覆う第１層目のメタル電極１０９と、第２の層間絶縁膜１１０に開口された２つの第２のシール溝１１１にそれぞれバリアメタル１１２を介して設けられ、上記第１層目のメタル電極１０９を覆う第２のタングステンプラグ１１３と、各タングステンプラグ１１３を全て覆う第２層目のメタル電極１１４とが順次に積層されて構成されている。
上述したような構成によれば、ダイシングライン部１０３がダイシングされて層間絶縁膜の側壁が露出されても、ダイシング面から進入する水分等は上記シールリング１０４の存在により阻止されるので、耐湿性の向上を図ることができるとされている。
【００１０】
【特許文献１参照】
特開２０００−２３２１０４号公報（第３〜５頁、図１）。
【００１１】
【発明が解決しようとする課題】
ところで、特許文献１記載の従来の半導体装置では、シールリングを構成する配線層と層間絶縁膜との界面の耐湿性に問題があり、その結果、多重のタングステンプラグをシールリングの一部とする構成であっても半導体装置の耐湿性を十分に向上させることが困難である、という問題がある。
すなわち、特許文献１に開示されている半導体装置に設けられているシールリング１０４は、図２８に示したように、回路形成部１０２を多重に囲むように形成されるタングステンプラグ１０８及び１１３と、物理的に一つの領域として形成される第１層目のメタル電極１０９及び第２層目のメタル電極１１４から構成されている。それら第１及び第２層目のメタル電極１０９及び１１４は、ともに、第２の層間絶縁膜１１０と積層された構造を有する。
このメタル電極１０９及び１１４と層間絶縁膜１１０との界面は、一般的に、耐湿性が弱く、ダイシング時にチッピングが発生した場合、ダイシング面から浸入する水分等が容易にメタル電極１０９及び１１４に到達する。この結果、第１もしくは第２層目のメタル電極１０９もしくは１１４の劣化が始まり、劣化したそれらのメタル電極１０９もしくは１１４からさらに内部に水分等の浸入が進行する。回路形成部１０２に水分等が浸入すると、リーク電流の増加、低誘電率膜の誘電率の増加等が発生して、半導体装置の信頼性を低下させるようになる。特に、シールリング１０４の上部部分は第２層目のメタル電極１１４しか存在していないので、その傾向が大きくなる。
【００１２】
また、特許文献１記載の従来の半導体装置では、シールリングが無端状（エンドレス状）に形成されているので、半導体装置の製造プロセス中に磁場の発生を伴うと、シールリングに誘導電流が発生する、という問題がある。
すなわち、半導体装置の製造プロセスにおいてはプラズマを利用したＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法のような成膜技術、あるいはドライエッチング技術等のプロセス技術が広く実施されているが、このようにプラズマを利用したプロセス技術は磁場の発生を伴うので、図２９に示すように、発生した磁場Ｈがシールリング１０４と鎖交するようになるので、シールリング１０４に電流Ｉが誘起されるようになる。この結果、例えば銅配線形成のためにプラズマエッチングを行った例をあげて説明すると、図３０に示すように、その誘起電流の影響で銅層１１５がビアホール１１６周囲に噴出するような現象が観察される。したがって、銅配線不良が生ずるようになり、製造歩留を低下させるようになる。
【００１３】
また、特許文献１記載の従来の半導体装置では、ダイシング面からの水分等の浸入に対する対策については考慮されているが、前述したようなパッドクラック対策については全く考慮されていない。
【００１４】
この発明は、上述の事情に鑑みてなされたもので、回路形成部を囲むシールリングを設けた構成において、十分に耐湿性を向上させることができるようにした半導体装置及びその製造方法を提供することを目的としている。
【００１５】
また、この発明は、上述の事情に鑑みてなされたもので、回路形成部を囲むシールリングを設けた構成において、シールリングに誘導電流が発生しないように構成した半導体装置及びその製造方法を提供することを目的としている。
【００１６】
また、この発明は、上述の事情に鑑みてなされたもので、組み立て用パッド、特性評価用パッドあるいは選別評価用パッドを設けた構成において、パッドクラックが発生しても十分に耐湿性を向上させることができるようにした半導体装置及びその製造方法を提供することを目的としている。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置に係り、上記複数の層間絶縁膜にはそれぞれ上記回路形成部を囲むように上記半導体チップの外周に沿って配線溝が形成されて、各配線溝内には第１の銅の拡散防止膜を介して銅又は銅を主成分とする導電層が埋設され、かつ該導電層は互いが接続されるように埋設され、上記複数の層間絶縁膜の相互間には上記第１の銅の拡散防止膜と接続されるように第２の銅の拡散防止膜が形成されていることを特徴としている。
【００１８】
また、請求項２記載の発明は、請求項１記載の半導体装置に係り、上記導電層が上記半導体基板に形成されている拡散領域に接続されていることを特徴としている。
【００１９】
また、請求項３記載の発明は、半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置に係り、上記回路形成部を囲むように上記半導体チップの外周に沿って、上記半導体基板に接続されるように、上記層間絶縁膜の膜厚方向に延在した導電層から成る複数のシールリングが相互に絶縁されて設けられていることを特徴としている。
【００２０】
また、請求項４記載の発明は、請求項３記載の半導体装置に係り、上記複数のシールリングの長さ方向の一部にそれぞれスリットが形成され、上記複数のシールリングのそれぞれの上記スリットの長さ方向の形成位置が少なくとも隣接するシールリング同士ではずれていることを特徴としている。
【００２１】
また、請求項５記載の発明は、請求項３又は４記載の半導体装置に係り、上記回路形成部の上記多層配線がダマシン配線構造から構成されている場合、上記複数のシールリングは上記ダマシン配線構造から構成されていることを特徴としている。
【００２２】
また、請求項６記載の発明は、請求項５記載の半導体装置に係り、上記ダマシン配線構造がシングルダマシン配線構造から構成されていることを特徴としている。
【００２３】
また、請求項７記載の発明は、請求項５記載の半導体装置に係り、上記ダマシン配線構造がデュアルダマシン配線構造から構成されていることを特徴としている。
【００２４】
また、請求項８記載の発明は、請求項５記載の半導体装置に係り、上記ダマシン配線構造がシングルダマシン配線構造とデュアルダマシン配線構造との組み合わせから構成されていることを特徴としている。
【００２５】
また、請求項９記載の発明は、請求項３乃至８のいずれか１に記載の半導体装置に係り、上記複数のシールリングがそれぞれ上記半導体基板に形成されている拡散領域に接続されていることを特徴としている。
【００２６】
また、請求項１０記載の発明は、請求項３乃至９のいずれか１に記載の半導体装置に係り、上記複数のシールリングがそれぞれ上記半導体基板に形成されている拡散領域にコンタクトを介して接続され、該コンタクト及び拡散領域の形状が上記複数のシールリングの形状に一致するように形成されていることを特徴としている。
【００２７】
また、請求項１１記載の発明は、請求項３乃至９のいずれか１に記載の半導体装置に係り、上記複数のシールリングがそれぞれ上記半導体基板に形成されている拡散領域にコンタクトを介して接続され、該コンタクト及び拡散領域の形状が上記複数のシールリングの形状に無関係に形成されていることを特徴としている。
【００２８】
また、請求項１２記載の発明は、請求項３乃至１１のいずれか１に記載の半導体装置に係り、上記複数のシールリングは、銅又は銅を主成分とする導電層から構成されることを特徴としている。
【００２９】
また、請求項１３記載の発明は、請求項３乃至９のいずれか１に記載の半導体装置に係り、上記シールリングは、２つ以上設けられていることを特徴としている。
【００３０】
また、請求項１４記載の発明は、請求項３乃至１３のいずれか１に記載の半導体装置に係り、上記複数の層間絶縁膜は、低誘電率膜を含んでいることを特徴としている。
【００３１】
また、請求項１５記載の発明は、半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置の製造方法に係り、上記半導体基板に拡散領域を形成した後、上記半導体基板上に第１の層間絶縁膜を形成し、該第１の層間絶縁膜内に上記回路形成部を囲み、かつ上記拡散領域とそれぞれ接続する複数の第１の配線層を形成する第１の工程と、上記第１の配線層上に第２の層間絶縁膜を形成した後、該第２の層間絶縁膜内に上記回路形成部を囲み、かつ上記第１の配線層とそれぞれ接続する複数のビア配線層を形成する第２の工程と、上記ビア配線層上に第３の層間絶縁膜を形成した後、該第３の層間絶縁膜内に上記回路形成部を囲み、かつ上記ビア配線層とそれぞれ接続する複数の第２の配線層を形成する第３の工程とを含むことを特徴としている。
【００３２】
また、請求項１６記載の発明は、請求項１５記載の半導体装置の製造方法に係り、上記第２の工程と上記第３の工程とを、必要に応じて交互に繰り返すことを特徴としている。
【００３３】
また、請求項１７記載の発明は、半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置の製造方法に係り、上記半導体基板に拡散領域を形成した後、上記半導体基板上に第１の層間絶縁膜を形成し、該第１の層間絶縁膜内に上記回路形成部を囲み、かつ上記拡散領域とそれぞれ接続する複数の第１の配線層を形成する第１の工程と、上記第１の配線層上に第２の層間絶縁膜及び第３の層間絶縁膜を順次に形成した後、上記第３の層間絶縁膜内及び上記第２の層間絶縁膜内にそれぞれ上記回路形成部を囲み、かつ上記第１の配線層とそれぞれ接続する複数の第２の配線層及びビア配線層を同時に形成する第４の工程とを含むことを特徴としている。
【００３４】
また、請求項１８記載の発明は、請求項１７記載の半導体装置の製造方法に係り、上記第４の工程を、必要に応じて繰り返すことを特徴としている。
【００３５】
また、請求項１９記載の発明は、請求項１７又は１８記載の半導体装置の製造方法に係り、上記第４の工程の前に、上記第１の配線層上に第２の層間絶縁膜及び第３の層間絶縁膜を順次に形成した後、上記第３の層間絶縁膜及び上記第２の層間絶縁膜に相互に連通する配線溝及びビア配線溝を同時に形成する第５の工程とを含むことを特徴としている。
【００３６】
また、請求項２０記載の発明は、請求項１５乃至１９のいずれか１に記載の半導体装置の製造方法に係り、上記第１の工程、上記第２の工程及び上記第３の工程により、あるいは上記第１の工程及び上記第４の工程により、上記第１の配線層、上記ビア配線層及び上記第２の配線層が相互に電気的に接続された上記回路形成部を囲む複数のシールリングを形成する場合、該シールリングの長さ方向の一部にスリットを形成することを特徴としている。
【００３７】
また、請求項２１記載の発明は、請求項１５又は１７記載の半導体装置の製造方法に係り、上記第１の工程の後に、上記第２の工程と上記第３の工程とを組み合わせた第６の工程、あるいは上記第４の工程のいずれかを選択することにより、上記第２の配線層を形成することを特徴としている。
【００３８】
また、請求項２２記載の発明は、請求項２１記載の半導体装置の製造方法に係り、上記第２の工程と上記第３の工程とを組み合わせた第６の工程、あるいは上記第４の工程のいずれかを選択することにより、第３の配線層以降の配線層を順次に形成することを特徴としている。
【００３９】
また、請求項２３記載の発明は、半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置に係り、上記半導体基板の表面に上記回路形成部に電気的に接続された組み立て用パッド、特性評価用パッドあるいは選別評価用パッドが設けられ、該組み立て用パッド、該特性評価用パッドあるいは該選別評価用パッドを囲むように、上記半導体基板に接続されて上記層間絶縁膜の膜厚方向に延在した導電層から成るシールリングが設けられていることを特徴としている。
【００４０】
また、請求項２４記載の発明は、請求項２３記載の半導体装置に係り、上記シールリングに代えて、上記組み立て用パッド、上記特性評価用パッドあるいは上記選別評価用パッドを囲むように、上記半導体基板に接続されない有底状シールリングが設けられていることを特徴としている。
【００４１】
また、請求項２５記載の発明は、請求項２３又は２４記載の半導体装置に係り、上記シールリングあるいは上記有底状シールリングが、複数設けられていることを特徴としている。
【００４２】
また、請求項２６記載の発明は、半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置に係り、上記半導体基板の表面に上記回路形成部に電気的に接続された不良回路素子の置き換えを行うための複数のヒューズ素子が設けられ、該複数のヒューズ素子を囲むように、上記半導体基板に接続されて上記層間絶縁膜の膜厚方向に延在した導電層から成るシールリングが設けられていることを特徴としている。
【００４３】
また、請求項２７記載の発明は、請求項２６記載の半導体装置に係り、上記シールリングに代えて、上記複数のヒューズ素子を囲むように、上記半導体基板に接続されない有底状シールリングが設けられていることを特徴としている。
【００４４】
また、請求項２８記載の発明は、請求項２６又は２７記載の半導体装置に係り、上記シールリングあるいは上記有底状シールリングが、複数設けられていることを特徴としている。
【００４５】
また、請求項２９記載の発明は、請求項２３乃至２８のいずれか１に記載の半導体装置に係り、上記シールリングあるいは上記有底状シールリングが、ダマシン配線構造から構成されていることを特徴としている。
【００４６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は実施例を用いて具体的に行う。
◇第１実施例
図１は、この発明の第１実施例である半導体装置の構成を示す平面図、図２は図１のＡ−Ａ矢視断面図、図３は同半導体装置のシールリングをシングルダマシン配線技術を用いて製造した具体的な構成を示す断面図、図４は同半導体装置のシールリングの動作を概略的に示す図、図５は同半導体装置においてダイシング面から水分等が浸入する状況を示す断面図、図６は同半導体装置においてダイシング面から水分等が浸入する状況を示す断面図、図７は同半導体装置を水分含有雰囲気内で加圧試験を施した結果を概略的に示す図、図８は同半導体装置の寿命試験結果を示す図、図９及び図１０は同半導体装置のシールリングをシングルダマシン技術を用いて製造する方法を工程順に示す工程図である。
この例の半導体装置は、図１及び図２に示すように、例えばＰ型シリコンから成る半導体基板１により構成された半導体チップ１０を有し、基板１に形成されたＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）等から成る素子分離領域２により囲まれた活性領域には、ソース領域あるいはドレイン領域となる一対のＮ型拡散領域３、４が形成され、両Ｎ型拡散領域３、４間にはゲート部５が形成され、全面を覆う絶縁保護膜６にはそれぞれ両Ｎ型拡散領域３、４及びゲート部５に接続されるコンタクト７（７Ａ〜７Ｃ）が接続されている。ここで、ゲート部５は、周知のようにシリコン酸化膜等のゲート絶縁膜と、このゲート絶縁膜上に形成されたシリコン多結晶膜等のゲート電極とにより構成され、このゲート電極にコンタクト７Ｂが接続される。そして、両Ｎ型拡散領域３、４及びゲート部５によりＮチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）型トランジスタＴｒが構成されている。
【００４７】
絶縁保護膜６上に形成された第１の層間絶縁膜８には、ダマシン配線技術により形成された銅から成る第１の配線層９（９Ａ〜９Ｃ）がそれぞれ形成され、第１の層間絶縁膜８上に形成された第２の層間絶縁膜（第１のビア層間絶縁膜）１１には、ダマシン配線技術により形成された銅から成るビア配線層１２が第１の配線層９Ｂと接続されるように形成され、第２の層間絶縁膜１１上に形成された第３の層間絶縁膜１３には、ダマシン配線技術により形成された銅から成る第２の配線層１４がビア配線層１２と接続されるように形成されている。さらに、第３の層間絶縁膜１３上には第４の層間絶縁膜（第２のビア層間絶縁膜）１５が形成され、第４の層間絶縁膜１５上には第５の層間絶縁膜１６を介して全体を保護するパッシベーション膜１７が形成されている。以上により、半導体チップ１には、第１の配線層９及び第２の配線層１４から成る多層配線を含む回路形成部１８が設けられる。
【００４８】
一方、回路形成部１８を囲むように半導体チップ１０の外周に沿って、素子分離領域２により囲まれた他のＮ型拡散領域１９にそれぞれ電気的に接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成る第１乃至第３のシールリング２１〜２３が、無端状にかつ同心状に相互に絶縁されて設けられている。Ｎ型拡散領域１９は、回路形成部１８に一対のＮ型拡散領域３、４を形成する工程と同時に形成される。第１のシールリング２１は、半導体チップ１のダイシング面２０に最も近い位置に設けられ、以下ダイシング面２０から離れる順序で第２のシールリング２２及び第３のシールリング２３が設けられている。
【００４９】
第１〜第３のシールリング２１〜２３はそれぞれ、図３に示すように、例えばシングルダマシン配線技術を用いて製造された具体的な構成を有している。なお、図３では、一例として第１のシールリング２１のみの構成について示しているが、第２のシールリング２２及び第３のシールリングについても同様な構成になっている。
素子分離領域２により囲まれたＮ型拡散領域１９を覆う膜厚が５００〜８００ｎｍのシリコン酸化膜から成る絶縁保護膜６には、周知のフォトリソグラフィ技術によりコンタクトホール２４が形成され、このコンタクトホール２４には、膜厚が５〜１５ｎｍのチタン膜（Ｔｉ）と膜厚が１０〜２０ｎｍのチタン窒化膜（ＴｉＮ）との積層膜から成るバリアメタル（図示せず）と、タングステン層とから成るコンタクト２５が形成されている。このコンタクト２５は、図２に示したような回路形成部１８にコンタクト７（７Ａ〜７Ｃ）を形成する工程と同時に形成される。絶縁保護膜６上には、膜厚が１０〜５０ｎｍのシリコン窒化膜２６と膜厚が２００〜４００ｎｍのシリコン酸化膜２７との積層膜から成る第１の層間絶縁膜８が形成され、この第１の層間絶縁膜８内にはトレンチ（配線溝）２８が形成されて、このトレンチ２８内には、膜厚が１０〜３０ｎｍのタンタル膜（Ｔａ）とタンタル窒化膜（ＴａＮ）との積層膜から成るバリアメタル２９と、銅層３０とから成る第１の配線層３１が形成されている。この第１の配線層３１は、図２に示したような回路形成部１８に第１の配線層９（９Ａ〜９Ｃ）を形成する工程と同時に形成される。
【００５０】
第１の層間絶縁膜８上には、膜厚が１０〜５０ｎｍのシリコン窒化膜３２と、膜厚が１５０〜３００ｎｍの低誘電率膜３３と、膜厚が５０〜１５０ｎｍのシリコン酸化膜３４との積層膜から成る第２の層間絶縁膜（第１のビア層間絶縁膜）１１が形成され、この第２の層間絶縁膜１１にはビアホール（ビア配線溝）３５が形成されて、このビアホール３５内には、膜厚が１０〜３０ｎｍのタンタル膜とタンタル窒化膜との積層膜から成るバリアメタル３６と、銅層３７とから成る第１のビア配線層３８が形成されている。この第１のビア配線層３８は、図２に示したような回路形成部１８にビア配線層１２を形成する工程と同時に形成される。
【００５１】
第２の層間絶縁膜１１上には、膜厚が１０〜５０ｎｍのシリコン窒化膜３９と、膜厚が１５０〜３００ｎｍの低誘電率膜４０と、膜厚が５０〜１５０ｎｍのシリコン酸化膜４１との積層膜から成る第３の層間絶縁膜１３が形成され、この第３の層間絶縁膜１３にはトレンチ４２が形成されて、このトレンチ４２内には、膜厚が１０〜３０ｎｍのタンタル膜とタンタル窒化膜との積層膜から成るバリアメタル４３と、銅層４４とから成る第２の配線層４５が形成されている。この第２の配線層４５は、図２に示したような回路形成部１８に第２の配線層１４を形成する工程と同時に形成される。
【００５２】
以下、上述したような第１のビア配線層３８と同様な構成の第２のビア配線層５２が、また、第２の配線層４５と同様な構成の第３の配線層５９が形成されている。なお、符号４６、５３はシリコン窒化膜、符号４７、５４は低誘電率膜、符号４８、５５はシリコン酸化膜、符号４９はビアホール（ビア配線溝）、符号５０、５７はバリアメタル、符号５１、５８は銅層、符号５６はトレンチを示している。そして、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在するように形成されている、Ｎ型拡散領域１９と電気的に接続されたコンタクト２５と、第１の配線層３１と、第１のビア配線層３８と、第２の配線層４５と、第２のビア配線層５２と、第３の配線層５９とを相互に接続することにより第１のシールリング２１が形成され、同様にして第２及び第３のシールリング２２、２３が形成される。
【００５３】
ここで、一例として、第１の配線層３１、第２の配線層４５及び第３の配線層５９の幅は０．２８〜２．０μｍに選ばれ、各配線層３１、４５、５９の隣接する間隔は１．０〜２．０μｍに選ばれる。また、第１のビア配線層３８及び第２のビア配線層５２の幅は０．１〜０．４８μｍに選ばれ、各配線層３８、５２の隣接する間隔は１．０〜２．０μｍに選ばれる。
【００５４】
前述したような各層間絶縁膜１１、１３、１５、１６の主要部を構成している低誘電率膜３３、４０、４７、５４としては、一例としてＳｉＬＫ（Ｄｏｗ Ｃｈｅｍｉｃａｌ社の登録商標）として知られている有機膜が用いられる。この低誘電率膜は、従来から一般に用いられている前述したようなシリコン酸化膜あるいはシリコン窒化膜等のそれに比べて、誘電率の値は数分の１と小さくなっている。
各シールリング２１〜２３の表面は、膜厚が１０〜５０ｎｍのシリコン窒化膜６０と、膜厚が５００〜８００ｎｍのシリコン酸化膜６１と、膜厚が１００〜２００ｎｍのシリコン酸化膜６２と、膜厚が１０００〜２０００ｎｍのシリコン窒化膜６３との積層膜から構成されたパッシベーション膜１７により覆われて保護されている。
【００５５】
ここで、上述したＮ型拡散領域１９及びコンタクト２５の形状は、第１〜第３のシールリング２１〜２３の形状に一致するように形成される。すなわち、上述したように無端状に形成されている第１〜第３のシールリング２１〜２３の形状に一致するように、Ｎ型拡散領域１９及びコンタクト２５の形状は、回路形成部１８を囲むように半導体チップ１０の外周に沿って無端状に形成される。ただし、第１の層間絶縁膜８より下方部に形成されている絶縁保護膜６への水分等の浸入が明らかにないことが確認される場合は、Ｎ型拡散領域１９及びコンタクト２５の形状は必ずしも第１〜第３のシールリング２１〜２３の形状に一致させる必要はなく、その形状は問われない。
【００５６】
上述したように３つのシールリング２１〜２３を設けた半導体装置によれば、図５に示したように、第２〜第５の層間絶縁膜１１、１３、１５、１６の主要部を構成している低誘電率膜３３、４０、４７、５４内に矢印６４の方向に浸入した水分等は、例えばダイシング面２０に最も近い位置に設けられている第１のシールリング２１のバリアメタル３６、４３、５０、５７の存在により、この内部方向に浸入するのが阻止される。すなわち、バリアメタルは一般に、層間絶縁膜に埋め込まれた銅配線から銅が周囲に拡散するのを防止するバリア（第１の銅の拡散防止膜）として作用させるために用いられているが、これに限らずバリアメタルは上述のように周囲から浸入してきた水分等に対してもバリアとして作用させることができる。
【００５７】
また、図６に示したように、例えば第３の配線層５９の銅層５８とシリコン窒化膜６０との境界に矢印６５の方向に浸入した水分等は、銅層５８を覆っているバリアメタル５７とシリコン窒化膜６０との密着性がよいので、内部方向に浸入するのが阻止される。同様にして、図３において第２の配線層４５の場合は、銅層４４を覆っているバリアメタル４３とシリコン窒化膜４６との優れた密着性により、また、第１の配線層３１の場合は、銅層３０を覆っているバリアメタル２９とシリコン窒化膜３２との優れた密着性により、いずれも銅層４４又は３０とシリコン窒化膜４６又は３２との境界に浸入した水分等は、内部方向に浸入するのが阻止される。
【００５８】
また、図３において各層間絶縁膜１１、１３、１５、１６等の下層部に形成されているシリコン窒化膜３２、３９、４６、５３等は、それぞれビアホール３５、トレンチ４２、ビアホール４９、トレンチ５６に埋め込まれている銅層３７、４４、５１、５８から、銅が周囲に拡散するのを防止する拡散防止膜（第２の銅の拡散防止膜）として作用させるために用いられており、それらのシリコン窒化膜３２、３９、４６、５３等は上述したようなバリアメタル３６、４３、５０、５７等と同様な作用を行う。このようにバリアメタル３６、４３、５０、５７等及びシリコン窒化膜３２、３９、４６、５３等のバリア作用を利用することにより、ダイシング面から浸入した水分等の浸入を防止できるので、シールリングの数は基本的に１つでも有効となる。
【００５９】
図６に示したように、ダイシング時にダイシング面２０に最も近い位置の第１のシールリング２１がチッピングにより、矢印６６のように剥がれることがある。したがって、この場合には矢印６６の方向に水分等が浸入することになるが、図１及び図２に示したように第１のシールリング２１の内側には第２のシールリング２２が存在しているので、第２のシールリング２２から内部方向に水分等が浸入するのが阻止される。さらに、上述したようなチッピングにより第２のシールリング２２が損傷したとしても、第２のシールリング２２の内側には第３のシールリング２３が存在しているので、第３のシールリング２３によりバックアップされるので、それより内部方向に水分等が浸入するのが阻止される。
【００６０】
各シールリング２１〜２３がエッチング工程やＣＶＤ工程等においてプラズマに晒された場合に、プラス電荷を持ったイオンが基板１に衝突するため、シールリング中の電子がイオンに奪われて、配線層がプラスに帯電する現象が生ずる。この場合、図４（ａ）に示すように、例えばシールリング２１が電気的に浮いているときはその電荷が貯り続けるために、放電が発生して基板１が破壊されるようになる。このような場合、この例によれば、図４（ｂ）に示すように、例えばシールリング２１は、コンタクト２５を通じてＮ型領域１９に接続されているので、基板１を通じて電荷を逃がすことができるため、基板１の破壊は防止することができる。
【００６１】
図７は、この例の半導体装置を水分含有雰囲気内で加圧試験を施した結果を概略的に示すもので、ダイシング面２０から水分等の浸入により矢印方向に腐食が進行して、ダイシング面２０に最も近い位置の第１のシールリング２１の表面が斑点状に汚染されるのが観察された。しかしながら、第２及び第３のシールリング２２、２３の表面にはそのような汚染は観察されなかった。
また、図８は、この例の半導体装置の寿命試験結果を示すもので、横軸は時間、縦軸は故障率を示している。同図から明らかなように、この例のようにシールリングを設けることにより、シールリングを設けない場合に対して、寿命時間を略１桁向上させることができる。
【００６２】
次に、図９及び図１０を参照して、この例の半導体装置のシールリングをシングルダマシン配線技術を用いて製造する方法を工程順に説明する。なお、一例として図３に示したような第１のシールリング２１のみを製造する例で説明する。
まず、図９（ａ）に示すように、Ｐ型シリコン基板１の回路形成部１８に素子分離領域２を形成するのと同時に、基板１上のシールリングの形成予定領域に素子分離領域２を形成する。次に、回路形成部１８にソース領域あるいはドレイン領域となる一対のＮ型拡散領域３、４を形成するのと同時に、Ｎ型拡散領域１９を形成する。なお、上記一対のＮ型拡散領域３、４は、基板１上にシリコン酸化膜及びシリコン多結晶膜を順次に成膜し、周知のリソグラフィ技術により所望の形状にパターニングすることによりゲート絶縁膜及びゲート電極から成るゲート部５を形成した後、ゲート部５をマスクとする自己整合法（セルフアライン法）により、Ｎ型不純物をイオン注入することにより形成する。したがって、Ｎ型拡散領域１９も、一対のＮ型拡散領域３、４と略同様な工程により同時に形成される。
【００６３】
次に、図９（ｂ）に示すように、ＣＶＤ法により全面に膜厚が５００〜８００ｎｍのシリコン酸化膜から成る絶縁保護膜６を形成した後、フォトリソグラフィ技術を使用したプラズマエッチング法により、シールリングを形成するためのコンタクトホール２４を形成する。次に、ＣＶＤ法及びスパッタ法により全面に、膜厚が５〜１５ｎｍのチタン膜と膜厚が１０〜２０ｎｍのチタン窒化膜との積層膜から成るバリアメタル（図示せず）及びタングステンを形成した後、ＣＭＰ法により不要なバリアメタル及びタングステンを除去して、コンタクトホール２４内のみに残した（埋設した）バリアメタル及びタングステンによりコンタクト２５を形成する。次に、ＣＶＤ法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜２６と、膜厚が２００〜４００ｎｍのシリコン酸化膜２７とを順次に積層して第１の層間絶縁膜８を形成した後、プラズマエッチング法により第１の層間絶縁膜８内にトレンチ２８を形成する。次に、スパッタ法により全面に、膜厚が１０〜３０ｎｍのタンタル窒化膜とタンタル膜とを順次に積層してバリアメタル２９を形成した後、スパッタ法により膜厚が５０〜１５０ｎｍの銅層を形成した後、めっき法により銅層を形成してトレンチ２８内に完全に銅層を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル及び銅層を除去して、トレンチ２８内のみに残したバリアメタル２９及び銅層３０により第１の配線層３１を形成する。
【００６４】
次に、図９（ｃ）に示すように、ＣＶＤ法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜３２と、膜厚が１５０〜３００ｎｍの低誘電率膜３３と、膜厚が５０〜１５０ｎｍのシリコン酸化膜３４とを順次に積層して、第２の層間絶縁膜（第１のビア層間絶縁膜）１１を形成した後、プラズマエッチング法により第２の層間絶縁膜１１にビアホール３５を形成する。次に、スパッタ法により全面に、膜厚が１０〜３０ｎｍのタンタル窒化膜とタンタル膜とを順次に積層してバリアメタル３６を形成した後、スパッタ法により膜厚が５０〜１５０ｎｍの銅層を形成した後、めっき法により銅層を形成してビアホール３５内に完全に銅層を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル及び銅層を除去して、ビアホール３５内のみに残したバリアメタル３６及び銅層３７により第１のビア配線層３８を形成する。
【００６５】
次に、ＣＶＤ法により全面に、膜厚が１０〜５０ｎｍのシリコン窒化膜３９と、膜厚が１５０〜３００ｎｍの低誘電率膜４０と、膜厚が５０〜１５０ｎｍのシリコン酸化膜４１とを順次に積層して、第３の層間絶縁膜１３を形成した後、プラズマエッチング法により第３の間絶縁膜１３にトレンチ４２を形成する。次に、スパッタ法により全面に、膜厚が１０〜３０ｎｍのタンタル窒化膜とタンタル膜とを順次に積層してバリアメタル４３を形成した後、スパッタ法により膜厚が５０〜１５０ｎｍの銅層を形成した後、めっき法により銅層を形成してトレンチ４２内に完全に銅層を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル及び銅層を除去して、トレンチ４２内のみに残したバリアメタル４３及び銅層４４により第２の配線層４５を形成する。
【００６６】
以下、図１０に示すように、第２の配線層４５と接続するように第２のビア配線層５２を第１のビア配線層３８と同様な方法で形成した後、第２のビア配線層５２と接続するように第３の配線層５９を第２の配線層４５と同様な方法で形成する。
次に、第３の層間絶縁膜１６上に、ＣＶＤ法により全面に、膜厚が１０〜５０ｎｍのシリコン窒化膜６０と、膜厚が５００〜８００ｎｍのシリコン酸化膜６１と、膜厚が１００〜２００ｎｍのシリコン酸化膜６２と、膜厚が１０００〜２０００ｎｍのシリコン窒化膜６３とを順次に積層して、パッシベーション膜１７を形成することにより、図３の構造を完成させる。
【００６７】
上述したような製造方法によれば、シングルダマシン配線技術を用いることにより回路形成部１８に多層配線を形成する工程と同時に、３つのシールリング２１〜２３を形成することができるので、コストアップを伴うことなく簡単にシールリングを設けることができる。
【００６８】
このように、この例の半導体装置によれば、回路形成部１８を囲むように半導体チップ１０の外周に沿って、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成る第１〜第３のシールリング２１〜２３が相互に絶縁されて設けられているので、ダイシング面２０から水分等が浸入しても第２のあるいは第３のシールリング２２、２３の存在により内部方向への水分等の浸入を阻止することができる。
また、この例の半導体装置の製造方法によれば、シングルダマシン配線技術を用いることにより回路形成部１８に多層配線を形成する工程と同時に、第１〜第３のシールリング２１〜２３を形成することができるので、コストアップを伴うことなく簡単にシールリングを設けることができる。
したがって、回路形成部を囲むシールリングを設けた構成において、十分に耐湿性を向上させることができる。
【００６９】
◇第２実施例
図１１は、この発明の第２実施例である半導体装置のシールリングをデュアルダマシン配線技術を用いて製造した具体的な構成を示す断面図、図１２は同半導体装置のシールリングをデュアルダマシン技術を用いて製造する方法の主要部を工程順に示す工程図である。この発明の第２実施例である半導体装置の構成が、上述の第１実施例のそれと大きく異なるところは、そのシールリングをデュアルダマシン配線技術を用いて製造するようにした点である。
この例の半導体装置は、図１１に示すように、回路形成部１８を囲むように半導体チップ１の外周に沿って、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ電気的に接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成る第１〜第３のシールリング２１〜２３が相互に絶縁されて設けられている構成において、導電経路を構成している第２の配線層４５と第１のビア配線層３８とが同時に一体に形成されるとともに、第３の配線層５９と第２のビア配線層５２とが同時に一体に形成されている。なお、図１１では、一例として第１のシールリング２１のみの構成について示しているが、第２のシールリング２２及び第３のシールリングについても同様な構成になっている。
【００７０】
これ以外は、上述した第１実施例と略同様である。それゆえ、図１１において、図３の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
この例によれば、デュアルダマシン配線技術を用いて３つのシールリング２１〜２３を設けることにより、上下に隣接する第２の配線層４５と第１のビア配線層３８とが、また、第３の配線層５９と第２のビア配線層５２とが同時に一体に形成されるので、シールリングの形成がより簡単となる。また、配線層とビア配線層とが一体に形成されることにより、両者間に境界が存在しないので、ダイシング面から水分等が浸入したときに確実に阻止できるという利点がある。
【００７１】
次に、図１２を参照して、この例の半導体装置のシールリングをデュアルダマシン配線技術を用いて製造する方法を工程順に説明する。なお、一例として図１１に示したような第１のシールリング２１のみを製造する例で説明する。
第１実施例の図９（ｂ）の工程を経た後、図１２（ａ）に示すように、ＣＶＤ法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜３２と、膜厚が１５０〜３００ｎｍの低誘電率膜３３と、膜厚が５０〜１５０ｎｍのシリコン酸化膜３４とを順次に積層して、第２の層間絶縁膜（第１のビア層間絶縁膜）１１を形成した後、ＣＶＤ法により全面に、膜厚が１５０〜３００ｎｍの低誘電率膜４０と、膜厚が５０〜１５０ｎｍのシリコン酸化膜４１とを順次に積層して、第３の層間絶縁膜１３を形成する。次に、プラズマエッチング法により第３の層間絶縁膜１３にトレンチ４２を形成すると同時に、第２の層間絶縁膜１１に第１のビアホール３５を形成する。次に、スパッタ法により全面に、膜厚が１０〜３０ｎｍのタンタル窒化膜とタンタル膜とを順次に積層してバリアメタル４３を形成した後、スパッタ法により膜厚が５０〜１５０ｎｍの銅層を形成した後、めっき法により銅層を形成してトレンチ４２及び第１のビアホール３５内に完全に銅層を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル及び銅層を除去して、トレンチ４２及び第１のビアホール３５内のみに残したバリアメタル４３及び銅層４４により第２の配線層４５を形成すると同時に第１のビア配線層３８を形成する。
【００７２】
以下、図１２（ｂ）に示すように、第４の層間絶縁膜１５及び第５の層間絶縁膜１６を形成した後、トレンチ５６と同時に第２のビアホール４９を形成し、第３の配線層５９と同時に第２のビア配線層５２を形成し、さらにパッシベーション膜１７を形成することにより、図１１の構造を完成させる。
【００７３】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、デュアルダマシン配線技術によりシールリングを設けるので、配線下部とビア配線層上部に境界がなくなり、より水分等の浸入を阻止する効果が上がる。
【００７４】
◇第３実施例
図１３は、この発明の第３実施例である半導体装置の構成を示す平面図、図１４は図１３のＢ−Ｂ矢視断面図、図１５は同半導体装置においてダイシング面から水分等が浸入する状況を示す平面図、図１６は同半導体装置のシールリングのスリットをダマシン技術を用いて製造する方法を工程順に示す工程図、図１７は同半導体装置のシールリングのスリットをダマシン技術を用いて製造する方法を工程順に示す工程図である。この発明の第３実施例である半導体装置の構成が、上述の第１実施例のそれと大きく異なるところは、シールリングにスリットを設けるようにした点である。
この例の半導体装置は、図１３及び図１４に示すように、回路形成部１８を囲むように半導体チップ１の外周に沿って、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ電気的に接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成る第１〜第３のシールリング２１〜２３が相互に絶縁されて設けられている構成において、３つのシールリング２１〜２３の長さ方向の一部にそれぞれスリット２１Ａ〜２３Ａが形成され、３つのシールリング２１〜２３のスリット２１Ａ〜２３Ａの長さ方向の形成位置が少なくとも隣接するシールリング同士ではずれているように設けられている。
【００７５】
ここで、上述したＮ型拡散領域１９及びコンタクト２５の形状は、第１〜第３のシールリング２１〜２３の形状に一致するように形成される。すなわち、上述したように各スリット２１Ａ〜２３Ａが設けられている第１〜第３のシールリング２１〜２３の形状に一致するように、Ｎ型拡散領域１９及びコンタクト２５の形状は、回路形成部１８を囲む半導体チップ１０の外周に沿ったいずれかの位置にスリットが設けられる形状に形成される。ただし、第１の層間絶縁膜８より下方部に形成されている絶縁保護膜６への水分等の浸入が明らかにないことが確認される場合は、Ｎ型拡散領域１９及びコンタクト２５の形状は必ずしも第１〜第３のシールリング２１〜２３の形状に一致させる必要はなく、その形状は問われない。
【００７６】
この例によれば、図１５に示すように、水分等の浸入経路６７は各シールリング２１〜２３の各スリット２１Ａ〜２３Ａとを結ぶ距離となるので、水分等の浸入を十分に阻止できるようになる。各スリット２１Ａ〜２３Ａの形成位置は、上述の浸入経路６７の距離が大きくなるように設定することが有効となる。また、このように水分等の浸入経路６７の距離を長くできることにより、ＥＭ（Ｅｌｅｃｔｒｏ−Ｍｉｇｒａｔｉｏｎ）の発生も十分に緩和することができる。
【００７７】
また、この例によれば、各シールリング２１〜２３は無端状でない構成となるので、半導体装置の製造プロセス中に磁場の発生を伴なっても、各シールリング２１〜２３に誘導電流は発生しなくなる。したがって、図３０を参照して説明したような、銅層が噴出するような現象は解消される。
【００７８】
次に、図１６及び図１７を参照して、この例の半導体装置のシールリングのスリットをダマシン配線技術を用いて製造する方法を工程順に説明する。
まず、図１６（ａ）に示すように、Ｐ型シリコン基板１の回路形成部１８に素子分離領域２を形成するのと同時に、基板１上のシールリングの形成予定領域に素子分離領域２を形成する。次に、回路形成部１８にソース領域あるいはドレイン領域となる一対のＮ型拡散領域３、４を形成するのと同時に、Ｎ型拡散領域１９を形成する。
【００７９】
次に、図１６（ｂ）に示すように、例えば第３のシールリング２３にスリット２３Ａを形成する例で説明すると、スリット形成予定領域のみにフォトリソグラフィにおけるレジストマスク（図示せず）を塗布した状態で、絶縁保護膜６、シリコン窒化膜２６とシリコン酸化膜２７との積層膜から成る第１の層間絶縁膜８のシールリング形成予定領域のエッチングを順次に行う。この結果、スリット形成予定領域には予めレジストマスクが塗布されているので、絶縁保護膜６、シリコン窒化膜２６及びシリコン酸化膜２７のいずれもがエッチングされないで残っている。
【００８０】
次に、図１７（ｃ）に示すように、上述したようにスリット形成予定領域にフォトリソグラフィにおけるレジストマスク（図示せず）を塗布した状態で、シリコン窒化膜３２と低誘電率膜３３とシリコン酸化膜３４との積層膜から成る第２の層間絶縁膜１１、シリコン窒化膜３９と低誘電率膜４０とシリコン酸化膜４１との積層膜から成る第３の層間絶縁膜１３のシールリング形成予定領域のエッチングを順次に行う。この時点でも、スリット形成予定領域には予めレジストマスクが塗布されているので、シリコン窒化膜３２、低誘電率膜３３、シリコン酸化膜３４、シリコン窒化膜３９、低誘電率膜４０及びシリコン酸化膜４１のいずれもがエッチングされないで残っている。
【００８１】
次に、図１７（ｄ）に示すように、上述したようにスリット形成予定領域にフォトリソグラフィにおけるレジストマスク（図示せず）を塗布した状態で、シリコン窒化膜４６と低誘電率膜４７とシリコン酸化膜４８との積層膜から成る第４の層間絶縁膜１５、シリコン窒化膜５３と低誘電率膜５４とシリコン酸化膜５５との積層膜から成る第５の層間絶縁膜１６のエッチングを順次に行う。この時点でも、スリット形成予定領域には予めレジストマスクが塗布されているので、シリコン窒化膜４６、低誘電率膜４７、シリコン酸化膜４８、シリコン窒化膜５３、低誘電率膜５４及びシリコン酸化膜５５のいずれもがエッチングされないで残っている。
このようにして、第３のシールリング２３のスリット形成予定領域にはスリット２３Ａが形成されることになる。第１及び第２のシールリング２１、２３に対しても同様な処理を行うことにより、それぞれスリット２１Ａ、２２Ａを形成することができる。
【００８２】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、各シールリングにスリットが形成されているので、磁場内に配置されても誘導電流の発生を防止することができる。
【００８３】
◇第４実施例
図１８は、この発明の第４実施例である半導体装置の構成を示す平面図、図１９は図１５のＣ−Ｃ矢視断面図である。この発明の第４実施例である半導体装置の構成が、上述の第１実施例のそれと大きく異なるところは、パッドクラック対策を講じるためにシールリングを設けるようにした点である。
この例の半導体装置は、図１８及び図１９に示すように、基板１の表面に組み立て用パッド７０が設けられた構成において、組み立て用パッド７０を囲むように、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ電気的に接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成るシールリング７１が無端状に設けられている。このシールリング７１は、図１９に示すように、Ｎ型拡散領域１９と電気的に接続されたコンタクト２５と、第１の配線層３１と、第１のビア配線層３８と、第２の配線層４５と、第２のビア配線層５２と、第３の配線層５９とを相互に接続することにより形成されている。
【００８４】
組み立て用パッド７０は、膜厚が４００〜３０００ｎｍのアルミニウム又はアルミニウムを主成分とするアルミニウム系金属から成り、図１９に示すように、回路形成部１８内に形成されている所望の回路素子から引き出されて、第３の配線層５９と同時に形成された膜厚が３００〜２０００ｎｍの銅又は銅を主成分とする銅系金属から成る最上配線層７２及び外部端子層８４と接続されている。なお、最上配線層７２等は、膜厚が１００〜２０００ｎｍのシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）、シリコン酸窒化膜（ＳｉＯＮ）等から成る絶縁膜７４により覆われて、この絶縁膜７４に開口されたコンタクトホール７５を通じて、最上配線層７２上に組み立て用パッド７０が配置されている。
【００８５】
また、組み立て用パッド７０は、膜厚が１〜１０μｍのポリイミド、シリコン窒化膜、シリコン酸窒化膜等から成るカバー絶縁膜７６により覆われて、このカバー絶縁膜７６に形成された開口部７７により露出された面７０Ａが最上配線層７２の直上に配置されている。この組み立て用パッド７０の露出面７０Ａに対して、ＬＳＩの組立て時に、各回路素子とＬＳＩの外部とを電気的に接続するためのワイヤがボンディングされる。あるいは、組み立て用パッド７０は、他の半導体チップと積層して相互に接続するフリップチップボンディングや、配線基板上に半導体チップをフェースダウンボンディングする場合の接続用端子としても用いられる。また、所望の層間絶縁膜にはシールリング７１に接続するための外部からの配線（図示せず）が形成されている。
なお、シールリング７１を形成するための具体的方法は、第１実施例において第１〜第３のシールリング２１〜２３を形成するために図９及び図１０を参照して説明したシングルダマシン配線技術、あるいは第２実施例において同第１〜第３のシールリング２１〜２３を形成するために図１２を参照して説明したデュアルダマシン配線技術を略そのまま適用することができるので、その説明は省略する。
【００８６】
ここで、カバー絶縁膜７６の開口底部内寸法Ｌ１、組み立て用パッド７０の外寸法Ｌ２、コンタクトホール寸法Ｌ３、シールリング７１の内寸法Ｌ４は、シールリング７１にカバー絶縁膜７６の開口部７７が内包されるように、必須設計制約として、Ｌ１＜Ｌ４、Ｌ１＜Ｌ２の関係を満足するように設定される。一方、組み立ての観点からは、Ｌ１とＬ３との関係は任意に選ぶことができる。
【００８７】
上述したように、組み立て用パッド７０を囲むようにシールリング７１を設けた半導体装置によれば、組み立て用パッド７０の露出面７０Ａに対してＬＳＩ組立て時に例えばワイヤをボンディングした際にワイヤボンディングによる荷重が加えられてパッドクラックが発生しても、ダイシング面から水分等が浸入した場合に、シールリング７１の存在により内部方向への水分等の浸入を阻止することができる。
【００８８】
なお、半導体基板１の表面には、組み立て用パッド７０と略同様に、トランジスタ、抵抗等の単体の回路素子の特性を評価するための特性評価用パッド、及び特性に応じた評価を行って選別するための選別評価用パッドが設けられている。これらのパッドは、組み立て用パッド７０と略同様な構造に形成される。そして、特性評価用パッドあるいは選別評価用パッドに対しては、製品出荷選別工程時等に特性評価及び選別評価を行うために電気測定装置のテストプローバーが接触される。このとき、各パッドにはテストプローバーの接触による荷重が加えられるので、組み立て用パッド７０の場合と同様に、パッドクラックが発生し易くなっているため耐湿性が低下する。したがって、上述した組み立て用パッド７０に代えて、特性評価用パッドあるいは選別評価用パッドを設けた場合にも、これらのパッドを囲むように上述のシールリング７１と同様なシールリングを設けることにより、製品出荷選別工程時等に特性評価あるいは選別評価を行うために各パッドにテストプローバーの接触による荷重が加えられてパッドクラックが発生しても、ダイシング面から水分等が浸入した場合に、そのシールリングの存在により内部方向への水分等の浸入を阻止することができるようになる。
【００８９】
このように、この例の半導体装置によれば、組み立て用パッド７０、特性評価用パッドあるいは選別評価用パッドを囲むように、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成るシールリング７１が設けられているので、パッドクラックが発生しても、シールリング７１の存在により内部方向への水分等の浸入を阻止することができる。
したがって、組み立て用パッド、特性評価用パッドあるいは選別評価用パッドを設けた構成において、パッドクラックが発生しても十分に耐湿性を向上させることができる。
【００９０】
◇第５実施例
図２０は、この発明の第５実施例である半導体装置の構成を示す断面図である。この発明の第５実施例である半導体装置の構成が、上述の第４実施例のそれと大きく異なるところは、組み立て用パッドの配置を変更して設けるようにした点である。
この例の半導体装置は、図２０に示すように、組み立て用パッド７０が第３の配線層５９と同時に形成された膜厚が３００〜２０００ｎｍの銅又は銅を主成分とする銅系金属から成る外部端子層８４と接続されている。
また、第４実施例と同様に、シールリング７１にカバー絶縁膜７６の開口部７７が内包されるように、必須設計制約として、Ｌ１＜Ｌ４、Ｌ１＜Ｌ２の関係を満足するように設定される。一方、組み立ての観点からは、Ｌ１とＬ３との関係は任意に選ぶことができる。
これ以外は、上述した第４実施例と略同様である。それゆえ、図２０において、図１８及び図１９の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００９１】
この例の半導体装置によれば、例えば組み立て用パッド７０の露出面７０Ａが下層配線である外部端子層８４の直上からずれて配置されているので、この露出面７０Ａに対してＬＳＩ組立て時に例えばワイヤをボンディングした際にワイヤボンディングによる荷重が加えられても、半導体チップに直接かかる荷重を抑えることができる。したがって、パッドクラックの発生の度合いを和らげることができるようになり、組立強度を向上させることができる。これは、組み立て用パッド７０に代えて特性評価用パッドあるいは選別評価用パッドを設けた場合も同様である。
【００９２】
このように、この例の構成によっても、第４実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、パッドクラックの発生の度合いを和らげることができるので、組立強度を向上させることができる。
【００９３】
◇第６実施例
図２１は、この発明の第６実施例である半導体装置の構成を示す断面図である。この発明の第６実施例である半導体装置の構成が、上述の第４実施例のそれと大きく異なるところは、パッドクラック対策を講じるために有底状シールリングを設けるようにして点である。
この例の半導体装置は、図１９の第４実施例に示したように、組み立て用パッド７０が第３の配線層５９と同時に形成された銅又は銅を主成分とする銅系金属から成る最上配線層７２と接続され、かつ外部端子層８４に接続されている構成において、図２１に示すように、組み立て用パッド７０を囲むように、有底状シールリング７８が無端状に設けられている。この有底状シールリング７８は、最上配線層７２の直下に形成された底部導電層としての第２の配線層７９と、第２のビア配線層５２と、第３の配線層５９とを相互に接続することにより形成されている。
【００９４】
すなわち、この例の半導体装置は、図１９の第４実施例に示したようにＮ型拡散領域１９に電気的に接続されたシールリング７１の代わりに、図２１に示すように、底部導電層としての第２の配線層７９と、第２のビア配線層５２と、第３の配線層５９とが相互に接続された有底状シールリング７８が設けられて、この有底状シールリング７８により組み立て用パッド７０が囲まれている。有底状シールリング７８を形成するための具体的方法は、第１実施例において第１〜第３のシールリング２１〜２３を形成するために図９及び図１０を参照して説明したシングルダマシン配線技術、あるいは第２実施例において同第１〜第３のシールリング２１〜２３を形成するために図１２を参照して説明したデュアルダマシン配線技術を適用することができる。例えば、有底状シールリング７８を構成している底部導電層としての第２の配線層７９を形成するには、図１０において第２の配線層４５を形成するとき、最上配線層７２の底部を十分にカバーするような広さに形成する。
また、第４実施例と同様に、シールリング７１にカバー絶縁膜７６の開口部７７が内包されるように、必須設計制約として、Ｌ１＜Ｌ４、Ｌ１＜Ｌ２の関係を満足するように設定される。一方、組み立ての観点からは、Ｌ１とＬ３との関係は任意に選ぶことができる。
【００９５】
上述したように、組み立て用パッド７０を囲むように有底状シールリング７８を設けた半導体装置によれば、底部導電層としての第２の配線層７９を第２の層間絶縁膜１３に形成したことにより、この第２の層間絶縁膜１３の下方の領域を自由な領域として確保することができる。したがって、その自由な領域を配線引き回し領域等として利用することができるので、半導体チップの利用率を拡大することができ、特に高集積度のＬＳＩにおいては有効となる。また、この例のように、全体にわたって同電位の有底状シールリング７８を設けることにより、図１３の第３実施例に示したように、各シールリング２１〜２３にスリットを形成しなくとも、磁場内に配置されても誘導電流の発生を防止することができる。組み立て用パッド７０に代えて特性評価用パッドあるいは選別評価用パッドを設けた場合も同様である。
【００９６】
このように、この例の構成によっても、第４実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、各パッドを囲むように有底状シールリングを設けたので、底部導電層の下方の領域を自由な領域として確保することができ、半導体チップの利用率を拡大することができる。
【００９７】
◇第７実施例
図２２は、この発明の第７実施例である半導体装置の構成を示す断面図である。この発明の第７実施例である半導体装置の構成が、上述の第５実施例のそれと大きく異なるところは、パッドクラック対策を講じるために有底状シールリングを設けるようにした点である。
この例の半導体装置は、図２０の第５実施例に示したように、組み立て用パッド７０が第３の配線層５９と同時に形成された外部端子層８４と接続されている構成において、図２２に示すように、組み立て用パッド７０を囲むように、有底状シールリング７８が無端状に設けられている。この有底状シールリング７８は、図２１の第６実施例におけるそれと略同様に形成されている。
また、第５実施例と同様に、シールリング７１にカバー絶縁膜７６の開口部７７が内包されるように、必須設計制約として、Ｌ１＜Ｌ４、Ｌ１＜Ｌ２の関係を満足するように設定される。一方、組み立ての観点からは、Ｌ１とＬ３との関係は任意に選ぶことができる。
これ以外は、上述した第５実施例と略同様であるので、図２２において、図２０の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００９８】
このように、この例の構成によっても、第５実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、各パッドを囲むように有底状シールリングを設けたので、底部導電層の下方の領域を自由な領域として確保することができ、半導体チップの利用率を拡大することができる。
【００９９】
◇第８実施例
図２３は、この発明の第８実施例である半導体装置の構成を示す平面図、図２４は図２３のＤ−Ｄ矢視断面図である。この発明の第８実施例である半導体装置の構成が、上述の第４実施例のそれと大きく異なるところは、パッドクラック対策に代えてヒューズ素子クラック対策を講じるためにシールリングを設けるようにした点である。
この例の半導体装置は、図２３及び図２４に示すように、基板１の表面に複数のヒューズ素子８０が設けられた構成において、複数のヒューズ素子８０を囲むように、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ電気的に接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成るシールリング８１が無端状に設けられている。このシールリング７１は、Ｎ型拡散領域１９と電気的に接続されたコンタクト２５と、第１の配線層３１と、第１のビア配線層３８と、第２の配線層４５と、第２のビア配線層５２と、第３の配線層５９とを相互に接続することにより形成されている。このシールリング８１を形成するための具体的方法は、第１実施例において第１〜第３のシールリング２１〜２３を形成するために図９及び図１０を参照して説明したシングルダマシン配線技術、あるいは第２実施例において同第１〜第３のシールリング２１〜２３を形成するために図１２を参照して説明したデュアルダマシン配線技術を適用することができる。
【０１００】
複数のヒューズ素子８０は、膜厚が２０〜３０ｎｍのチタン窒化膜、銅系金属又はアルミニウム系金属から成り、シリコン酸化膜等から成る第６の層間絶縁膜８２上に形成されて、第６の層間絶縁膜８２内に形成されたコンタクト８３を介して、第５の層間絶縁膜１６内に形成された外部端子層８４と電気的に接続されている。外部端子層８４は、第３の配線層５９を形成する工程と同時に形成される。そして、ヒューズ素子８０は、シリコン酸化膜、シリコン窒化膜等から成る第１のカバー絶縁膜８６を介して、ポリイミド膜等から成る第２のカバー絶縁膜８７に形成された開口部７７により間接的に露出される面８０Ａに対して、後述するようなレーザトリミングが行われる。
【０１０１】
ヒューズ素子８０は、半導体装置に半導体メモリを搭載したときに、回路形成部１８内に形成されている所望の回路素子と電気的に接続されて、不良ビットの置き換えを行うために用いられ、予め複数のヒューズ素子８０が用意される。そして、不良ビットの置き換えを行う場合は、その不良ビットを構成しているヒューズ素子８０の露出面８０Ａに対してレーザトリミングを行って導電経路の一部を遮断する。このようなヒューズ素子８０に対してレーザトリミングを行う場合に、層間絶縁膜に部分的にクラック、いわゆるヒューズ素子クラックが発生し易くなっている。そして、前述したような組み立て用パッド７０等におけるパッドクラックの場合と同様に、ダイシング面から水分等が浸入した場合に、ヒューズ素子クラック個所からその水分等が浸入するようになるので、耐湿性が低下する。したがって、ヒューズ素子クラック対策を講じることが必要になっていた。
ここで、シールリング８１に第２のカバー絶縁膜８７の開口部７７が内包されるように、必須設計制約として、第２のカバー絶縁膜８７の開口底部内寸法Ｌ５＜シールリング８１の内寸法Ｌ６、の関係を満足するように設定される。
【０１０２】
上述したように、複数のヒューズ素子８０を囲むようにシールリング８１を設けた半導体装置によれば、複数のヒューズ素子８０の露出面８０Ａに対して第１のカバー絶縁膜８６を介してレーザトリミングが行われてヒューズ素子クラックが発生しても、ダイシング面から水分等が浸入した場合に、シールリング８１の存在により内部方向への水分等の浸入を阻止することができる。
【０１０３】
このように、この例の半導体装置によれば、複数のヒューズ素子８０を囲むように、素子分離領域２により囲まれたＮ型拡散領域１９にそれぞれ接続されるように、第１〜第５の層間絶縁膜８、１１、１３、１５、１６の膜厚方向に延在した導電層から成るシールリング８が設けられているので、ヒューズ素子クラックが発生しても、シールリング８１の存在により内部方向への水分等の浸入を阻止することができる。
したがって、複数のヒューズ素子を設けた構成において、ヒューズ素子クラックが発生しても十分に耐湿性を向上させることができる。
【０１０４】
◇第９実施例
図２５は、この発明の第９実施例である半導体装置の構成を示す断面図である。この発明の第９実施例である半導体装置の構成が、上述の第８実施例のそれと大きく異なるところは、ヒューズ素子クラック対策を講じるために有底状シールリングを設けるようにして点である。
この例の半導体装置は、図２４の第８実施例に示したように、複数のヒューズ素子８０が設けられた構成において、図２５に示すように、複数のヒューズ素子８０を囲むように、有底状シールリング８５が無端状に設けられている。この有底状シールリング８５は、図２１の第６実施例におけるそれと略同様に形成されている。
また、シールリング８１に第２のカバー絶縁膜８７の開口部７７が内包されるように、必須設計制約として、Ｌ５＜Ｌ６の関係を満足するように設定される。
【０１０５】
このように、この例の構成によっても、第８実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、複数のヒューズ素子を囲むように有底状シールリングを設けたので、底部導電層の下方の領域を自由な領域として確保することができ、半導体チップの利用率を拡大することができる。
【０１０６】
◇第１０実施例
図２６は、この発明の第１０実施例である半導体装置の構成を示す断面図である。この発明の第１０実施例である半導体装置の構成が、上述の第８実施例のそれと大きく異なるところは、シールリングに対してヒューズ素子の配置を変更するようにした点である。
この例の半導体装置は、図２４の第８実施例に示したように、複数のヒューズ素子８０がシールリング８１により囲まれている構成において、図２６に示すように、ヒューズ素子８０の両電極としてのコンタクト８８は、シールリング８１を構成している第３の配線層５９とは分離して形成されている。すなわち、第３の配線層５９とは第７の間絶縁膜８９を介して分離された第６の層間絶縁膜８２にコンタクト８８が形成されている。これによって、第５の層間絶縁膜１６に上記両電極としてのコンタクト８８をビア配線により形成する必要がないので、製造工程を削減でき、コストダウンに寄与することができる。
これ以外は、上述した第８実施例と略同様であるので、図２６において、図２４の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【０１０７】
このように、この例の構成によっても、第８実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、複数のヒューズ素子をシールリングとは分離して形成することができるので、工程削減を図ることができる。
【０１０８】
◇第１１実施例
図２７は、この発明の第１１実施例である半導体装置の構成を示す断面図である。この発明の第１１実施例である半導体装置の構成が、上述の第９実施例のそれと大きく異なるところは、シールリングに対してヒューズ素子の配置を変更するようにした点である。
この例の半導体装置は、図２５の第９実施例に示したように、複数のヒューズ素子８０が有底状シールリング８５により囲まれている構成において、ヒューズ素子８０の両電極としてのコンタクト８８は、シールリング８１を構成している第３の配線層５９とは分離して形成されている。すなわち、第３の配線層５９とは第７の間絶縁膜８９を介して分離された第６の層間絶縁膜８２にコンタクト８８が形成されている。これによって、第５の層間絶縁膜１６に上記両電極としてのコンタクト８８をビア配線により形成する必要がないので、製造工程を削減でき、コストダウンに寄与することができる。
これ以外は、上述した第９実施例と略同様であるので、図２７において、図２５の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【０１０９】
このように、この例の構成によっても、第９実施例において述べたのと略同様な効果を得ることができる。
加えてこの例の構成によれば、複数のヒューズ素子をシールリングとは独立して形成することができるので、工程削減を図ることができる。
【０１１０】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば第１実施例ではシールリングを３つ設けた例で説明したがこれに限らず、シールリングは少なくとも２つ設けられていればよい。また、第３実施例ではスリットを形成したシールリングを３つ設けた例で説明したが、このシールリングは少なくとも２つ設けられていればよい。すなわち、スリットを形成したシールリングを２つ設けておけば、２つのシールリングのスリットの形成位置が相互にずれるように形成しておく限り、外側あるいは内側のシールリングのスリットに隣接した位置には必ず内側あるいは外側のシールリングが存在しているので、ダイシング面から水分等が浸入しても浸入経路の距離を十分に稼ぐことができるため、十分に耐湿性を向上させることができる。
【０１１１】
また、第１実施例ではシングルダマシン技術を用いて製造した例を、第２実施例ではデュアルダマシン技術を用いて製造した例を示したが、これらに限らずシングルダマシン技術とデュアルダマシン技術とを組み合わせて製造することができる。この場合は、第１の配線層をシングルダマシン技術を用いて製造し、第２の配線層以降はシングルダマシン技術あるいはデュアルダマシン技術のいずれかを選択して製造することが望ましい。例えば、第２の配線層をシングルダマシン技術を用いて、第３の配線層をデュアルダマシン技術を用いてそれぞれ製造するようにする。また、第３実施例においても、シングルダマシン技術あるいはデュアルダマシン技術を用いて、さらには上述のように両者を組み合わせて製造することもできる。これは、第４〜第１１実施例においても同様である。また、第４〜第１１実施例において、シールリングあるいは有底状シールリングは複数設けるようにしてもよい。
【０１１２】
また、各実施例ではシールリングあるいは有底状シールリングを構成する導電層としては銅を用いる例で説明したがこれに限らず、銅を主成分としてこれに錫（Ｓｎ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、鉛（Ｐｂ）、アルミニウム、シリコン、チタン等の他の材料を微量含有した銅系金属を用いるようにしてもよい。また、各実施例では第１〜第５の５層にわたる層間絶縁膜を形成してそれぞれに導電層を形成してシールリングを設ける例で説明したが、６層以上の層間絶縁膜を形成する場合でも適用することができる。また、各実施例では層間絶縁膜の主要部を構成している低誘電率膜としてＳｉＬＫを用いる例で説明したがこれに限らず、ＭＳＱ（Ｍｅｔｈｙｌ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜、ＨＳＱ（Ｈｙｄｒｏｇｅｎ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜、あるいはＬ−Ｏｘ（Ｌａｄｄｅｒ−ｏｘｉｄｅ：ＮＥＣ社の登録商標）等の他の誘電膜を用いてもよい。また、層間絶縁膜としてはシリコン酸化膜あるいはシリコン窒化膜を用いる例に限らず、ＢＳＧ（Ｂｒｏｎ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜等の他の絶縁膜を用いることもできる。また、第２の銅の拡散防止膜としてはシリコン窒化膜に例をあげて説明したがこれに限らず、シリコン炭化膜（ＳｉＣ）、シリコン炭窒化膜（ＳｉＣＮ）のようなＳｉＣ系膜等の他の膜を用いることができる。また、フォトリソグラフィ技術によるパターン形成技術に限らずに、ＥＢ（エレクトロンビーム）リソグラフィ技術等の他のリソグラフィ技術を用いることができる。また、シールリングを接続する拡散領域の導電型はＮ型、Ｐ型のいずれでもよい。
【０１１３】
【発明の効果】
以上説明したように、この発明の半導体装置によれば、複数の層間絶縁膜にはそれぞれ回路形成部を囲むように半導体チップの外周に沿って配線溝が形成されて、各配線溝内には第１の銅の拡散防止膜を介して銅又は銅を主成分とする導電層が埋設され、かつ導電層は互いが接続されるように埋設され、複数の層間絶縁膜の相互間には第１の銅の拡散防止膜と接続されるように第２の銅の拡散防止膜が形成されているので、ダイシング面から水分等が浸入しても第１及び第２の銅の拡散防止膜の存在により内部方向への水分等の浸入を阻止することができる。また、この発明の半導体装置によれば、回路形成部を囲むように半導体チップの外周に沿って、素子分離領域により囲まれた拡散領域にそれぞれ電気的に接続されるように、各層間絶縁膜の膜厚方向に延在した導電層から成る複数本のシールリングが相互に絶縁されて設けられているので、ダイシング面から水分等が浸入しても複数本のシールリングの存在により内部方向への水分等の浸入を阻止することができる。
また、この発明の半導体装置によれば、各シールリングにスリットが形成されているので、磁場内に配置されても電流は誘起されない。
また、この発明の半導体装置の製造方法によれば、ダマシン配線技術を用いることにより回路形成部に多層配線を形成する工程と同時に、複数のシールリングを形成することができるので、コストアップを伴うことなく簡単にシールリングを設けることができる。
したがって、回路形成部を囲むシールリングを設けた構成において、十分に耐湿性を向上させ、あるいは、シールリングに誘導電流を発生させるのを防止することができる。
また、この発明の半導体装置によれば、組み立て用パッド、特性評価用パッドあるいは選別評価用パッドを設けた構成において、各パッドを囲むようにシールリングあるいは有底状シールリングを設けたので、パッドクラックが発生しても、ダイシング面から水分等が浸入した場合に、シールリングの存在により内部方向への水分等の浸入を阻止することができる。
また、この発明の半導体装置によれば、不良回路素子の置き換えを行う複数のヒューズ素子を設けた構成において、複数のヒューズ素子を囲むようにシールリングあるいは有底状シールリングを設けたので、ヒューズ素子クラックが発生しても、ダイシング面から水分等が浸入した場合に、シールリングの存在により内部方向への水分等の浸入を阻止することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体装置の構成を示す平面図である。
【図２】図１のＡ−Ａ矢視断面図である。
【図３】同半導体装置のシールリングをシングルダマシン配線技術を用いて製造した具体的な構成を示す断面図である。
【図４】同半導体装置のシールリングの動作を概略的に示す図である。
【図５】同半導体装置においてダイシング面から水分等が侵入する状況を示す断面図である。
【図６】同半導体装置においてダイシング面から水分等が侵入する状況を示す断面図である。
【図７】同半導体装置を水分含有雰囲気内で加圧試験を施した結果を概略的に示す図である。
【図８】同半導体装置の寿命試験結果を示す図である。
【図９】同半導体装置のシールリングをシングルダマシン技術を用いて製造する方法を工程順に示す工程図である。
【図１０】同半導体装置のシールリングをシングルダマシン技術を用いて製造する方法を工程順に示す工程図である。
【図１１】この発明の第２実施例である半導体装置のシールリングをデュアルダマシン配線技術を用いて製造した具体的な構成を示す断面図である。
【図１２】同半導体装置のシールリングをデュアルダマシン技術を用いて製造する方法の主要部を工程順に示す工程図である。
【図１３】この発明の第３実施例である半導体装置の構成を示す平面図である。
【図１４】図１３のＢ−Ｂ矢視断面図である。
【図１５】同半導体装置においてダイシング面から水分等が侵入する状況を示す平面図である。
【図１６】同半導体装置のシールリングのスリットをダマシン技術を用いて製造する方法を工程順に示す工程図である。
【図１７】同半導体装置のシールリングのスリットをダマシン技術を用いて製造する方法を工程順に示す工程図である。
【図１８】この発明の第４実施例である半導体装置の構成を示す平面図である。
【図１９】図１８のＣ−Ｃ矢視断面図である。
【図２０】この発明の第５実施例である半導体装置の構成を示す断面図である。
【図２１】この発明の第６実施例である半導体装置の構成を示す断面図である。
【図２２】この発明の第７実施例である半導体装置の構成を示す断面図である。
【図２３】この発明の第８実施例である半導体装置の構成を示す平面図である。
【図２４】図２０のＤ−Ｄ矢視断面図である。
【図２５】この発明の第９実施例である半導体装置の構成を示す断面図である。
【図２６】この発明の第１０実施例である半導体装置の構成を示す断面図である。
【図２７】この発明の第１１実施例である半導体装置の構成を示す断面図である。
【図２８】従来の半導体装置の構成を示す断面図である。
【図２９】従来の半導体装置の問題点を概略的に示す図である。
【図３０】従来の半導体装置の問題点を概略的に示す図である。
【符号の説明】
１ 半導体基板
２ 素子分離領域
３、４、１９ 拡散領域
５ ゲート部
６ 絶縁保護膜
７（７Ａ〜７Ｃ） 回路形成部のコンタクト
Ｔｒ ＮチャネルＭＯＳ型トランジスタ
８ 第１の層間絶縁膜
９（９Ａ〜９Ｃ） 第１の配線層
１０ 半導体チップ
１１ 第２の層間絶縁膜（第１のビア層間絶縁膜）
１２ ビア配線層
１３ 第３の層間絶縁膜
１４ 第２の配線層
１５ 第４の層間絶縁膜（第２のビア層間絶縁膜）
１６ 第５の層間絶縁膜
１７ パッシベーション膜
１８ 回路形成部
２０ ダイシング面
２１ 第１のシールリング
２２ 第２のシールリング
２３ 第３のシールリング
２１Ａ〜２３Ａ スリット
２４、７５ コンタクトホール
２５、８３、８８ コンタクト
２６、３２、３９、４６、５３、６０、６３ シリコン窒化膜
２７、３４、４１、４８、５５、６１、６２ シリコン酸化膜
２８、４２、５６ トレンチ（配線溝）
２９、３６、４３、５０、５７、７３ バリアメタル
３０、３７、４４、５１、５８ 銅層
３１ 第１の配線層
３３、４０、４７、５４ 低誘電率膜
３５、４９ ビアホール（ビア配線溝）
３８ 第１のビア配線層
４５ 第２の配線層
５２ 第２のビア配線層
５９ 第３の配線層
６４〜６６ 矢印
６７ 水分等の侵入経路
７０ 組み立て用パッド
７０Ａ 組み立て用パッドの露出面
７１、８１ シールリング
７２ 最上配線層
７４ 絶縁膜
７６、８６、８７ カバー絶縁膜
７７ 開口部
７８、８５ 有底状シールリング
７９ 第２の配線層（底部配線層）
８０ ヒューズ素子
８０Ａ ヒューズ素子の間接的な露出面
８２ 第６の層間絶縁膜
８４ 外部端子層
７６、８６、８７ カバー絶縁膜
８９ 第７の層間絶縁膜
Claims (29)
- 半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置であって、
前記複数の層間絶縁膜にはそれぞれ前記回路形成部を囲むように前記半導体チップの外周に沿って配線溝が形成されて、各配線溝内には第１の銅の拡散防止膜を介して銅又は銅を主成分とする導電層が埋設され、かつ該導電層は互いが接続されるように埋設され、前記複数の層間絶縁膜の相互間には前記第１の銅の拡散防止膜と接続されるように第２の銅の拡散防止膜が形成されていることを特徴とする半導体装置。 - 前記導電層が前記半導体基板に形成されている拡散領域に接続されていることを特徴とする請求項１記載の半導体装置。
- 半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置であって、
前記回路形成部を囲むように前記半導体チップの外周に沿って、前記半導体基板に接続されるように、前記層間絶縁膜の膜厚方向に延在した導電層から成る複数のシールリングが相互に絶縁されて設けられていることを特徴とする半導体装置。 - 前記複数のシールリングの長さ方向の一部にそれぞれスリットが形成され、前記複数のシールリングのそれぞれの前記スリットの長さ方向の形成位置が少なくとも隣接するシールリング同士ではずれていることを特徴とする請求項３記載の半導体装置。
- 前記回路形成部の前記多層配線がダマシン配線構造から構成されている場合、前記複数のシールリングは前記ダマシン配線構造から構成されていることを特徴とする請求項３又は４記載の半導体装置。
- 前記ダマシン配線構造がシングルダマシン配線構造から構成されていることを特徴とする請求項５記載の半導体装置。
- 前記ダマシン配線構造がデュアルダマシン配線構造から構成されていることを特徴とする請求項５記載の半導体装置。
- 前記ダマシン配線構造がシングルダマシン配線構造とデュアルダマシン配線構造との組み合わせから構成されていることを特徴とする請求項５記載の半導体装置。
- 前記複数のシールリングがそれぞれ前記半導体基板に形成されている拡散領域に接続されていることを特徴とする請求項３乃至８のいずれか１に記載の半導体装置。
- 前記複数のシールリングがそれぞれ前記半導体基板に形成されている拡散領域にコンタクトを介して接続され、該コンタクト及び拡散領域の形状が前記複数のシールリングの形状に一致するように形成されていることを特徴とする請求項３乃至９のいずれか１に記載の半導体装置。
- 前記複数のシールリングがそれぞれ前記半導体基板に形成されている拡散領域にコンタクトを介して接続され、該コンタクト及び拡散領域の形状が前記複数のシールリングの形状に無関係に形成されていることを特徴とする請求項３乃至９のいずれか１に記載の半導体装置。
- 前記複数のシールリングは、銅又は銅を主成分とする導電層から構成されることを特徴とする請求項３乃至１１のいずれか１に記載の半導体装置。
- 前記シールリングは、２つ以上設けられていることを特徴とする請求項３乃至１２のいずれか１に記載の半導体装置。
- 前記複数の層間絶縁膜は、低誘電率膜を含んでいることを特徴とする請求項１乃至１３のいずれか１に記載の半導体装置。
- 半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置の製造方法であって、
前記半導体基板に拡散領域を形成した後、前記半導体基板上に第１の層間絶縁膜を形成し、該第１の層間絶縁膜内に前記回路形成部を囲み、かつ前記拡散領域とそれぞれ接続する複数の第１の配線層を形成する第１の工程と、
前記第１の配線層上に第２の層間絶縁膜を形成した後、該第２の層間絶縁膜内に前記回路形成部を囲み、かつ前記第１の配線層とそれぞれ接続する複数のビア配線層を形成する第２の工程と、
前記ビア配線層上に第３の層間絶縁膜を形成した後、該第３の層間絶縁膜内に前記回路形成部を囲み、かつ前記ビア配線層とそれぞれ接続する複数の第２の配線層を形成する第３の工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第２の工程と前記第３の工程とを、必要に応じて交互に繰り返すことを特徴とする請求項１５記載の半導体装置の製造方法。
- 半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置の製造方法であって、
前記半導体基板に拡散領域を形成した後、前記半導体基板上に第１の層間絶縁膜を形成し、該第１の層間絶縁膜内に前記回路形成部を囲み、かつ前記拡散領域とそれぞれ接続する複数の第１の配線層を形成する第１の工程と、
前記第１の配線層上に第２の層間絶縁膜及び第３の層間絶縁膜を順次に形成した後、前記第３の層間絶縁膜内及び前記第２の層間絶縁膜内にそれぞれ前記回路形成部を囲み、かつ前記第１の配線層とそれぞれ接続する複数の第２の配線層及びビア配線層を同時に形成する第４の工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第４の工程を、必要に応じて繰り返すことを特徴とする請求項１７記載の半導体装置の製造方法。
- 前記第４の工程の前に、前記第１の配線層上に第２の層間絶縁膜及び第３の層間絶縁膜を順次に形成した後、前記第３の層間絶縁膜及び前記第２の層間絶縁膜に相互に連通する配線溝及びビア配線溝を同時に形成する第５の工程と、
を含むことを特徴とする請求項１７又は１８記載の半導体装置の製造方法。 - 前記第１の工程、前記第２の工程及び前記第３の工程により、あるいは前記第１の工程及び前記第４の工程により、前記第１の配線層、前記ビア配線層及び前記第２の配線層が相互に接続された前記回路形成部を囲む複数のシールリングを形成する場合、該シールリングの長さ方向の一部にスリットを形成することを特徴とする請求項１５乃至１９のいずれか１に記載の半導体装置の製造方法。
- 前記第１の工程の後に、前記第２の工程と前記第３の工程とを組み合わせた第６の工程、あるいは前記第４の工程のいずれかを選択することにより、前記第２の配線層を形成することを特徴とする請求項１５又は１７記載の半導体装置の製造方法。
- 前記第２の工程と前記第３の工程とを組み合わせた第６の工程、あるいは前記第４の工程のいずれかを選択することにより、第３の配線層以降の配線層を順次に形成することを特徴とする請求項２１記載の半導体装置の製造方法。
- 半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置であって、
前記半導体基板の表面に前記回路形成部に電気的に接続された組み立て用パッド、特性評価用パッドあるいは選別評価用パッドが設けられ、該組み立て用パッド、該特性評価用パッドあるいは該選別評価用パッドを囲むように、前記半導体基板に接続されて前記層間絶縁膜の膜厚方向に延在した導電層から成るシールリングが設けられていることを特徴とする半導体装置。 - 前記シールリングに代えて、前記組み立て用パッド、前記特性評価用パッドあるいは前記選別評価用パッドを囲むように、前記半導体基板に接続されない有底状シールリングが設けられていることを特徴とする請求項２３記載の半導体装置。
- 前記シールリングあるいは前記有底状シールリングが、複数設けられていることを特徴とする請求項２３又は２４記載の半導体装置。
- 半導体基板上に複数の層間絶縁膜が積層され、該層間絶縁膜に形成された多層配線を含む回路形成部が設けられて成る半導体チップを有する半導体装置であって、
前記半導体基板の表面に前記回路形成部に電気的に接続された不良回路素子の置き換えを行うための複数のヒューズ素子が設けられ、該複数のヒューズ素子を囲むように、前記半導体基板に接続されて前記層間絶縁膜の膜厚方向に延在した導電層から成るシールリングが設けられていることを特徴とする半導体装置。 - 前記シールリングに代えて、前記複数のヒューズ素子を囲むように、前記半導体基板に接続されない有底状シールリングが設けられていることを特徴とする請求項２６記載の半導体装置。
- 前記シールリングあるいは前記有底状シールリングが、複数設けられていることを特徴とする請求項２６又は２７記載の半導体装置。
- 前記シールリングあるいは前記有底状シールリングが、ダマシン配線構造から構成されていることを特徴とする請求項２３乃至２８のいずれか１に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003113412A JP4502173B2 (ja) | 2003-02-03 | 2003-04-17 | 半導体装置及びその製造方法 |
| EP03019375A EP1443557A2 (en) | 2003-02-03 | 2003-08-27 | Semiconductor device and method for manufacturing the same |
| US10/649,771 US6998712B2 (en) | 2003-02-03 | 2003-08-28 | Semiconductor device and method for manufacturing the same |
| CNB031577210A CN100355067C (zh) | 2003-02-03 | 2003-08-29 | 半导体器件 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003026526 | 2003-02-03 | ||
| JP2003113412A JP4502173B2 (ja) | 2003-02-03 | 2003-04-17 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004297022A true JP2004297022A (ja) | 2004-10-21 |
| JP4502173B2 JP4502173B2 (ja) | 2010-07-14 |
Family
ID=32658622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003113412A Expired - Fee Related JP4502173B2 (ja) | 2003-02-03 | 2003-04-17 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6998712B2 (ja) |
| EP (1) | EP1443557A2 (ja) |
| JP (1) | JP4502173B2 (ja) |
| CN (1) | CN100355067C (ja) |
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147668A (ja) * | 2004-11-16 | 2006-06-08 | Nec Electronics Corp | 半導体装置 |
| JP2006210648A (ja) * | 2005-01-28 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
| JP2006261613A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2006303073A (ja) * | 2005-04-19 | 2006-11-02 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2007019128A (ja) * | 2005-07-06 | 2007-01-25 | Sony Corp | 半導体装置 |
| JP2008166414A (ja) * | 2006-12-27 | 2008-07-17 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| WO2008114418A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| JP2009117710A (ja) * | 2007-11-08 | 2009-05-28 | Nec Electronics Corp | 半導体チップ、及び半導体装置 |
| US7629656B2 (en) | 2005-07-21 | 2009-12-08 | Nec Electronics Corporation | Semiconductor device guard ring |
| WO2010041365A1 (ja) * | 2008-10-10 | 2010-04-15 | パナソニック株式会社 | 半導体装置 |
| JP2010177550A (ja) * | 2009-01-30 | 2010-08-12 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
| JP2010225763A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 半導体装置 |
| US7825446B2 (en) | 2006-01-18 | 2010-11-02 | Fujitsu Semiconductor Limited | Semiconductor device, semiconductor wafer structure and method for manufacturing the semiconductor wafer structure |
| CN101996956A (zh) * | 2009-08-24 | 2011-03-30 | 索尼公司 | 半导体装置及半导体装置的生产方法 |
| JP2011082541A (ja) * | 2010-11-18 | 2011-04-21 | Renesas Electronics Corp | 半導体装置 |
| US7969008B2 (en) | 2005-12-27 | 2011-06-28 | Fujitsu Semiconductor Limited | Semiconductor device with improved pads |
| US7977795B2 (en) | 2006-01-05 | 2011-07-12 | Kabushiki Kaisha Toshiba | Semiconductor device, method of fabricating the same, and pattern generating method |
| JP2012033894A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置 |
| JP2012504872A (ja) * | 2008-10-03 | 2012-02-23 | クゥアルコム・インコーポレイテッド | 二重破断シールリング |
| KR101129031B1 (ko) | 2010-12-15 | 2012-03-27 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
| WO2012095907A1 (ja) * | 2011-01-14 | 2012-07-19 | パナソニック株式会社 | 半導体装置及びフリップチップ実装品 |
| JP2013026624A (ja) * | 2011-07-22 | 2013-02-04 | Freescale Semiconductor Inc | 半導体ダイ上にフィーチャをめっきするためのヒューズバス |
| JP2013530524A (ja) * | 2010-05-21 | 2013-07-25 | クアルコム，インコーポレイテッド | 電気的には切断されているが機械的には連続である集積回路向けのダイの封止 |
| JP2013197516A (ja) * | 2012-03-22 | 2013-09-30 | Seiko Instruments Inc | 半導体装置 |
| JP2014120504A (ja) * | 2012-12-13 | 2014-06-30 | Renesas Electronics Corp | 半導体装置 |
| JP2014132676A (ja) * | 2014-02-24 | 2014-07-17 | Renesas Electronics Corp | 半導体装置 |
| JP2014187368A (ja) * | 2005-08-31 | 2014-10-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2015046549A (ja) * | 2013-08-29 | 2015-03-12 | 三菱電機株式会社 | 半導体装置 |
| JP2015092607A (ja) * | 2011-09-27 | 2015-05-14 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 保護リングを備えた半導体構造 |
| KR20150065125A (ko) * | 2013-11-29 | 2015-06-12 | 삼성전자주식회사 | 반도체 장치 |
| JP2016026387A (ja) * | 2010-03-24 | 2016-02-12 | 富士通セミコンダクター株式会社 | 半導体ウエハと半導体装置の製造方法 |
| JP2016039271A (ja) * | 2014-08-08 | 2016-03-22 | 株式会社ニコン | 基板 |
| US9685416B2 (en) | 2010-03-24 | 2017-06-20 | Fujitsu Semiconductor Limited | Semiconductor wafer and its manufacture method, and semiconductor chip |
| KR101764011B1 (ko) | 2015-06-10 | 2017-08-01 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스 및 그 제조 방법 |
| JP2018148152A (ja) * | 2017-03-09 | 2018-09-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2019186473A (ja) * | 2018-04-16 | 2019-10-24 | エイブリック株式会社 | 半導体装置及びその製造方法 |
| JP2020191467A (ja) * | 2010-06-30 | 2020-11-26 | キヤノン株式会社 | 固体撮像装置 |
Families Citing this family (317)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067385B2 (en) * | 2003-09-04 | 2006-06-27 | Micron Technology, Inc. | Support for vertically oriented capacitors during the formation of a semiconductor device |
| US7125781B2 (en) * | 2003-09-04 | 2006-10-24 | Micron Technology, Inc. | Methods of forming capacitor devices |
| JP2005129717A (ja) * | 2003-10-23 | 2005-05-19 | Renesas Technology Corp | 半導体装置 |
| JP2005136215A (ja) * | 2003-10-30 | 2005-05-26 | Toshiba Corp | 半導体装置 |
| CN1617312A (zh) | 2003-11-10 | 2005-05-18 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| TWI227936B (en) * | 2004-01-14 | 2005-02-11 | Taiwan Semiconductor Mfg | Sealed ring for IC protection |
| JP4065855B2 (ja) * | 2004-01-21 | 2008-03-26 | 株式会社日立製作所 | 生体および化学試料検査装置 |
| US7223684B2 (en) * | 2004-07-14 | 2007-05-29 | International Business Machines Corporation | Dual damascene wiring and method |
| US7387939B2 (en) * | 2004-07-19 | 2008-06-17 | Micron Technology, Inc. | Methods of forming semiconductor structures and capacitor devices |
| US9318378B2 (en) * | 2004-08-21 | 2016-04-19 | Globalfoundries Singapore Pte. Ltd. | Slot designs in wide metal lines |
| US7439152B2 (en) * | 2004-08-27 | 2008-10-21 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US20060046055A1 (en) * | 2004-08-30 | 2006-03-02 | Nan Ya Plastics Corporation | Superfine fiber containing grey dope dyed component and the fabric made of the same |
| US7547945B2 (en) | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
| JP4776195B2 (ja) * | 2004-09-10 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7777338B2 (en) * | 2004-09-13 | 2010-08-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structure for integrated circuit chips |
| JP4504791B2 (ja) * | 2004-11-24 | 2010-07-14 | パナソニック株式会社 | 半導体回路装置及びその製造方法 |
| US7320911B2 (en) * | 2004-12-06 | 2008-01-22 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| FR2879295B1 (fr) * | 2004-12-14 | 2007-03-16 | St Microelectronics Sa | Structure de test pour circuit electronique integre |
| KR100590575B1 (ko) * | 2004-12-24 | 2006-06-19 | 삼성전자주식회사 | 새로운 물질을 이용한 전자빔 리소그래피 방법 |
| GB2422245A (en) * | 2005-01-12 | 2006-07-19 | Hewlett Packard Development Co | Semiconductor device and fabrication thereof |
| JP2006196668A (ja) * | 2005-01-13 | 2006-07-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7786546B2 (en) * | 2005-02-25 | 2010-08-31 | United Microelectronics Corp. | System-on-chip with shield rings for shielding functional blocks therein from electromagnetic interference |
| US7170144B2 (en) * | 2005-02-25 | 2007-01-30 | United Microelectronics Corp. | System-on-chip with shield rings for shielding functional blocks therein from electromagnetic interference |
| US7557015B2 (en) * | 2005-03-18 | 2009-07-07 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| US7615841B2 (en) * | 2005-05-02 | 2009-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Design structure for coupling noise prevention |
| US7544563B2 (en) * | 2005-05-18 | 2009-06-09 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7517753B2 (en) | 2005-05-18 | 2009-04-14 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| US7445966B2 (en) * | 2005-06-24 | 2008-11-04 | International Business Machines Corporation | Method and structure for charge dissipation during fabrication of integrated circuits and isolation thereof |
| US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
| KR100672728B1 (ko) * | 2005-07-12 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| US7224069B2 (en) * | 2005-07-25 | 2007-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy structures extending from seal ring into active circuit area of integrated circuit chip |
| US7199005B2 (en) * | 2005-08-02 | 2007-04-03 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| US7867851B2 (en) | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
| JP4890819B2 (ja) * | 2005-09-02 | 2012-03-07 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法およびウェハ |
| US7397103B2 (en) * | 2005-09-28 | 2008-07-08 | Agere Systems, Inc. | Semiconductor with damage detection circuitry |
| US8624346B2 (en) | 2005-10-11 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Exclusion zone for stress-sensitive circuit design |
| US7547572B2 (en) * | 2005-11-16 | 2009-06-16 | Emcore Corporation | Method of protecting semiconductor chips from mechanical and ESD damage during handling |
| US20070120256A1 (en) * | 2005-11-28 | 2007-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reinforced interconnection structures |
| CN100413066C (zh) * | 2005-11-30 | 2008-08-20 | 中芯国际集成电路制造(上海)有限公司 | 低k介电材料的接合焊盘和用于制造半导体器件的方法 |
| KR100790974B1 (ko) * | 2005-12-01 | 2008-01-02 | 삼성전자주식회사 | 퓨즈 포커스 디텍터를 구비한 반도체 소자 및 그 제조방법과 이를 이용한 레이저 리페어 방법 |
| TWI281724B (en) * | 2005-12-09 | 2007-05-21 | Via Tech Inc | Semiconductor chip and shielding structure thereof |
| US8188565B2 (en) * | 2005-12-09 | 2012-05-29 | Via Technologies, Inc. | Semiconductor chip and shielding structure thereof |
| US7456507B2 (en) * | 2006-01-12 | 2008-11-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Die seal structure for reducing stress induced during die saw process |
| US7700441B2 (en) | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
| US7557013B2 (en) * | 2006-04-10 | 2009-07-07 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| JP4949733B2 (ja) * | 2006-05-11 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8723321B2 (en) * | 2006-06-08 | 2014-05-13 | GLOBALFOUNDIES Inc. | Copper interconnects with improved electromigration lifetime |
| US7602001B2 (en) | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
| US7622364B2 (en) * | 2006-08-18 | 2009-11-24 | International Business Machines Corporation | Bond pad for wafer and package for CMOS imager |
| US7772632B2 (en) | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
| US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
| US7557444B2 (en) * | 2006-09-20 | 2009-07-07 | Infineon Technologies Ag | Power-via structure for integration in advanced logic/smart-power technologies |
| US7902081B2 (en) * | 2006-10-11 | 2011-03-08 | Micron Technology, Inc. | Methods of etching polysilicon and methods of forming pluralities of capacitors |
| US7642653B2 (en) * | 2006-10-24 | 2010-01-05 | Denso Corporation | Semiconductor device, wiring of semiconductor device, and method of forming wiring |
| KR100840642B1 (ko) * | 2006-12-05 | 2008-06-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 가드링 및 그 형성방법 |
| US7646078B2 (en) * | 2007-01-17 | 2010-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die saw crack stopper |
| JP5065695B2 (ja) * | 2007-02-01 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7785962B2 (en) | 2007-02-26 | 2010-08-31 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| KR100995558B1 (ko) * | 2007-03-22 | 2010-11-22 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US7893459B2 (en) | 2007-04-10 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structures with reduced moisture-induced reliability degradation |
| JP5448304B2 (ja) | 2007-04-19 | 2014-03-19 | パナソニック株式会社 | 半導体装置 |
| US7952167B2 (en) * | 2007-04-27 | 2011-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe line layout design |
| US8237160B2 (en) | 2007-05-10 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe pad on a corner stress relief region in a semiconductor chip |
| US8217394B2 (en) * | 2007-05-10 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe pad on a corner stress relief region in a semiconductor chip |
| US8125052B2 (en) * | 2007-05-14 | 2012-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structure with improved cracking protection |
| US7538346B2 (en) * | 2007-05-29 | 2009-05-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| JP5106933B2 (ja) * | 2007-07-04 | 2012-12-26 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| US7682924B2 (en) | 2007-08-13 | 2010-03-23 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8589832B2 (en) * | 2007-08-24 | 2013-11-19 | International Business Machines Corporation | On chip shielding structure for integrated circuits or devices on a substrate and method of shielding |
| US8566759B2 (en) * | 2007-08-24 | 2013-10-22 | International Business Machines Corporation | Structure for on chip shielding structure for integrated circuits or devices on a substrate |
| US20090079080A1 (en) | 2007-09-24 | 2009-03-26 | Infineon Technologies Ag | Semiconductor Device with Multi-Layer Metallization |
| US8643147B2 (en) * | 2007-11-01 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structure with improved cracking protection and reduced problems |
| KR20090046993A (ko) * | 2007-11-07 | 2009-05-12 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| KR101374338B1 (ko) * | 2007-11-14 | 2014-03-14 | 삼성전자주식회사 | 관통 전극을 갖는 반도체 장치 및 그 제조방법 |
| US8227902B2 (en) | 2007-11-26 | 2012-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structures for preventing cross-talk between through-silicon vias and integrated circuits |
| US8388851B2 (en) | 2008-01-08 | 2013-03-05 | Micron Technology, Inc. | Capacitor forming methods |
| JP2009231513A (ja) * | 2008-03-21 | 2009-10-08 | Elpida Memory Inc | 半導体装置 |
| US8274777B2 (en) | 2008-04-08 | 2012-09-25 | Micron Technology, Inc. | High aspect ratio openings |
| JP5324822B2 (ja) * | 2008-05-26 | 2013-10-23 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JP5334459B2 (ja) * | 2008-05-30 | 2013-11-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8274146B2 (en) * | 2008-05-30 | 2012-09-25 | Freescale Semiconductor, Inc. | High frequency interconnect pad structure |
| US8334582B2 (en) * | 2008-06-26 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective seal ring for preventing die-saw induced stress |
| US7968974B2 (en) * | 2008-06-27 | 2011-06-28 | Texas Instruments Incorporated | Scribe seal connection |
| US7948060B2 (en) * | 2008-07-01 | 2011-05-24 | Xmos Limited | Integrated circuit structure |
| US7759193B2 (en) | 2008-07-09 | 2010-07-20 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8242586B2 (en) * | 2008-09-09 | 2012-08-14 | Mediatek Inc. | Integrated circuit chip with seal ring structure |
| US8169059B2 (en) * | 2008-09-30 | 2012-05-01 | Infineon Technologies Ag | On-chip RF shields with through substrate conductors |
| US8178953B2 (en) | 2008-09-30 | 2012-05-15 | Infineon Technologies Ag | On-chip RF shields with front side redistribution lines |
| US7948064B2 (en) * | 2008-09-30 | 2011-05-24 | Infineon Technologies Ag | System on a chip with on-chip RF shield |
| US8063469B2 (en) * | 2008-09-30 | 2011-11-22 | Infineon Technologies Ag | On-chip radio frequency shield with interconnect metallization |
| US8889548B2 (en) | 2008-09-30 | 2014-11-18 | Infineon Technologies Ag | On-chip RF shields with backside redistribution lines |
| KR101470530B1 (ko) * | 2008-10-24 | 2014-12-08 | 삼성전자주식회사 | 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자 |
| US7906836B2 (en) | 2008-11-14 | 2011-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat spreader structures in scribe lines |
| US8053902B2 (en) * | 2008-12-02 | 2011-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Isolation structure for protecting dielectric layers from degradation |
| GB0822722D0 (en) | 2008-12-15 | 2009-01-21 | Cambridge Silicon Radio Ltd | Improved die seal ring |
| US8139340B2 (en) * | 2009-01-20 | 2012-03-20 | Plasma-Therm Llc | Conductive seal ring electrostatic chuck |
| US8368180B2 (en) * | 2009-02-18 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe line metal structure |
| JP5439901B2 (ja) * | 2009-03-31 | 2014-03-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US20100289065A1 (en) * | 2009-05-12 | 2010-11-18 | Pixart Imaging Incorporation | Mems integrated chip with cross-area interconnection |
| JP5638205B2 (ja) * | 2009-06-16 | 2014-12-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5521422B2 (ja) * | 2009-07-22 | 2014-06-11 | 株式会社リコー | 半導体装置 |
| KR101068387B1 (ko) * | 2009-08-05 | 2011-09-28 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 및 그 형성 방법 |
| US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
| US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
| US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
| US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
| US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| JP5401301B2 (ja) * | 2009-12-28 | 2014-01-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体装置 |
| US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
| US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8338917B2 (en) * | 2010-08-13 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple seal ring structure |
| US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
| US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
| US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
| US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
| US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
| US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US8587089B2 (en) * | 2010-11-03 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structure with polyimide layer adhesion |
| US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
| US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
| US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
| US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
| US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
| US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
| US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
| US9082769B2 (en) * | 2011-02-07 | 2015-07-14 | Rohm Co., Ltd. | Semiconductor device and fabrication method thereof |
| US9460840B2 (en) | 2011-03-03 | 2016-10-04 | Skyworks Solutions, Inc. | Seal ring inductor and method of forming the same |
| WO2011107044A2 (zh) * | 2011-04-19 | 2011-09-09 | 华为技术有限公司 | 焊盘的防水结构、防水焊盘和形成该防水结构的方法 |
| US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
| US8710630B2 (en) * | 2011-07-11 | 2014-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for marking the orientation of a sawed die |
| CN102881661B (zh) * | 2011-07-11 | 2015-05-27 | 台湾积体电路制造股份有限公司 | 在角应力消除区域上方具有探针焊盘的半导体芯片 |
| JP5953974B2 (ja) * | 2011-09-15 | 2016-07-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8637963B2 (en) * | 2011-10-05 | 2014-01-28 | Sandisk Technologies Inc. | Radiation-shielded semiconductor device |
| KR101893889B1 (ko) * | 2011-10-06 | 2018-09-03 | 삼성전자주식회사 | 반도체 칩 및 그것의 제조 방법 |
| US9064841B2 (en) * | 2011-10-07 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-oxide-metal capacitor apparatus with a via-hole region |
| US8558350B2 (en) * | 2011-10-14 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-oxide-metal capacitor structure |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US8624348B2 (en) * | 2011-11-11 | 2014-01-07 | Invensas Corporation | Chips with high fracture toughness through a metal ring |
| US8946043B2 (en) | 2011-12-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming capacitors |
| US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
| US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
| US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
| US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
| US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| JP5947093B2 (ja) * | 2012-04-25 | 2016-07-06 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US20130320522A1 (en) * | 2012-05-30 | 2013-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Re-distribution Layer Via Structure and Method of Making Same |
| US20130328158A1 (en) * | 2012-06-11 | 2013-12-12 | Broadcom Corporation | Semiconductor seal ring design for noise isolation |
| JP6008603B2 (ja) * | 2012-06-15 | 2016-10-19 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| JP2014011176A (ja) * | 2012-06-27 | 2014-01-20 | Canon Inc | 半導体装置の製造方法 |
| JP5968711B2 (ja) * | 2012-07-25 | 2016-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
| US8530997B1 (en) | 2012-07-31 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double seal ring |
| CN103811471B (zh) * | 2012-09-07 | 2017-03-01 | 联发科技（新加坡）私人有限公司 | 保护环结构及其制造方法 |
| US9490190B2 (en) * | 2012-09-21 | 2016-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal dissipation through seal rings in 3DIC structure |
| US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
| US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US9385058B1 (en) * | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US20170256506A1 (en) * | 2013-01-11 | 2017-09-07 | Renesas Electronics Corporation | Semiconductor device |
| US8994148B2 (en) * | 2013-02-19 | 2015-03-31 | Infineon Technologies Ag | Device bond pads over process control monitor structures in a semiconductor die |
| US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
| US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| JP6026322B2 (ja) | 2013-03-12 | 2016-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびレイアウト設計システム |
| US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
| US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
| US9305887B2 (en) * | 2013-06-05 | 2016-04-05 | United Microelectronics Corp. | Seal ring structure with a v-shaped dielectric layer conformally overlapping a conductive layer |
| DE102013212301B4 (de) | 2013-06-26 | 2022-11-17 | Zf Friedrichshafen Ag | Aufnahmevorrichtung für ein Steuergerät |
| CN104701271A (zh) | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US9806119B2 (en) * | 2014-01-09 | 2017-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC seal ring structure and methods of forming same |
| US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
| US20150262902A1 (en) | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
| US9852998B2 (en) | 2014-05-30 | 2017-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ring structures in device die |
| US20150371956A1 (en) * | 2014-06-19 | 2015-12-24 | Globalfoundries Inc. | Crackstops for bulk semiconductor wafers |
| JP2016111084A (ja) * | 2014-12-03 | 2016-06-20 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| KR102341726B1 (ko) * | 2015-02-06 | 2021-12-23 | 삼성전자주식회사 | 반도체 소자 |
| CN104749806B (zh) * | 2015-04-13 | 2016-03-02 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10431507B2 (en) * | 2015-05-11 | 2019-10-01 | Robert Bosch Gmbh | Contact-via chain as corrosion detector |
| TWI557844B (zh) * | 2015-08-19 | 2016-11-11 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
| US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
| DE112016004265T5 (de) | 2015-09-21 | 2018-06-07 | Monolithic 3D Inc. | 3d halbleitervorrichtung und -struktur |
| US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
| CN106601693B (zh) * | 2015-10-15 | 2019-05-17 | 中芯国际集成电路制造(上海)有限公司 | 一种密封环结构及电子装置 |
| US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
| US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
| US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| DE102016125120B4 (de) | 2015-12-29 | 2022-12-01 | Taiwan Semiconductor Manufacturing Co. Ltd. | Verfahren zum Herstellen eines 3D-IC-Die mit Dichtringstruktur zum Stapeln integrierter Schaltungen |
| US9972603B2 (en) | 2015-12-29 | 2018-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal-ring structure for stacking integrated circuits |
| US9741669B2 (en) * | 2016-01-26 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming large chips through stitching |
| WO2017174608A1 (en) * | 2016-04-06 | 2017-10-12 | Abb Schweiz Ag | Semiconductor chip with moisture protection layer |
| CN107591373A (zh) * | 2016-07-08 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 保护环结构及其制作方法 |
| US10546780B2 (en) * | 2016-09-07 | 2020-01-28 | Texas Instruments Incorporated | Methods and apparatus for scribe seal structures |
| US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
| US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
| US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
| US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
| US10014234B2 (en) * | 2016-12-02 | 2018-07-03 | Globalfoundries Inc. | Semiconductor device comprising a die seal including long via lines |
| US10002844B1 (en) | 2016-12-21 | 2018-06-19 | Invensas Bonding Technologies, Inc. | Bonded structures |
| DE102016125686A1 (de) * | 2016-12-23 | 2018-06-28 | Infineon Technologies Ag | Halbleiteranordnung mit einer dichtstruktur |
| WO2018147940A1 (en) | 2017-02-09 | 2018-08-16 | Invensas Bonding Technologies, Inc. | Bonded structures |
| US10128201B2 (en) * | 2017-02-16 | 2018-11-13 | Globalfoundries Singapore Pte. Ltd. | Seal ring for wafer level package |
| US10508030B2 (en) | 2017-03-21 | 2019-12-17 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
| US10923408B2 (en) | 2017-12-22 | 2021-02-16 | Invensas Bonding Technologies, Inc. | Cavity packages |
| US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
| CN109991232B (zh) * | 2017-12-29 | 2022-02-15 | 上海微电子装备（集团）股份有限公司 | 芯片崩边缺陷检测方法 |
| US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
| KR102511200B1 (ko) * | 2018-06-27 | 2023-03-17 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10580744B1 (en) * | 2018-09-20 | 2020-03-03 | Nanya Technology Corporation | Semiconductor device |
| CN111696952A (zh) * | 2019-03-13 | 2020-09-22 | 住友电工光电子器件创新株式会社 | 微波集成电路 |
| JP2020170799A (ja) | 2019-04-04 | 2020-10-15 | 株式会社村田製作所 | 半導体チップ |
| US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
| US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11456247B2 (en) * | 2019-06-13 | 2022-09-27 | Nanya Technology Corporation | Semiconductor device and fabrication method for the same |
| CN112347726A (zh) * | 2019-08-08 | 2021-02-09 | 台湾积体电路制造股份有限公司 | 分析集成电路中电迁移的方法 |
| JP7269483B2 (ja) * | 2019-08-08 | 2023-05-09 | 富士通株式会社 | 半導体装置及び電子機器 |
| US20210125910A1 (en) * | 2019-10-25 | 2021-04-29 | Nanya Technology Corporation | Semiconductor structure |
| CN111370368B (zh) * | 2020-03-06 | 2021-04-13 | 长江存储科技有限责任公司 | 一种半导体芯片密封环及其制造方法 |
| US11373962B2 (en) * | 2020-08-14 | 2022-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Advanced seal ring structure and method of making the same |
| KR20220028539A (ko) * | 2020-08-28 | 2022-03-08 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| KR20240051648A (ko) * | 2022-10-13 | 2024-04-22 | 삼성전자주식회사 | 반도체 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269219A (ja) * | 1999-03-19 | 2000-09-29 | Fujitsu Ltd | 半導体装置 |
| JP2000277465A (ja) * | 1999-03-26 | 2000-10-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2002353307A (ja) * | 2001-05-25 | 2002-12-06 | Toshiba Corp | 半導体装置 |
| JP2003338504A (ja) * | 2002-03-15 | 2003-11-28 | Fujitsu Ltd | 半導体装置及びその製造方法並びに位相シフトマスク |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365958B1 (en) * | 1998-02-06 | 2002-04-02 | Texas Instruments Incorporated | Sacrificial structures for arresting insulator cracks in semiconductor devices |
| JP2000232104A (ja) | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | チップサイズパッケージ |
| US6444544B1 (en) * | 2000-08-01 | 2002-09-03 | Taiwan Semiconductor Manufacturing Company | Method of forming an aluminum protection guard structure for a copper metal structure |
| JP4118029B2 (ja) * | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
-
2003
- 2003-04-17 JP JP2003113412A patent/JP4502173B2/ja not_active Expired - Fee Related
- 2003-08-27 EP EP03019375A patent/EP1443557A2/en not_active Withdrawn
- 2003-08-28 US US10/649,771 patent/US6998712B2/en not_active Expired - Lifetime
- 2003-08-29 CN CNB031577210A patent/CN100355067C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269219A (ja) * | 1999-03-19 | 2000-09-29 | Fujitsu Ltd | 半導体装置 |
| JP2000277465A (ja) * | 1999-03-26 | 2000-10-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2002353307A (ja) * | 2001-05-25 | 2002-12-06 | Toshiba Corp | 半導体装置 |
| JP2003338504A (ja) * | 2002-03-15 | 2003-11-28 | Fujitsu Ltd | 半導体装置及びその製造方法並びに位相シフトマスク |
Cited By (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4689244B2 (ja) * | 2004-11-16 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8106514B2 (en) | 2004-11-16 | 2012-01-31 | Renesas Electronics Corporation | Semiconductor device having an annular guard ring |
| JP2006147668A (ja) * | 2004-11-16 | 2006-06-08 | Nec Electronics Corp | 半導体装置 |
| US8686532B2 (en) | 2004-11-16 | 2014-04-01 | Renesas Electronics Corporation | Semiconductor device having an annular guard ring |
| US7663240B2 (en) | 2005-01-28 | 2010-02-16 | Nec Electronics Corporation | Semiconductor device with multiple interconnect layers and vias |
| JP2006210648A (ja) * | 2005-01-28 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
| JP2006261613A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2006303073A (ja) * | 2005-04-19 | 2006-11-02 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2007019128A (ja) * | 2005-07-06 | 2007-01-25 | Sony Corp | 半導体装置 |
| US7629656B2 (en) | 2005-07-21 | 2009-12-08 | Nec Electronics Corporation | Semiconductor device guard ring |
| JP2014187368A (ja) * | 2005-08-31 | 2014-10-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7969008B2 (en) | 2005-12-27 | 2011-06-28 | Fujitsu Semiconductor Limited | Semiconductor device with improved pads |
| US7977795B2 (en) | 2006-01-05 | 2011-07-12 | Kabushiki Kaisha Toshiba | Semiconductor device, method of fabricating the same, and pattern generating method |
| US7825446B2 (en) | 2006-01-18 | 2010-11-02 | Fujitsu Semiconductor Limited | Semiconductor device, semiconductor wafer structure and method for manufacturing the semiconductor wafer structure |
| US7737474B2 (en) | 2006-12-27 | 2010-06-15 | Oki Semiconductor Co., Ltd. | Semiconductor device with seal ring having protruding portions |
| JP2008166414A (ja) * | 2006-12-27 | 2008-07-17 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4553892B2 (ja) * | 2006-12-27 | 2010-09-29 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP5212361B2 (ja) * | 2007-03-20 | 2013-06-19 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8169051B2 (en) | 2007-03-20 | 2012-05-01 | Fujitsu Semiconductor Limited | Semiconductor device including capacitor element and method of manufacturing the same |
| WO2008114418A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| US8642400B2 (en) | 2007-03-20 | 2014-02-04 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device including capacitor element |
| JP2009117710A (ja) * | 2007-11-08 | 2009-05-28 | Nec Electronics Corp | 半導体チップ、及び半導体装置 |
| JP2013232651A (ja) * | 2008-10-03 | 2013-11-14 | Qualcomm Inc | 二重破断シールリング |
| US8803290B2 (en) | 2008-10-03 | 2014-08-12 | Qualcomm Incorporated | Double broken seal ring |
| JP2012504872A (ja) * | 2008-10-03 | 2012-02-23 | クゥアルコム・インコーポレイテッド | 二重破断シールリング |
| JP2015222823A (ja) * | 2008-10-03 | 2015-12-10 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 二重破断シールリング |
| WO2010041365A1 (ja) * | 2008-10-10 | 2010-04-15 | パナソニック株式会社 | 半導体装置 |
| JP2010177550A (ja) * | 2009-01-30 | 2010-08-12 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
| JP2010225763A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 半導体装置 |
| US8241999B2 (en) | 2009-03-23 | 2012-08-14 | Kabushiki Kaisha Toshiba | Semiconductor device having a protection pattern with two element separation regions |
| CN101996956A (zh) * | 2009-08-24 | 2011-03-30 | 索尼公司 | 半导体装置及半导体装置的生产方法 |
| US9685416B2 (en) | 2010-03-24 | 2017-06-20 | Fujitsu Semiconductor Limited | Semiconductor wafer and its manufacture method, and semiconductor chip |
| JP2016026387A (ja) * | 2010-03-24 | 2016-02-12 | 富士通セミコンダクター株式会社 | 半導体ウエハと半導体装置の製造方法 |
| JP2013530524A (ja) * | 2010-05-21 | 2013-07-25 | クアルコム，インコーポレイテッド | 電気的には切断されているが機械的には連続である集積回路向けのダイの封止 |
| JP2020191467A (ja) * | 2010-06-30 | 2020-11-26 | キヤノン株式会社 | 固体撮像装置 |
| US10847558B2 (en) | 2010-06-30 | 2020-11-24 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members |
| JP2022132369A (ja) * | 2010-06-30 | 2022-09-08 | キヤノン株式会社 | 固体撮像装置 |
| JP2012033894A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置 |
| US9972650B2 (en) | 2010-06-30 | 2018-05-15 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members |
| JP2011082541A (ja) * | 2010-11-18 | 2011-04-21 | Renesas Electronics Corp | 半導体装置 |
| KR101129031B1 (ko) | 2010-12-15 | 2012-03-27 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
| CN102918637A (zh) * | 2011-01-14 | 2013-02-06 | 松下电器产业株式会社 | 半导体装置及倒装芯片安装件 |
| WO2012095907A1 (ja) * | 2011-01-14 | 2012-07-19 | パナソニック株式会社 | 半導体装置及びフリップチップ実装品 |
| JP2013026624A (ja) * | 2011-07-22 | 2013-02-04 | Freescale Semiconductor Inc | 半導体ダイ上にフィーチャをめっきするためのヒューズバス |
| JP2015092607A (ja) * | 2011-09-27 | 2015-05-14 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 保護リングを備えた半導体構造 |
| JP2013197516A (ja) * | 2012-03-22 | 2013-09-30 | Seiko Instruments Inc | 半導体装置 |
| JP2014120504A (ja) * | 2012-12-13 | 2014-06-30 | Renesas Electronics Corp | 半導体装置 |
| JP2015046549A (ja) * | 2013-08-29 | 2015-03-12 | 三菱電機株式会社 | 半導体装置 |
| KR20150065125A (ko) * | 2013-11-29 | 2015-06-12 | 삼성전자주식회사 | 반도체 장치 |
| KR102199128B1 (ko) | 2013-11-29 | 2021-01-07 | 삼성전자주식회사 | 반도체 장치 |
| JP2014132676A (ja) * | 2014-02-24 | 2014-07-17 | Renesas Electronics Corp | 半導体装置 |
| JP2016039271A (ja) * | 2014-08-08 | 2016-03-22 | 株式会社ニコン | 基板 |
| US10366956B2 (en) | 2015-06-10 | 2019-07-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101764011B1 (ko) | 2015-06-10 | 2017-08-01 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스 및 그 제조 방법 |
| US10930599B2 (en) | 2015-06-10 | 2021-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11011478B2 (en) | 2015-06-10 | 2021-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device |
| US11791285B2 (en) | 2015-06-10 | 2023-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device |
| JP2018148152A (ja) * | 2017-03-09 | 2018-09-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2019186473A (ja) * | 2018-04-16 | 2019-10-24 | エイブリック株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4502173B2 (ja) | 2010-07-14 |
| CN100355067C (zh) | 2007-12-12 |
| US20040150070A1 (en) | 2004-08-05 |
| US6998712B2 (en) | 2006-02-14 |
| CN1519924A (zh) | 2004-08-11 |
| EP1443557A2 (en) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4502173B2 (ja) | 半導体装置及びその製造方法 | |
| US9536821B2 (en) | Semiconductor integrated circuit device having protective split at peripheral area of bonding pad and method of manufacturing same | |
| US8169080B2 (en) | Semiconductor device and method of manufacture thereof | |
| JP5622433B2 (ja) | 半導体装置およびその製造方法 | |
| US8247876B2 (en) | Semiconductor device | |
| JP5324822B2 (ja) | 半導体装置 | |
| US7615841B2 (en) | Design structure for coupling noise prevention | |
| US7795705B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8039963B2 (en) | Semiconductor device having seal ring structure | |
| JP5106933B2 (ja) | 半導体装置 | |
| US20060145347A1 (en) | Semiconductor device and method for fabricating the same | |
| US20090121322A1 (en) | Semiconductor chip and semiconductor device | |
| JP4280204B2 (ja) | 半導体装置 | |
| JP2007019128A (ja) | 半導体装置 | |
| US8044482B2 (en) | Semiconductor device | |
| JP2005294581A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100414 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4502173 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |