JP2003338504A - 半導体装置及びその製造方法並びに位相シフトマスク - Google Patents

半導体装置及びその製造方法並びに位相シフトマスク

Info

Publication number
JP2003338504A
JP2003338504A JP2002286687A JP2002286687A JP2003338504A JP 2003338504 A JP2003338504 A JP 2003338504A JP 2002286687 A JP2002286687 A JP 2002286687A JP 2002286687 A JP2002286687 A JP 2002286687A JP 2003338504 A JP2003338504 A JP 2003338504A
Authority
JP
Japan
Prior art keywords
wall portion
sub
film
integrated circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002286687A
Other languages
English (en)
Other versions
JP3813562B2 (ja
Inventor
Kenichi Watanabe
健一 渡邉
Michiari Kono
通有 河野
Koji Nanba
浩司 難波
Kazuo Sukegawa
和雄 助川
Takumi Hasegawa
巧 長谷川
Toyoji Sawada
豊治 澤田
Junichi Mitani
純一 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002286687A priority Critical patent/JP3813562B2/ja
Priority to TW092101394A priority patent/TW589728B/zh
Priority to US10/349,934 priority patent/US7129565B2/en
Priority to EP03003482.1A priority patent/EP1351297B1/en
Priority to EP16168570.6A priority patent/EP3076430B1/en
Priority to EP16180754.0A priority patent/EP3109698B1/en
Priority to EP16180753.2A priority patent/EP3109697B1/en
Priority to EP16168571.4A priority patent/EP3082162B1/en
Priority to EP16168580.5A priority patent/EP3073526A1/en
Priority to EP16168579.7A priority patent/EP3070740A1/en
Priority to EP12173143.4A priority patent/EP2503390B1/en
Priority to EP13195857.1A priority patent/EP2706410B1/en
Priority to CNB03119849XA priority patent/CN1329982C/zh
Priority to CN2005101285644A priority patent/CN1800972B/zh
Priority to KR1020030015970A priority patent/KR100861441B1/ko
Publication of JP2003338504A publication Critical patent/JP2003338504A/ja
Priority to US11/352,273 priority patent/US7498659B2/en
Application granted granted Critical
Publication of JP3813562B2 publication Critical patent/JP3813562B2/ja
Priority to KR1020080070715A priority patent/KR100912775B1/ko
Priority to US12/357,919 priority patent/US7755169B2/en
Priority to US12/764,210 priority patent/US8507377B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 チップ面積の増加を抑制しながら、周縁部に
おける剥離を防止して高い耐湿性を確保することができ
る半導体装置及びその製造方法、並びにその半導体装置
を製造する際に用いることができる位相シフトマスクを
提供する。 【解決手段】 集積回路部１を取り囲むようにして主壁
部２が設けられている。主壁部の各隅部と集積回路部と
の間に副壁部３が設けられている。副壁部の互いに直交
する部位は、夫々主壁部の互いに直交する部位と平行に
延びている。副壁部の中では、その屈曲部が主壁部の屈
曲部に最も近く位置している。熱処理等により応力が集
中したとしても、この応力が主壁部及び副壁部に分散さ
れるため、層間の剥離及びクラックが生じにくくなる。
また、例えクラック等が隅部に生じたとしても、主壁部
及び副壁部が互いに連結されている場合には、外部から
の水分は集積回路部には極めて到達しにくい。このた
め、極めて高い耐湿性を確保することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線構造にお
ける耐湿性の向上を図った半導体装置及びその製造方
法、並びに、その半導体装置を製造する際に用いること
ができる位相シフトマスクに関する。
【０００２】
【従来の技術】近年の多層配線構造における設計ルール
には、ＬＳＩの世代交代に伴って縮小される傾向があ
る。このため、メタル配線材料の膜を成膜し、この膜を
直接エッチングすることにより形成する配線のサイズに
は、製造することが困難なほど小さいものもある。そこ
で、層間絶縁膜を成膜した後、この層間絶縁膜に溝パタ
ーン又はホールパターンを形成し、その後これらのパタ
ーンの開口領域内に配線材料を埋め込むことにより配線
を形成する方法が採用されている。このような配線の形
成方法はダマシン法とよばれる。
【０００３】また、配線材料としては、エッチングによ
り配線を形成する場合には、Ｗ、Ａｌ又はＡｌ合金が使
用されることが多いが、ダマシン法を採用する場合に
は、抵抗が低く、エレクトロマイグレーション耐性が高
いＣｕが使用されることがある。
【０００４】半導体装置の製造に当たっては、半導体ウ
ェハ上に、トランジスタ、コンタクト、配線、パッド等
の素子を形成した後、半導体ウェハを複数のチップに分
割し、セラミック又はプラスチックを使用してパッケー
ジングする。
【０００５】また、配線の性能として重要な信号の伝送
速度の高速化には、配線間容量及び互いに異なる層に設
けられた配線間に寄生する容量の低減が有効である。こ
のため、近年、配線自体の低抵抗化のみならず、互いに
同一の層に設けられた配線間に存在する絶縁膜及び互い
に異なる層に設けられた配線間に存在する層間絶縁膜の
低誘電率化が重要視されている。そして、このような低
誘電率化のために、層間絶縁膜として、シリコン酸化膜
ではなく、弗素添加シリコン酸化膜、シリコン酸化膜以
外の無機絶縁膜及び有機絶縁膜等が使用されるようにな
ってきている。一般に、原子間距離又は分子間距離が大
きい材料ほど、単純な膜密度の低下により誘電率が低く
なる。
【０００６】
【特許文献１】特開平８−２７９４５２号公報
【０００７】
【発明が解決しようとする課題】しかしながら、上述の
ような低誘電率の層間絶縁膜の熱膨張率は基板等の他の
構成材料の熱膨張率を著しく相違しており、この熱膨張
率の相違により、その後に施される熱処理等によって大
きな熱応力が発生する。そして、このような熱応力がチ
ップの隅部に集中して応力集中が発生し、チップの隅部
において層間の剥離又はクラックが生じることがある。
クラックが生じると、外乱である水分がチップの内部に
浸入しやすくなる。このような熱膨張率の相違に基づく
応力集中は、特にダマシン法を採用した半導体装置にお
いて大きなものとなる。これは、ダマシン法では、平坦
化された配線層等の上に層間絶縁膜を成膜し、この層間
絶縁膜に溝パターン等を形成し、その後開口領域内に配
線材料を埋め込んでいるため、互いに熱膨張率が著しく
相違する部位が多量に存在するためである。このため、
ダマシン法を採用した従来の半導体装置には、十分な耐
湿性を確保することが困難であるという問題点がある。
【０００８】本発明は、かかる問題点に鑑みてなされた
ものであって、チップ面積の増加を抑制しながら、周縁
部における剥離を防止して高い耐湿性を確保することが
できる半導体装置及びその製造方法、並びにその半導体
装置を製造する際等に用いることができる位相シフトマ
スクを提供することを目的とする。
【０００９】
【課題を解決するための手段】本願発明者は、鋭意検討
の結果、以下に示す発明の諸態様に想到した。
【００１０】本発明に係る半導体装置は、集積回路が形
成された集積回路部と、前記集積回路部を取り囲む金属
膜を備える主壁部と、前記集積回路部と前記主壁部との
間に選択的に形成された金属膜を備える副壁部とを有す
る。また、前記集積回路部、前記主壁部及び前記副壁部
は、半導体基板と、前記半導体基板上に形成され、選択
的に開口部が形成された１又は２以上の層間絶縁膜とを
共有する。そして、前記集積回路を構成する配線の一部
並びに前記主壁部及び前記副壁部に夫々備えられた前記
金属膜の一部が実質的に同一の層に形成されていること
を特徴とする。
【００１１】本発明においては、副壁部が主壁部と集積
回路部との間に選択的に形成されているため、選択的に
壁部が主壁部及び副壁部の２重構造となっている。従っ
て、ダマシン法の採用等により半導体装置の隅部等に大
きな応力が集中する場合であっても、副壁部をそのよう
な応力が集中しやすい位置に配設しておくことにより、
副壁部にも応力が分散し、層間の剥離及びクラック等に
よる応力緩和が発生しない弾性的な構造がその部位に形
成される。このため、クラックの発生に伴う水分の侵入
率は低くなり、高い耐湿性を確保することができる。更
に、配線の一部と金属膜の一部とが実質的に同一の層に
形成されているため、金属膜を配線と同時に形成するこ
とが可能であるため、工程数の増加を回避可能である。
【００１２】なお、前記配線並びに前記主壁部及び前記
副壁部に夫々備えられた前記金属膜は、前記各層間絶縁
膜上及び前記開口部内に形成されていることが好まし
い。また、前記半導体基板の前記主壁部及び前記副壁部
内の前記金属膜が接触する領域に形成された拡散層を有
することが好ましい。更に、平面形状が実質的に多角形
であり、前記副壁部が多角形の頂点と前記集積回路部と
の間に配置されていることが好ましい。また、前記副壁
部が前記集積回路部の周囲の任意の位置に選択的に配置
されていてもよい。更にまた、前記副壁部と前記集積回
路部との間の領域に配置された１対の電極と、前記１対
の電極の各々に外部から信号を供給するためのパッド
と、を備えた抵抗値測定部を有することが好ましい。ま
た、前記副壁部の一部を前記主壁部に連結することによ
り、クラックがチップ（集積回路部）内部に侵入する確
率をより低下させることができ、より一層高い耐湿性を
確保することが可能となる。また、１対の電極を構成す
るように前記副壁部を形成し、更に前記１対の電極の各
々に外部から信号を供給するためのパッドを設けること
により、副壁部を主壁部と集積回路部との間の抵抗値を
測定するための抵抗値測定部として機能させることが可
能となる。
【００１３】本発明に係る半導体装置の製造方法は、集
積回路が形成された集積回路部及び前記集積回路部を取
り囲む金属膜を備える主壁部を有する半導体装置の製造
方法である。そして、前記集積回路部及び前記主壁部の
形成と並行して、前記集積回路部と前記主壁部との間に
金属膜を備える副壁部を選択的に形成することを特徴と
する。
【００１４】本発明に係る位相シフトマスクは、透明基
板上に形成された位相シフタ膜と、前記透明基板上のス
クライブライン領域に形成された遮光膜とを有する位相
シフトマスクであって、前記スクライブライン領域に囲
われた領域は、集積回路部を形成するための集積回路領
域と、前記集積回路部の周縁の周縁部を形成するための
周縁領域とから成り、前記周縁領域と前記集積回路領域
とのうちの少なくとも一部に、前記遮光膜が更に形成さ
れていることを特徴とする。
【００１５】
【発明の実施の形態】［第１の実施形態］先ず、本発明
の第１の実施形態について説明する。図１は、本発明の
第１の実施形態に係る半導体装置の構造を示すレイアウ
ト図である。図２は、第１の実施形態における集積回路
部の構造を示す断面図であり、図３は、図１のＡ−Ａ線
に沿った断面を示す断面図である。図４は、第１の実施
形態における抵抗値測定部の構造を示すレイアウト図で
あり、図５は、図４のＢ−Ｂ線に沿った断面図である。
【００１６】第１の実施形態においては、図１に示すよ
うに、半導体集積回路が形成された集積回路部１を取り
囲むようにして、例えば矩形状の主壁部２が設けられて
いる。本実施形態に係る半導体装置は、主壁部２の外側
で主壁部２に沿ってダイシングされており、平面視で矩
形状となっている。また、主壁部２の各隅部と集積回路
部１との間に、例えば「Ｌ」の字型の副壁部３が設けら
れている。副壁部３の互いに直交する部位は、夫々主壁
部２の互いに直交する部位、即ち辺に相当する部位と平
行に延びている。主壁部２と副壁部３との間隔は、例え
ば１μｍ程度である。また、副壁部３の中では、その屈
曲部が主壁部２の屈曲部、即ち頂点に相当する部分に最
も近く位置している。更に、副壁部３と集積回路部１と
の間に、その領域の抵抗値を測定するための抵抗値測定
部（抵抗値測定手段）４が設けられている。本実施形態
においては、副壁部３が第１の壁部片となっている。
【００１７】集積回路部１には、図２に示すように、複
数個のＭＯＳトランジスタ等が形成されている。例え
ば、シリコン基板等の半導体基板１０１が素子分離絶縁
膜１０２により複数の素子活性領域に画定されている。
そして、半導体基板１０１上にゲート絶縁膜１０３及び
ゲート電極１０４が積層されている。ゲート絶縁膜１０
３及びゲート電極１０４の側方にはサイドウォール絶縁
膜１０５が形成されている。半導体基板１０１の表面に
は、平面視でゲート絶縁膜１０３及びゲート電極１０４
を間に挟むようにしてソース・ドレイン拡散層１０６が
形成されている。
【００１８】更に、例えばシリコン窒化膜１０７及びシ
リコン酸化膜１０８が全面に積層され、シリコン窒化膜
１０７及びシリコン酸化膜１０８にソース・ドレイン拡
散層１０６まで達するコンタクトホールが形成されてい
る。このコンタクトホールの直径は、例えば０．１０乃
至０．２０μｍ程度である。また、このコンタクトホー
ルの側面及び底面に倣うようにして、例えばＴｉＮ膜１
０９がグルーレイヤとして形成され、その内部にＷ膜１
１０が埋め込まれている。
【００１９】更に、例えば有機絶縁膜１１１及びシリコ
ン酸化膜１１２が全面に積層され、有機絶縁膜１１１及
びシリコン酸化膜１１２にＴｉＮ膜１０９及びＷ膜１１
０まで達する溝１３５が形成されている。この溝１３５
の側面及び底面に倣うようにして、例えばＴａ膜１１３
がバリアメタル膜として形成され、その内部にＣｕ等か
らなる配線１１４が埋め込まれている。
【００２０】更に、例えばシリコン窒化膜１１５及びシ
リコン酸化膜１１６が層間絶縁膜として全面に積層さ
れ、シリコン窒化膜１１５及びシリコン酸化膜１１６に
下層の配線、ここでは配線１１４まで達するコンタクト
ホール１３６が形成されている。このコンタクトホール
の直径は、例えば０．１５乃至０．２５μｍ程度であ
る。
【００２１】更に、例えば有機絶縁膜１１７及びシリコ
ン酸化膜１１８が全面に積層され、例えば有機絶縁膜１
１７及びシリコン酸化膜１１８が全面に積層され、シリ
コン窒化膜１１５及びシリコン酸化膜１１６に形成され
たコンタクトホール１３６に繋がる溝１３７が有機絶縁
膜１１７及びシリコン酸化膜１１８に形成されている。
これらのコンタクトホール１３６及び溝１３７の側面及
び底面に倣うようにして、例えばＴａ膜１１９がバリア
メタル膜として形成され、その内部にＣｕ等からなる配
線１２０が埋め込まれている。
【００２２】そして、このようなシリコン窒化膜１１
５、シリコン酸化膜１１６、有機絶縁膜１１７、シリコ
ン酸化膜１１８、Ｔａ膜１１９及び配線１２０からなる
基本構造体１２１が複数、本実施形態では総計で３つ設
けられている。
【００２３】また、最上層の基本構造体１２１上にシリ
コン窒化膜１２２及びシリコン酸化膜１２３が積層さ
れ、シリコン窒化膜１２２及びシリコン酸化膜１２３に
最上層の基本構造体１２１を構成する配線１２０まで達
するコンタクトホール１３８が形成されている。このコ
ンタクトホールの直径は、例えば１．００乃至１．１０
μｍ程度である。また、このコンタクトホール１３８の
側面及び底面に倣い、更にシリコン酸化膜１２３の表面
の一部を覆うようにしてバリアメタル膜１２４が形成さ
れ、このバリアメタル膜１２４上にＡｌ又はＡｌ合金膜
（以下、Ａｌ膜という。）１２５及びバリアメタル膜１
２６が積層されている。更に、バリアメタル膜１２４、
Ａｌ膜１２５及びバリアメタル膜１２６を覆うようにし
てシリコン酸化膜１２７が全面に形成され、例えばシリ
コン窒化膜１２８がシリコン酸化膜１２７上に被覆膜と
して形成されている。
【００２４】なお、図２に示す２個のＭＯＳトランジス
タがＣＭＯＳトランジスタを構成する場合、両ＭＯＳト
ランジスタ間で拡散層１０６の導電型が相違しており、
半導体基板１の表面には、ウェル（図示せず）が適宜形
成されている。
【００２５】一方、主壁部２及び副壁部３においては、
図３に示すように、半導体基板１０１の表面に拡散層１
０６ａが形成されている。拡散層１０６ａの導電型は特
に限定されるものではない。また、集積回路部１と同様
に、例えばシリコン窒化膜１０７及びシリコン酸化膜１
０８が全面に積層され、シリコン窒化膜１０７及びシリ
コン酸化膜１０８に拡散層１０６ａまで達する溝が形成
されている。この溝の幅は、例えば０．１５乃至０．３
０μｍ程度である。この溝の側面及び底面に倣うように
して、例えばＴｉＮ膜１０９がグルーレイヤとして形成
され、その内部にＷ膜１１０が埋め込まれている。
【００２６】更に、集積回路部１と同様に、例えば有機
絶縁膜１１１及びシリコン酸化膜１１２が全面に積層さ
れ、有機絶縁膜１１１及びシリコン酸化膜１１２にＴｉ
Ｎ膜１０９及びＷ膜１１０まで達する溝が形成されてい
る。この溝の幅は、例えば２μｍ程度である。この溝
は、例えばＴｉＮ膜１０９及びＷ膜１１０がその中央に
位置するようにして形成されている。この溝の側面及び
底面に倣うようにして、例えばＴａ膜１１３がバリアメ
タル膜として形成され、その内部にＣｕ膜等の金属膜１
１４ａが埋め込まれている。
【００２７】更に、集積回路部１と同様に、例えばシリ
コン窒化膜１１５及びシリコン酸化膜１１６が全面に積
層され、シリコン窒化膜１１５及びシリコン酸化膜１１
６に下層の金属膜、ここでは金属膜１１４ａまで達する
溝が形成されている。この溝の幅は、例えば０．２０乃
至０．３５μｍ程度である。この溝は、例えば有機絶縁
膜１１１及びシリコン酸化膜１１２に形成された溝の中
央に位置するようにして形成されている。従って、この
溝は、例えばシリコン窒化膜１０７及びシリコン酸化膜
１０８に形成された溝と平面視で一致する。
【００２８】更に、集積回路部１と同様に、例えば有機
絶縁膜１１７及びシリコン酸化膜１１８が全面に積層さ
れ、シリコン窒化膜１１５及びシリコン酸化膜１１６に
形成された溝に繋がる溝が有機絶縁膜１１７及びシリコ
ン酸化膜１１８に形成されている。この溝の幅は、例え
ば２μｍ程度である。この溝は、例えばシリコン窒化膜
１１５及びシリコン酸化膜１１６に形成された溝がその
中央に位置するようにして形成されている。従って、こ
の溝は、例えば有機絶縁膜１１１及びシリコン酸化膜１
１２に形成された溝と平面視で一致する。シリコン窒化
膜１１５及びシリコン酸化膜１１６に形成された溝並び
に有機絶縁膜１１７及びシリコン酸化膜１１８に形成さ
れた溝の側面及び底面に倣うようにして、例えばＴａ膜
１１９がバリアメタル膜として形成され、その内部にＣ
ｕ膜等の金属膜１２０ａが埋め込まれている。
【００２９】そして、このようなシリコン窒化膜１１
５、シリコン酸化膜１１６、有機絶縁膜１１７、シリコ
ン酸化膜１１８、Ｔａ膜１１９及び金属膜１２０ａから
なる基本構造体１２１ａが複数、本実施形態では、集積
回路部１と同様に、総計で３つ設けられている。
【００３０】また、集積回路部１と同様に、最上層の基
本構造体１２１ａ上にシリコン窒化膜１２２及びシリコ
ン酸化膜１２３が積層され、シリコン窒化膜１２２及び
シリコン酸化膜１２３に最上層の基本構造体１２１ａを
構成する金属膜１２０ａまで達する溝が形成されてい
る。この溝の幅は、例えば１．１５乃至１．２５μｍ程
度である。この溝の側面及び底面に倣い、更にシリコン
酸化膜１２３の表面の一部を覆うようにしてバリアメタ
ル膜１２４が形成され、このバリアメタル膜１２４上に
Ａｌ膜１２５及びバリアメタル膜１２６が積層されてい
る。更に、バリアメタル膜１２４、Ａｌ膜１２５及びバ
リアメタル膜１２６を覆うようにしてシリコン酸化膜１
２７が全面に形成され、例えばシリコン窒化膜１２８が
シリコン酸化膜１２７上に被覆膜として形成されてい
る。
【００３１】副壁部３においては、シリコン窒化膜１１
５及びシリコン酸化膜１１６に形成された溝並びにシリ
コン窒化膜１２２及びシリコン酸化膜１２３に形成され
た幅の狭い溝１３１の長さは、有機絶縁膜１１１及びシ
リコン酸化膜１１２に形成された溝並びに有機絶縁膜１
１７及びシリコン酸化膜１１８に形成された幅の広い溝
１３２の長さよりも短く、図１に示すように、幅の狭い
溝１３１の両端部は、幅の広い溝１３２の両端部の内側
に位置している。
【００３２】また、抵抗値測定部４には、図１及び図４
に示すように、２個の櫛歯状電極５ａ及び５ｂが設けら
れている。櫛歯状電極５ａ及び５ｂの歯の部分は交互に
配置されている。そして、櫛歯状電極５ａ及び５ｂの各
一端に耐湿性確保チェック用モニタパッド６ａ及び６ｂ
が夫々接続されている。また、集積回路部１と主壁部２
との間の領域であって、副壁部３及び抵抗値測定部４が
形成されていない領域には、集積回路部１に形成された
集積回路の評価を行う際に外部から信号を入力するため
の複数個の評価用パッド７が適当な間隔で設けられてい
る。
【００３３】図５に示すように、櫛歯状電極５ａ及び５
ｂの断面構造は、金属膜が基板に接続されていないこと
を除き、主壁部２及び副壁部３の断面構造と同様である
が、溝の幅が相違している。即ち、櫛歯状電極５ａ及び
５ｂにおいては、シリコン窒化膜１１５及びシリコン酸
化膜１１６に形成された溝並びにシリコン窒化膜１２２
及びシリコン酸化膜１２３に形成された幅の狭い溝１３
３の幅は、例えば０．２０乃至０．３５μｍ程度であ
り、有機絶縁膜１１１及びシリコン酸化膜１１２に形成
された溝並びに有機絶縁膜１１７及びシリコン酸化膜１
１８に形成された幅の広い溝１３４の幅は、例えば０．
６μｍ程度である。また、櫛歯状電極５ａ及び５ｂの歯
の部分同士の間隔は、例えば０．２μｍ程度である。Ａ
ｌ膜１２５の一部がシリコン窒化膜１２８及びシリコン
酸化膜１２７から露出して、この露出した部分がパッド
６ａ及び６ｂとなっている。
【００３４】このように構成された第１の実施形態にお
いては、応力が最も集中する４つ隅部において平面形状
が矩形状の主壁部２の内側に「Ｌ」の字型の副壁部３が
選択的に設けられており、これらの主壁部２及び副壁部
３を構成する複数の金属膜が半導体基板１に結合されて
いるため、これらの隅部において応力が分散されやす
い。従って、熱処理等により応力が集中したとしても、
従来のものと比較すると、層間の剥離及びクラックが生
じにくくなる。また、例えクラック等が隅部に生じたと
しても、主壁部２及び副壁部３が２重構造となっている
ため、外部からの水分は集積回路部１には極めて到達し
にくい。このため、本実施形態によれば、極めて高い耐
湿性を確保することができる。
【００３５】また、副壁部３が形成される位置は、従
来、パッド等が形成されず、特に半導体装置の機能に影
響を与える素子が存在しない領域であるため、この位置
に副壁部３を設けたとしても、チップ面積はほとんど増
加しない。
【００３６】更に、主壁部２及び副壁部３の形成に当た
っては、集積回路部１を構成するシリコン窒化膜、シリ
コン酸化膜、有機絶縁膜及び配線等を形成する際のマス
ク形状を変更することによって対応することができるた
め、製造工程数の増加を回避することも可能である。
【００３７】また、抵抗値測定部４のパッド６ａ及び６
ｂに互いに異なる電位を印加し、これらの間の抵抗値を
測定することができる。水分が浸入している場合は、短
絡が発生して抵抗値が低下するため、この抵抗値を測定
することにより、水分の浸入の有無を判別することが可
能である。従って、高い信頼性を得ることができる。
【００３８】［第２の実施形態］次に、本発明の第２の
実施形態について説明する。図６は、本発明の第２の実
施形態に係る半導体装置における壁部の構造を示すレイ
アウト図である。
【００３９】第２の実施形態においては、副壁部の構造
が第１の実施形態のそれと相違している。具体的には、
図６に示すように、屈曲点を基準としたときの副壁部３
ａ内の幅が狭い溝１３１の長さと幅が広い溝１３２の長
さとが一致しており、各端部が平面視で互いに同じ位置
にある。副壁部３ａの各位置の溝が延びる方向に直交す
る断面の構造は、上述の溝の長さに関する点を除き、第
１の実施形態における副壁部３のそれと同様である。本
実施形態においては、副壁部３ａが第１の壁部片となっ
ている。
【００４０】このような第２の実施形態によっても、第
１の実施形態と同様の効果が得られる。
【００４１】［第３の実施形態］次に、本発明の第３の
実施形態について説明する。図７は、本発明の第３の実
施形態に係る半導体装置における壁部の構造を示すレイ
アウト図である。
【００４２】第３の実施形態においても、副壁部の構造
が第１の実施形態のそれと相違している。具体的には、
図７に示すように、副壁部３ｂの平面形状が、第１の実
施形態における副壁部３の両端部が主壁部２側に直角に
屈曲され、主壁部２に連結されたものとなっている。そ
して、副壁部３ｂ内の狭い溝１３１が主壁部２内の狭い
溝１３１に繋げられ、副壁部３ｂ内の広い溝１３２が主
壁部２内の広い溝１３２に繋げられている。副壁部３ｂ
の各位置の溝が延びる方向に直交する断面の構造は、上
述の平面形状に関する点を除き、第１の実施形態におけ
る副壁部３のそれと同様である。本実施形態において
は、副壁部３ｂが第１の壁部片となっている。
【００４３】このような第３の実施形態によっても、第
１の実施形態と同様の効果が得られる。また、副壁部が
主壁部に連結されているため、クラックの進行がより生
じにくくなるため、水分が容易に浸入しやすい膜である
絶縁膜が副壁部の内外間で完全に切断されており、剥離
がより一層生じにくくなる。
【００４４】［第４の実施形態］次に、本発明の第４の
実施形態について説明する。図８は、本発明の第４の実
施形態に係る半導体装置における壁部の構造を示すレイ
アウト図である。
【００４５】第４の実施形態においても、副壁部の構造
が第１の実施形態のそれと相違している。具体的には、
図８に示すように、副壁部３ｃの平面形状が矩形状とな
っている。副壁部３ｃの各位置の溝が延びる方向に直交
する断面の構造は、上述の平面形状に関する点を除き、
第１の実施形態における副壁部３のそれと同様である。
また、抵抗値測定部４を構成する櫛歯状電極５ａ及び５
ｂ（図８に図示せず）は、例えば主壁部２との間で副壁
部３ｃを挟むようにして配置されている。より具体的に
は、例えば平面視で矩形状の副壁部３ｃを構成する４辺
のうちで主壁部２の頂点から離間した２辺に沿うように
して櫛歯状電極５ａ及び５ｂが配置されている。本実施
形態においては、副壁部３ｃが第４の壁部片となってい
る。
【００４６】このような第４の実施形態によっても、第
１の実施形態と同様の効果が得られる。
【００４７】［第５の実施形態］次に、本発明の第５の
実施形態について説明する。図９は、本発明の第５の実
施形態に係る半導体装置における壁部の構造を示すレイ
アウト図である。
【００４８】第５の実施形態においても、副壁部の構造
が第１の実施形態のそれと相違している。具体的には、
図９に示すように、副壁部３ｄに複数重、本実施例では
２重の矩形状の壁部片３ｄ１及び３ｄ２が設けられてい
る。本実施形態においては、壁部片３ｄ２が第４の壁部
片となり、壁部片３ｄ１が第５の壁部片となっている。
副壁部３ｄを構成する壁部片３ｄ１及び３ｄ２の各位置
の溝が延びる方向に直交する断面の構造は、上述の平面
形状に関する点を除き、第１の実施形態における副壁部
３のそれと同様である。
【００４９】このような第５の実施形態によれば、より
高い耐湿性を得ることができる。
【００５０】なお、副壁部３ｄが３重以上の壁部片から
構成されていてもよい。
【００５１】［第６の実施形態］次に、本発明の第６の
実施形態について説明する。図１０は、本発明の第６の
実施形態に係る半導体装置における壁部の構造を示すレ
イアウト図である。
【００５２】第６の実施形態においても、副壁部の構造
が第１の実施形態のそれと相違している。具体的には、
図１０に示すように、複数個、例えば３個の壁部片３ｅ
１乃至３ｅ３が、主壁部２の隅部から集積回路部１側に
向かって、例えば等間隔で配置されて副壁部３ｅが構成
されている。各壁部片３ｅ１乃至３ｅ３は、いずれも第
１の実施形態における副壁部３と同様の構造を備えてい
る。本実施形態においては、壁部片３ｅ１乃至３ｅ３が
第１の壁部片となっている。
【００５３】このような第６の実施形態によっても、第
５の実施形態と同様に、より高い耐湿性を得ることがで
きる。
【００５４】なお、副壁部３ｅが、副壁部３と同様の構
造を備えた２個又は４個以上の壁部片から構成されてい
てもよい。
【００５５】［第７の実施形態］次に、本発明の第７の
実施形態について説明する。図１１は、本発明の第７の
実施形態に係る半導体装置における壁部の構造を示すレ
イアウト図である。
【００５６】第７の実施形態においても、副壁部の構造
が第１の実施形態のそれと相違している。具体的には、
図１１に示すように、第１の実施形態における副壁部３
と同様の構造を備えた壁部片３ｆ２よりも集積回路部１
側に、壁部片３ｆ２よりも長さが短い壁部片３ｆ１が配
置されて副壁部３ｆが構成されている。壁部片３ｆ１の
各位置の溝が延びる方向に直交する断面の構造は、第１
の実施形態における副壁部３のそれと同様である。本実
施形態においては、壁部片３ｆ２が第１の壁部片とな
り、壁部片３ｆ１が第２の壁部片となっている。
【００５７】このような第７の実施形態によっても、第
５及び第６の実施形態と同様に、より高い耐湿性を得る
ことができる。
【００５８】［第８の実施形態］次に、本発明の第８の
実施形態について説明する。図１２は、本発明の第８の
実施形態に係る半導体装置における壁部の構造を示すレ
イアウト図である。
【００５９】第８の実施形態においても、副壁部の構造
が第１の実施形態のそれと相違している。具体的には、
図１２に示すように、第７の実施形態における壁部片３
ｆ１及び３ｆ２を主壁部２とによって取り囲む壁部片３
ｇ１が配置されて副壁部３ｇが構成されている。また、
壁部片３ｇ１の各位置の溝が延びる方向に直交する断面
の構造は、第１の実施形態における副壁部３のそれと同
様である。本実施形態においては、壁部片３ｇ１が第３
の壁部片となっている。
【００６０】このような第８の実施形態によっても、第
５乃至第７の実施形態と同様に、より高い耐湿性を得る
ことができる。
【００６１】［第９の実施形態］次に、本発明の第９の
実施形態について説明する。図１３は、本発明の第９の
実施形態に係る半導体装置における壁部の構造を示すレ
イアウト図である。
【００６２】第９の実施形態においても、副壁部の構造
が第１の実施形態のそれと相違している。具体的には、
図１３に示すように、第７の実施形態における壁部片３
ｆ１及び３ｆ２との間に存在する有機絶縁膜１１７及び
シリコン酸化膜１１８に、壁部片３ｆ１及び３ｆ２の溝
１３２と同様に幅の広い溝１３２ａが形成され、この溝
１３２ａ内にＴａ膜１１９及び金属膜１２０ａが埋め込
まれて副壁部３ｈが構成されている。
【００６３】このような第９の実施形態によっても、第
５乃至第８の実施形態と同様に、より高い耐湿性を得る
ことができる。
【００６４】［第１０の実施形態］次に、本発明の第１
０の実施形態について説明する。図１４は、本発明の第
１０の実施形態に係る半導体装置における壁部の構造を
示すレイアウト図である。
【００６５】第１０の実施形態においても、副壁部の構
造が第１の実施形態のそれと相違している。具体的に
は、図１４に示すように、第７の実施形態における壁部
片３ｆ１及び３ｆ２との間に存在する有機絶縁膜１１７
及びシリコン酸化膜１１８に、壁部片３ｆ１及び３ｆ２
の溝１３２と同様に幅の広い溝１３２ａが形成され、更
に壁部片３ｆ１及び３ｆ２との間に存在するシリコン窒
化膜１１５及びシリコン酸化膜１１６に、壁部片３ｆ１
及び３ｆ２の溝１３１と同様に幅の狭い溝１３１ａが形
成されている。そして、これらの溝１３１ａ及び１３２
ａ内にＴａ膜１１９及び金属膜１２０ａが埋め込まれて
副壁部３ｉが構成されている。
【００６６】このような第１０の実施形態によっても、
第５乃至第９の実施形態と同様に、より高い耐湿性を得
ることができる。
【００６７】［第１１の実施形態］次に、本発明の第１
１の実施形態について説明する。図１５は、本発明の第
１１の実施形態に係る半導体装置における壁部の構造を
示すレイアウト図である。
【００６８】第１１の実施形態においても、副壁部の構
造が第１の実施形態のそれと相違している。具体的に
は、図１５に示すように、両端が主壁部２に繋げられた
「Ｌ」の字型の副壁部３ｊが設けられている。副壁部３
ｊの各位置の溝が延びる方向に直交する断面の構造は、
第１の実施形態における副壁部３のそれと同様である。
本実施形態においては、副壁部３ｊが第６の壁部片とな
っている。
【００６９】このような第１１の実施形態によっても、
第５乃至第１０の実施形態と同様に、より高い耐湿性を
得ることができる。
【００７０】［第１２の実施形態］次に、本発明の第１
２の実施形態について説明する。図１６は、本発明の第
１２の実施形態に係る半導体装置における壁部の構造を
示すレイアウト図である。
【００７１】第１２の実施形態においては、副壁部が、
第５の実施形態における副壁部３ｄと第１１の実施形態
における副壁部３ｊとを組み合わせた構造を備えてい
る。具体的には、図１６に示すように、第１１の実施形
態における副壁部３ｊと同様の構造を備えた壁部片３ｋ
１と主壁部２との間に存在する「口」の字型の領域内
に、第５の実施形態における壁部片３ｄ１及び３ｄ２が
配設されて副壁部３ｋが構成されている。本実施形態に
おいては、壁部片３ｋ１が第６の壁部片となっている。
【００７２】このような第１２の実施形態によっても、
第５乃至第１１の実施形態と同様に、より高い耐湿性を
得ることができる。
【００７３】［第１３の実施形態］次に、本発明の第１
３の実施形態について説明する。図１７は、本発明の第
１３の実施形態に係る半導体装置における壁部の構造を
示すレイアウト図である。
【００７４】第１３の実施形態においては、副壁部の構
造が第１２の実施形態のそれと相違している。具体的に
は、図１７に示すように、第１２の実施形態における副
壁部３ｋを構成する壁部片３ｄ１及び３ｄ２の間に存在
する有機絶縁膜膜１１７及びシリコン酸化膜１１８並び
に壁部片３ｄ２の「口」の字型の領域内まで幅の広い溝
１３２が拡がっており、この溝１３２内にＴａ膜１１９
及び金属膜１２０ａが埋め込まれて副壁部３ｍが構成さ
れている。
【００７５】このような第１３の実施形態によっても、
第５乃至第１２の実施形態と同様に、より高い耐湿性を
得ることができる。
【００７６】［半導体装置の製造方法］次に、第１の実
施形態に係る半導体装置を製造する方法について説明す
る。図１８乃至図２４は、本発明の第１の実施形態に係
る半導体装置を製造する方法を工程順に示す概略断面図
である。なお、図１８乃至図２４には、主壁部２に相当
する領域のみを図示する。
【００７７】先ず、ウェハの状態で半導体基板１０１の
表面に、例えばＬＯＣＯＳ法又はＳＴＩ法等により素子
分離絶縁膜１０２を形成した後、集積回路部１内にゲー
ト絶縁膜１０３、ゲート電極１０４、サイドウォール絶
縁膜１０５及びソース・ドレイン拡散層１０６を形成す
る。また、主壁部２及び副壁部３内には、ソース・ドレ
イン拡散層１０６の形成と同時に、選択的に拡散層１０
６ａ及び１０６ｂを形成する。次いで、全面にシリコン
窒化膜１０７及びシリコン酸化膜１０８を、例えばプラ
ズマＣＶＤ法により成膜する。シリコン窒化膜１０７及
びシリコン酸化膜１０８の厚さは、例えば、夫々７０ｎ
ｍ、１０００ｎｍである。次に、例えば化学機械研磨
（ＣＭＰ）により、シリコン酸化膜１０８を平坦化する
ことにより、段差を消失させる。この平坦化処理後のシ
リコン酸化膜１０８の厚さは、例えば７００ｎｍであ
る。その後、シリコン酸化膜１０８上にフォトレジスト
２０１を塗布し、このフォトレジスト２０１に露光及び
現像を施すことにより、集積回路部１内のコンタクトホ
ール並びに主壁部２及び副壁部３内の狭い溝１３１及び
１３３を形成するためのパターン２０１ａをフォトレジ
スト２０１に形成する。なお、抵抗値測定部４について
は、例えば素子分離絶縁膜１０２の形成と同時に、その
全域の半導体基板１０１の表面に素子分離絶縁膜を形成
してもよく、又は電極５ａ及び５ｂが形成される予定の
領域内のみの半導体基板１０１の表面に素子分離絶縁膜
を形成してもよい。
【００７８】続いて、図１８（ｂ）に示すように、フォ
トレジスト２０１をマスクとし、ＣＦ系のガスを使用し
て、シリコン酸化膜１０８及びシリコン窒化膜１０７の
異方性エッチングを行うことにより、集積回路部１内に
コンタクトホールを形成し、主壁部２、副壁部３及び抵
抗値測定部４内に狭い溝１３１及び１３３を形成する。
その後、フォトレジスト２０１を除去し、コンタクトホ
ール及び狭い溝１３１及び１３３内並びにシリコン酸化
膜１０８上にＴｉＮ膜１０９をグルーレイヤとして、例
えばスパッタリング又はＣＶＤ法等により成膜する。更
に、ＴｉＮ膜１０９上にＷ膜１１０を、例えばＣＶＤ法
等により成膜する。ＴｉＮ膜１０９の厚さは、例えば５
０ｎｍであり、Ｗ膜１１０の厚さは、例えば４００ｎｍ
である。そして、ＣＭＰ法等により、シリコン酸化膜１
０８上のＴｉＮ膜１０９及びＷ膜１１０を除去してコン
タクトホール並びに狭い溝１３１及び１３３内のみにＴ
ｉＮ膜１０９及びＷ膜１１０を残存させる。
【００７９】なお、シリコン酸化膜１０８及びシリコン
窒化膜１０７のエッチング時又はフォトレジスト２０１
の除去時に半導体基板１０１に損傷が生じるような場合
には、先ず、ＣＦ系ガスのＣ量とＦ量との比、Ｃ量とＨ
量との比、Ｏ2ガス及びＡｒガスの各流量、分圧比、圧
力、温度、プラズマ電力並びに基板電位等のプロセス条
件を調整することにより、シリコン酸化膜１０８とシリ
コン窒化膜１０７とのエッチング選択比を適切に調整し
た上でシリコン酸化膜１０８のみをエッチングする。次
いで、Ｏ2を使用したアッシング（灰化処理）によって
フォトレジスト２０１を除去した後、シリコン窒化膜１
０７を半導体基板１０１に損傷が生じにくい条件下でエ
ッチングすればよい。
【００８０】余分なＴｉＮ膜１０９及びＷ膜１１０を除
去した後、図１８（ｃ）に示すように、全面に有機絶縁
膜用材料を、例えばスピンコートにより塗布し、この有
機絶縁膜用材料に適当な熱処理、例えば４００℃で６０
分間の熱処理を施すことにより、有機絶縁膜用材料を硬
化させて有機絶縁膜１１１を成膜する。更に、有機絶縁
膜１１１上にシリコン酸化膜１１２を成膜する。有機絶
縁膜１１１及びシリコン酸化膜１１２の膜厚は、例えば
いずれも２５０ｎｍである。その後、シリコン酸化膜１
１２上にフォトレジスト２０２を塗布し、このフォトレ
ジスト２０２に露光及び現像を施すことにより、集積回
路部１内の配線用の溝１３５並びに主壁部２、副壁部３
及び抵抗値測定部４内の広い溝１３２及び１３４を形成
するためのパターン２０２ａをフォトレジスト２０２に
形成する。
【００８１】続いて、図１９（ａ）に示すように、フォ
トレジスト２０２をマスクとし、シリコン酸化膜１１２
の異方性エッチングを行い、その後にＨ2及びＮ2の混合
ガスを使用して有機絶縁膜１１１をエッチングすること
により、集積回路部１内に溝１３５を形成し、主壁部
２、副壁部３及び抵抗値測定部４内に広い溝１３２及び
１３４を形成する。このとき、フォトレジスト２０２は
有機絶縁膜１１１と同時に除去されるが、その下に存在
するシリコン酸化膜１１２はエッチングされない。次い
で、溝１３５、１３２及び１３４内並びにシリコン酸化
膜１１２上にＴａ膜１１３をバリアメタル膜として、例
えばスパッタリング等により成膜する。更に、配線１１
４及び金属膜１１４ａとなる配線材料の膜、例えばＣｕ
膜を、例えばめっき法等によりＴａ膜１１３上に成膜す
る。なお、配線材料の膜をめっき法により成膜する場合
には、スパッタリングによりＴａ膜１１３を形成した後
にその上にシード層を形成し、その後配線材料の膜を形
成することが好ましい。Ｔａ膜１１３の厚さは、例えば
３０ｎｍであり、配線材料の膜の厚さは、例えば１８０
０ｎｍである。
【００８２】続いて、ＣＭＰ法等により、シリコン酸化
膜１１２上のＴａ膜１１３及び配線材料の膜を除去して
溝１３５、１３２及び１３４内のみにＴａ膜１１３及び
配線材料の膜を残存させる。この結果、図１９（ｂ）に
示すように、配線１１４及び金属膜１１４ａが形成され
る。
【００８３】続いて、図２０（ａ）に示すように、全面
に、シリコン窒化膜１１５及びシリコン酸化膜１１６を
順次成膜する。シリコン窒化膜１１５の厚さは、例えば
５０ｎｍであり、シリコン酸化膜１１６の厚さは、例え
ば８００ｎｍである。シリコン窒化膜１１５はエッチン
グストッパ膜及び拡散防止膜として機能する。その後、
例えばＣＭＰにより、シリコン酸化膜１１６を平坦化す
ることにより、段差を消失させる。この平坦化処理後の
シリコン酸化膜１１６の厚さは、例えば４００ｎｍであ
る。なお、シリコン窒化膜１１５上に、例えば４００ｎ
ｍ程度の厚さのシリコン酸化膜１１６を成膜することに
より、ＣＭＰの工程を行わないようにしてもよい。次い
で、シリコン酸化膜１１６上に有機絶縁膜１１７及びシ
リコン酸化膜１１８を順次成膜する。有機絶縁膜１１７
は、前述のように、例えば有機絶縁膜用材料をスピンコ
ートにより塗布し、この有機絶縁膜用材料に適当な熱処
理を施して有機絶縁膜用材料を硬化させることにより、
成膜することができる。有機絶縁膜１１７及びシリコン
酸化膜１１８の厚さは、例えば２５０ｎｍである。
【００８４】その後、シリコン酸化膜１１８上に、溝形
成時のハードマスクとして使用する金属膜２０３を成膜
する。金属膜２０３は、例えばＴｉＮ膜であり、その厚
さは、例えば１００ｎｍである。更に、金属膜２０３上
にフォトレジスト２０４を塗布し、このフォトレジスト
２０４に露光及び現像を施すことにより、集積回路部１
内の溝１３７並びに主壁部２、副壁部３及び抵抗値測定
部４内の広い溝１３２及び１３４を形成するためのパタ
ーン２０４ａをフォトレジスト２０４に形成する。
【００８５】続いて、図２０（ｂ）に示すように、フォ
トレジスト２０４をマスクとし、Ｃｌ系ガスを使用し
て、金属膜２０３をエッチングすることにより、金属膜
２０３にパターン２０４ａを転写してパターン２０３ａ
を形成する。次いで、アッシングによってフォトレジス
ト２０４を除去する。次に、全面にフォトレジスト２０
５を塗布し、このフォトレジスト２０５に露光及び現像
を施すことにより、集積回路部１内のコンタクトホール
１３６並びに主壁部２、副壁部３及び抵抗値測定部４内
の狭い溝１３１及び１３３を形成するためのパターン２
０５ａをフォトレジスト２０５に形成する。
【００８６】続いて、図２１（ａ）に示すように、フォ
トレジスト２０５をマスクとし、シリコン酸化膜１１８
をエッチングする。更に、シリコン酸化膜１１８をマス
クとし、Ｈ2及びＮ2の混合ガスを使用して有機絶縁膜１
１７をエッチングすることにより、集積回路部１内にコ
ンタクトホール１３６を形成し、主壁部２、副壁部３及
び抵抗値測定部４内に狭い溝１３１及び１３３を形成す
る。このとき、フォトレジスト２０５は有機絶縁膜１１
７と同時に除去されるが、その下に存在する金属膜２０
３及びシリコン酸化膜１１８はエッチングされない。な
お、金属膜２０３にパターン２０３ａを形成する際に、
位置ずれが生じている場合には、シリコン酸化膜１１８
をエッチングする前に、フォトレジスト２０５をマスク
として金属膜２０３の不要な部分を除去することが好ま
しい。
【００８７】続いて、図２１（ｂ）に示すように、金属
膜２０３及び有機絶縁膜１１７をマスクとして、シリコ
ン酸化膜１１８及び１１６をエッチングする。この結
果、パターン２０３ａがシリコン酸化膜１１８に転写さ
れると共に、シリコン酸化膜１１８及び有機絶縁膜１１
７に形成されていたパターンがシリコン酸化膜１１６に
転写される。このとき、シリコン酸化膜１１８のエッチ
ングは有機絶縁膜１１７上で停止し、シリコン酸化膜１
１６のエッチングはエッチングストッパ膜として機能す
るシリコン窒化膜１１５上で停止する。
【００８８】続いて、図２２（ａ）に示すように、金属
膜２０３及びシリコン酸化膜１１８をマスクとして、有
機絶縁膜１１７の異方性エッチングを行う。その後、シ
リコン酸化膜１１６をマスクとして、シリコン窒化膜１
１５の異方性エッチングを行う。この結果、集積回路部
１内にコンタクトホール１３６及び溝１３７が形成され
ると共に、主壁部２及び副壁部３内に溝１３１及び１３
３が形成され、抵抗値測定部４内に溝１３２及び１３４
が形成される。なお、有機絶縁膜１１７の異方性エッチ
ングをシリコン窒化膜１１５の異方性エッチングの後に
行ってもよい。
【００８９】続いて、図２２（ｂ）に示すように、表面
に現れている溝１３１乃至１３５及びコンタクトホール
１３６内並びに金属膜２０３上にＴａ膜１１９をバリア
メタル膜として、例えばスパッタリング等により成膜す
る。更に、配線１２０及び金属膜１２０ａとなる配線材
料の膜、例えばＣｕ膜を、例えばめっき法等によりＴａ
膜１１９上に成膜する。なお、配線材料の膜をめっき法
により成膜する場合には、スパッタリングによりＴａ膜
１１９を形成した後にその上にシード層を形成し、その
後配線材料の膜を形成することが好ましい。Ｔａ膜１１
９の厚さは、例えば３０ｎｍであり、配線材料の膜の厚
さは、例えば１８００ｎｍである。
【００９０】続いて、ＣＭＰ法等により、シリコン酸化
膜１１８上の金属膜２０３、Ｔａ膜１１９及び配線材料
の膜を除去して表面に現れていた溝１３１乃至１３５及
びコンタクトホール１３６内のみにＴａ膜１１９及び配
線材料の膜を残存させる。この結果、図２３に示すよう
に、主壁部２、副壁部３及び抵抗値測定部４内に金属膜
１２０ａが形成され、集積回路部１内に配線１２０（図
２３に図示せず）が形成される。次いで、全面にシリコ
ン窒化膜１１５を再度形成し、図２０（ａ）に示す工程
から図２３に示す工程までを所定回だけ繰り返す。
【００９１】そして、図２４に示すように、最上層の基
本構造体１２１及び１２１ａを形成した後、全面にシリ
コン窒化膜１２２及びシリコン酸化膜１２３を成膜す
る。その後、所定のパターンが形成されたフォトレジス
ト（図示せず）を使用してシリコン酸化膜１２３及びシ
リコン窒化膜１２２に溝１３１及び１３３並びにコンタ
クトホール１３８を形成する。次いで、これらの溝１３
１及び１３３並びにコンタクトホール１３８内並びにシ
リコン酸化膜１２３上にバリアメタル膜１２４及びＡｌ
膜１２５を成膜し、更にＡｌ膜１２５上にバリアメタル
膜１２６を成膜する。次に、バリアメタル膜１２６、Ａ
ｌ膜１２５及びバリアメタル膜１２４を所定形状にパタ
ーニングし、全面にシリコン酸化膜１２７を成膜する。
そして、シリコン酸化膜１２７上にシリコン窒化膜１２
８を被覆膜として成膜する。
【００９２】その後、シリコン窒化膜１２８及びシリコ
ン酸化膜１２８の所定位置に開口部を形成することによ
り、バリアメタル膜１２６を選択的に露出させ、更に露
出したバリアメタル膜１２６をエッチングしてＡｌ膜１
２５を露出させ、これらの露出した部分を耐湿性確保チ
ェック用モニタパッド６ａ及び６ｂ並びに評価用パッド
７とする。図２５は、パッドが形成された後のウェハを
示す平面図であり、図２６は、図２５中の破線で示す領
域を拡大して示すレイアウト図である。耐湿性確保チェ
ック用モニタパッド６ａ及び６ｂ並びに評価用パッド７
が形成された状態では、ウェハの周縁から一定の距離以
上離間する有効チップ領域８（図２５においてハッチン
グが描かれた領域）が存在する。その後、有効チップ領
域８内において互いに隣り合う主壁部２間の中心線を切
断線９としてダイシングを行うことにより、ウェハを複
数個のチップにダイシングする。
【００９３】このようにして、第１の実施形態に係る半
導体装置を製造することができる。
【００９４】なお、第２乃至第１３の実施形態に係る半
導体装置を製造する場合には、副壁部３及び抵抗値測定
部４を形成するためのパターンを変更すればよい。
【００９５】［第１４実施形態］上述した半導体装置の
製造方法において、フォトレジストをパターニングする
際には、例えばハーフトーン型の位相シフトマスクが用
いられる。
【００９６】ハーフトーン型の位相シフトマスクを図３
６を用いて説明する。図３６は、位相シフトマスクを示
す平面図及び断面図である。図３６（ａ）は平面図であ
り、図３６（ｂ）は図３６（ａ）のＡ−Ａ′線断面図で
ある。
【００９７】図３６に示すように、透明基板４００に
は、半透明の位相シフタ膜４０２が形成されている。位
相シフタ膜４０２としては、例えば透過する光の位相を
１８０度シフトさせるものが用いられる。
【００９８】集積回路部を形成するための集積回路領域
４０４においては、位相シフタ膜４０２にコンタクトホ
ールパターン４０７が形成されている。コンタクトホー
ルパターン４０７は、コンタクトホールを形成するため
のものである。
【００９９】集積回路部の周縁の周縁部を形成するため
の周縁領域４０６においては、位相シフタ膜４０２に、
主壁部パターン４０８と、副壁部パターン４１０とが形
成されている。主壁部パターン４０８は、主壁部２（図
１参照）を形成するためのパターンである。副壁部パタ
ーン４１０は、副壁部３（図１参照）を形成するための
パターンである。
【０１００】スクライブライン領域４１２においては、
位相シフタ膜４０２上に遮光膜４１４が形成されてい
る。なお、スクライブライン領域４１４は、ステッパを
用いて順次転写露光する際に、ウェハにおいて隣接する
ショットどうしが重なる領域（多重露光領域）である。
【０１０１】こうしてハーフトーン型の位相シフトマス
クが構成されている。
【０１０２】ハーフトーン型の位相シフトマスクを用い
れば、位相シフト膜４０２を透過する光と透過領域を透
過する光との間に１８０度の位相差が生じるため、光の
干渉作用によってパターンのエッジ付近のコントラスト
を向上することができる。このため、集積回路部を微細
に形成することが可能となる。
【０１０３】しかしながら、一般的なハーフトーン型の
位相シフトマスクにおいては、複数のパターンが互いに
隣接していると、これらのパターンの近傍にサイドロー
ブという所望しない異常パターンが発生してしまう場合
がある。これは、ハーフトーン型の位相シフトマスク特
有の問題である。サイドローブは、半透明の位相シフタ
膜より成るパターンを透過する光が、互いに干渉するこ
とにより発生する。主壁部パターン４０８や副壁部パタ
ーン４１０においてはパターンが線状になっているた
め、コンタクトホールパターン４０７と比較して露光量
が多くなる。このため主壁部や副壁部の近傍では、サイ
ドローブが発生しやすい。
【０１０４】図３６に示すハーフトーン型の位相シフト
マスクを用いて露光した場合に発生するサイドローブを
図３７及び図３８を用いて説明する。図３７は、サイド
ローブを示す図（その１）である。図３８は、サイドロ
ーブを示す図（その２）である。
【０１０５】図３７及び図３８に矢印で示すように、パ
ターンがＬ字になっている部分やＴ字になっている部分
の近傍にサイドローブが発生している。また、図示しな
いが、パターンがライン状になっている部分において
も、サイドローブが発生する場合がある。
【０１０６】ところで、特許文献１には、ダミーオープ
ン領域を形成することによりサイドローブの発生を防止
する技術が開示されている。しかし、特許文献１に記載
された技術を用いた場合には、フォトリソグラフィの照
明条件等を変更する毎に最適化が必要であり、多大な労
力を要する。また、引用文献１に記載された技術では、
パターンがライン状になっている部分において生ずるサ
イドローブを防止することは極めて困難である。
【０１０７】本願発明者らは、鋭意検討した結果、以下
のような位相シフトマスクを用いれば、サイドローブの
発生を防止しつつ、上述した半導体装置を製造し得るこ
とに想到した。
【０１０８】本発明の第１４実施形態による位相シフト
マスクを図２９及び図３０を用いて説明する。図２９
は、本実施形態による位相シフトマスクを示す平面図及
び断面図である。図２９（ａ）は平面図であり、図２９
（ｂ）は図２９（ａ）のＡ−Ａ′線断面図である。図３
０は、本実施形態による位相シフトマスクを示す拡大図
である。図３０は、図２９において丸印で囲まれた領域
を拡大して示したものである。図３０（ａ）は平面図で
あり、図３０（ｂ）は図のＡ−Ａ′線断面図である。図
２９では、一部の壁部片パターン３０９ｂ（図３０参
照）が省略されているが、図３０では、図２９において
省略されていた壁部片パターン３０９ｂも示されてい
る。図１乃至図２８に示す第１乃至第１３実施形態によ
る半導体装置及びその製造方法と同一の構成要素には、
同一の符号を付して説明を省略または簡潔にする。
【０１０９】本実施形態では、図１８（ａ）に示すフォ
トレジスト２０１をパターニングする際に用いられる位
相シフトマスクを例に説明する。即ち、ソース／ドレイ
ン拡散層１０６（図２参照）に達するコンタクトホール
や拡散層１０６ａ（図３参照）に達する溝１３１（図１
参照）を形成するためのパターン２０１ａ等をフォトレ
ジスト２０１に形成する際に用いられる位相シフトマス
クを例に説明する。
【０１１０】本実施形態では図１８（ａ）に示すフォト
レジスト２０１をパターニングするための位相シフトマ
スクを例に説明するが、本発明の原理は、フォトレジス
ト２０２（図１８（ｃ）参照）、フォトレジスト２０４
（図２０（ａ）参照）、フォトレジスト２０５（図２０
（ｂ）参照）等、他のあらゆるフォトレジストをパター
ニングするための位相シフトマスクに適用することが可
能である。
【０１１１】図２９に示すように、透明基板３００上に
は、位相シフタ膜３０２が形成されている。位相シフタ
膜３０２の材料としては、例えば、光の透過率が４〜３
０％程度、光の位相を１８０度シフトさせる材料を用い
ることができる。より具体的には、位相シフタ膜３０２
の材料として、例えばＭｏＳｉ（モリブデンシリサイ
ド）等を用いることができる。
【０１１２】集積回路部を形成するための集積回路領域
３０４、即ちメイン領域においては、位相シフタ膜３０
２に、コンタクトホールパターン３０７が形成されてい
る。コンタクトホールパターン３０７は、上述したよう
にコンタクトホールを形成するためのパターンである。
【０１１３】集積回路部の周縁の周縁部を形成するため
の周縁領域３０６においては、位相シフタ膜３０２に、
主壁部パターン３０８と副壁部パターン３１０とが形成
されている。主壁部パターン３０８は、上述したよう
に、主壁部２（図１参照）を形成するためのものであ
る。副壁部パターン３１０は、上述したように、副壁部
３（図１参照）を形成するためのものである。
【０１１４】図３０に示すように、副壁部パターン３１
０は、壁部片パターン３０９ａと壁部片パターン３０９
ｂとにより構成されている。外側の壁部片パターン３０
９ａは、全体としてＬ字状に形成されている。内側の壁
部片パターン３０９ｂは、複数形成されている。また、
内側の壁部片パターン３１０の形状は、コンタクトホー
ルパターン３０７と近似した形状になっている。複数の
壁部片パターン３０９ｂは、全体として「ロ」の字状に
配列されている。なお、ここでは、全体として「ロ」の
字状に配列された複数の壁部片パターン３０９ｂを一重
に形成したが、全体として「ロ」の字状に配列された複
数の壁部片パターン３０９ｂは一重に形成することに限
定されるものではなく、二重以上に形成してもよい。外
側の壁部片パターン３０９ａは、主壁部パターン３０８
と繋がっている。主壁部パターン３０８と副壁部パター
ン３１０の壁部片パターン３０９ａとが繋がっている部
分において、パターンがＴ字形になっている。
【０１１５】スクライブライン領域３１２においては、
例えばＣｒより成る遮光膜３１４が形成されている。
【０１１６】遮光膜３１４は、周縁領域３０６にも形成
されている。本実施形態で、周縁領域３０６にも遮光膜
３１４を形成しているのは、光が位相シフト膜３０２中
を透過してしまうのを遮光膜３１４で遮ることにより、
周縁領域３０６において光の干渉が生ずるのを抑制する
ためである。これにより、周縁領域３０６においてサイ
ドローブが発生するのを防止することが可能となる。図
２９に示すように、遮光膜３１４は、副壁部パターン３
１０の角から、例えば１〜５μｍ程度内側の範囲まで覆
うように形成されている。
【０１１７】周縁領域３０６に形成されるパターンのサ
イズは、集積回路領域３０４に形成されるパターンのサ
イズより相対的に大きくなっている。周縁領域３０６に
形成されるパターンとしては、主壁部パターン３０８や
副壁部パターン３１０の他、コンタクトホールパターン
（図示せず）等も含まれる。周縁領域におけるパターン
のサイズを、集積回路領域におけるパターンのサイズよ
り大きくしているのは、以下の理由によるものである。
即ち、位相シフタ膜３０４が遮光膜３１４により覆われ
ていない領域においては、高い解像度が得られるため、
微細なサイズの開口を形成することができるのに対し、
位相シフタ膜３０２が遮光膜３１４で覆われている領域
においては、解像度が低くなるため、微細なサイズの開
口を形成することが困難となるからである。このため、
主壁部２（図１参照）や副壁部３（図１参照）の幅は、
結像面であるウェハにおいて例えば０．２〜１０μｍ程
度となり、集積回路部１（図１参照）のコンタクトホー
ル（図示せず）の径は、結像面であるウェハにおいて例
えば０．１〜０．３μｍ程度となる。但し、上記のサイ
ズは結像面であるウェハにおけるサイズであり、縮小率
が５分の１の場合には位相シフトマスク上では５倍のサ
イズとなり、縮小率が４分の１の場合には位相シフトマ
スク上では４倍のサイズとなる。
【０１１８】こうして本実施形態によるハーフトーン型
の位相シフトマスクが構成されている。
【０１１９】本実施形態による位相シフトマスクは、上
述したように、周縁領域３０６にも遮光膜３１４が形成
されていることに主な特徴がある。
【０１２０】図３６に示す位相シフトマスクを用いた場
合には、主壁部や副壁部の近傍において位相シフタ膜３
０２を透過した光が互いに干渉し、これにより主壁部や
副壁部の近傍においてサイドローブが発生してしまって
いた。
【０１２１】これに対し、本実施形態では、周縁領域３
０６においても遮光膜３１４が形成されているため、周
縁領域３０６において位相シフタ膜３０２中を光が透過
してしまうのを遮光膜３１４により遮ることができる。
このため、本実施形態によれば、主壁部２や副壁部３の
近傍において光が互いに干渉するのを抑制することがで
き、サイドローブが発生するのを防止することができ
る。
【０１２２】しかも、周縁領域３０６に形成されている
遮光膜３１４は、スクライブライン領域３１２に形成さ
れている遮光膜３１４と同一の膜であるため、製造プロ
セスの増加を招くことなく位相シフトマスクを製造する
ことが可能である。
【０１２３】［第１５実施形態］本発明の第１５実施形
態による位相シフトマスクを図３１及び図３２を用いて
説明する。図３１は、本実施形態による位相シフトマス
クを示す平面図及び断面図である。図３１（ａ）は平面
図であり、図３１（ｂ）は図３１（ａ）のＡ−Ａ′線断
面図であり、図３１（ｃ）は図３１（ａ）のＢ−Ｂ′線
断面図である。図３２は、本実施形態による位相シフト
マスクを示す拡大図である。図３２では、図３１におい
て丸印で囲まれた部分が拡大して表されている。図３２
（ａ）は平面図であり、図３２（ｂ）は図３２（ａ）の
Ａ−Ａ′線断面図である。図３１では、一部の壁部片パ
ターン３０９ｂ（図３２参照）が省略されているが、図
３２では、図３１において省略されていた壁部片パター
ン３０９ｂも示されている。また、図３１では、一部の
コンタクトホールパターン３１６（図３２参照）が省略
されているが、図３２では、図３１において省略されて
いたコンタクトホールパターン３１６も示されている。
図１乃至図３０に示す第１乃至第１４実施形態による半
導体装置及びその製造方法並びに位相シフトマスクと同
一の構成要素には、同一の符号を付して説明を省略また
は簡潔にする。
【０１２４】本実施形態による位相シフトマスクは、主
壁部パターン３０８及び副壁部パターン３１０の近傍に
おいてのみ、遮光膜３１４が選択的に形成されているこ
とに主な特徴がある。
【０１２５】図３１に示すように、周縁領域３０６にお
いては、主壁部パターン３０８及び副壁部パターン３１
０の近傍においてのみ、遮光膜３１４が選択的に形成さ
れている。遮光膜３１４は、主壁部パターン３０８や副
壁部パターン３１０のエッジから、例えば１〜５μｍ程
度内側の範囲まで覆うように形成されている。
【０１２６】なお、遮光膜３１４を形成する範囲は、主
壁部パターン３０８や副壁部パターン３１０のエッジか
ら１〜５μｍの範囲に限定されるものではない。遮光膜
３１４を形成する範囲は、サイドローブの発生を防止し
うる程度に適宜設定すればよい。
【０１２７】周縁領域３０６のうち、主壁部パターン３
０８及び副壁部パターン３１０の近傍を除く領域におい
ては、遮光膜３１４は形成されていない。
【０１２８】図３２に示すように、周縁領域３０６のう
ち遮光膜３１４が形成されていない領域においては、コ
ンタクトホールパターン３１６が形成されている。コン
タクトホールパターン３１６は、例えばＭＯＳトランジ
スタのソース／ドレイン拡散層に達するコンタクトホー
ル（図示せず）を形成するためのものである。
【０１２９】スクライブライン領域３１２においては、
上記と同様に、遮光膜３１４が形成されている。
【０１３０】本実施形態による位相シフトマスクは、上
述したように、主壁部パターン３０８や副壁部パターン
３１０の近傍においてのみ、位相シフタ膜３０２上に遮
光膜３１４が形成されていることに主な特徴がある。
【０１３１】第１４実施形態による位相シフトマスクで
は、周縁領域３０６の全体に遮光膜３１４が形成されて
いた。遮光膜３１４が形成されている領域においては、
解像度が低くなる傾向があるため、第１４実施形態によ
る位相シフトマスクを用いた場合には、周縁部内に微細
なコンタクトホールを形成することができなかった。こ
のため、第１４実施形態による位相シフトマスクを用い
た場合には、周縁部に微細なＭＯＳトランジスタを形成
することができなかった。
【０１３２】これに対し、本実施形態では、周縁領域３
０６において主壁部パターン３０８や副壁部パターン３
１０の近傍においてのみ、遮光膜３１４が選択的に形成
されている。このため、本実施形態によれば、周縁領域
３０６のうち遮光膜３１４が形成されていない領域にお
いては、高い解像度を得ることができる。従って、本実
施形態によれば、周縁部にも微細なコンタクトホールを
形成することができる。このため、本実施形態によれ
ば、周縁部にも微細なＭＯＳトランジスタ等の素子を形
成することが可能となる。本実施形態によれば、微細な
ＭＯＳトランジスタ等の素子を形成しうる領域を広く確
保することができるため、チップサイズの縮小に寄与す
ることができる。
【０１３３】［第１６実施形態］本発明の第１６実施形
態による位相シフトマスクを図３３を用いて説明する。
図３３は、本実施形態による位相シフトマスクを示す平
面図及び断面図である。図１乃至図３２に示す第１乃至
第１５実施形態による半導体装置及びその製造方法並び
に位相シフトマスクと同一の構成要素には、同一の符号
を付して説明を省略または簡潔にする。
【０１３４】本実施形態による位相シフトマスクは、周
縁領域３０６に遮光膜３１４が形成されていないこと、
主壁部パターン３０８や副壁部パターン３１０ａの角部
が直角になっておらず鈍角になっていること、また、主
壁部パターン３０８と副壁部パターン３１０ａとが互い
に分離するように形成されていることに主な特徴があ
る。
【０１３５】図３３に示すように、本実施形態では、遮
光膜３１４は周縁領域３０６には形成されていない。
【０１３６】主壁部パターン３０８ａの角部は、直角に
なっておらず、鈍角になっている。具体的には、主壁部
パターン３０８ａの角部の角度は、１３５度になってい
る。
【０１３７】副壁部パターン３１０ａは、壁部片パター
ン３０９ｃと壁部片パターン３０９ｂとにより構成され
ている。壁部片パターン３０９ｃの角部は、直角になっ
ておらず、鈍角になっている。具体的には、壁部片パタ
ーン３０９ｃの角部の角度は、１３５度になっている。
【０１３８】本実施形態で、主壁部パターン３０８ａや
副壁部パターン３１０ａの角部を直角にせずに鈍角にし
ているのは、パターンがＬ字形になっている部分をなく
すことによりサイドローブの発生を防止するためであ
る。
【０１３９】なお、ここでは、主壁部パターン３０８ａ
や副壁部パターン３１０ａの角部の角度を１３５度とし
たが、角部の角度は１３５度に限定されるものではな
い。角部の角度を鈍角にすれば、サイドローブの発生を
ある程度抑制することができる。具体的には、角部の角
度を１００度以上とすれば、サイドローブの発生を効果
的に抑制することが可能である。また、角部の角度を１
１０度以上とすれば、サイドローブの発生を更に効果的
に抑制することが可能である。更には、角部の角度を１
２０度以上とすれば、サイドローブの発生を更に効果的
に抑制することが可能である。
【０１４０】主壁部パターン３０８ａと副壁部パターン
３１０ａは、互いに離間して形成されている。
【０１４１】また、本実施形態で、主壁部パターン３０
８ａと副壁部パターン３１０ａとを、互いに離間するよ
うに形成しているのは、パターンがＴ字形になっている
部分をなくすることにより、サイドローブの発生を防止
するためである。
【０１４２】このように、本実施形態によれば、主壁部
パターン３０８や副壁部パターン３１０の角部が直角に
なっておらず鈍角になっており、しかも、主壁部パター
ン３０８や副壁部パターン３１０が互いに分離するよう
に形成されているため、主壁部パターン３０８や副壁部
パターン３１０の近傍に遮光膜３１４を形成しない場合
であっても、主壁部２や副壁部３の近傍にサイドローブ
が発生するのを防止することができる。
【０１４３】［第１７実施形態］本発明の第１７実施形
態による位相シフトマスクを図３４を用いて説明する。
図３４は、本実施形態による位相シフトマスクを示す平
面図及び断面図である。図３４（ａ）は平面図であり、
図３４（ｂ）は図３４（ａ）のＡ−Ａ′線断面図であ
る。図１乃至図３３に示す第１乃至第１６実施形態によ
る半導体装置及びその製造方法並びに位相シフトマスク
と同一の構成要素には、同一の符号を付して説明を省略
または簡潔にする。
【０１４４】本実施形態による位相シフトマスクは、互
いに分離された複数の壁部片パターン３０９ｂ、３０９
ｄ、３０９ｅにより副壁部パターン３１０ｂが構成され
ていることに主な特徴がある。
【０１４５】図３４に示すように、副壁部パターン３１
０ｂは、互いに分離された複数の壁部片パターン３０９
ｂ、３０９ｄ、３０９ｅにより構成されている。壁部片
パターン３０９ｄ、３０９ｅは、それぞれ線状に形成さ
れている。
【０１４６】本実施形態で副壁部パターン３１０ｂをこ
のように形成しているのは、副壁部３１０ｂの角部にお
いてサイドローブが発生するのをより効果的に防止する
ためである。
【０１４７】このように、本実施形態によれば、副壁部
パターン３１０ｂが互いに分離された複数の壁部片パタ
ーン３０９ｂ、３０９ｄ、３０９ｅにより構成されてい
るため、角部のない副壁部パターン３１０ｂを形成する
ことができる。従って、本実施形態によれば、サイドロ
ーブの発生をより効果的に防止することができる。
【０１４８】［第１８実施形態］本発明の第１８実施形
態による位相シフトマスクを図３５を用いて説明する。
図３５は、本実施形態による位相シフトマスクを示す平
面図及び断面図である。図３５（ａ）は平面図であり、
図３５（ｂ）はＡ−Ａ′線断面図である。図１乃至図３
４に示す第１乃至第１７実施形態による半導体装置及び
その製造方法並びに位相シフトマスクと同一の構成要素
には、同一の符号を付して説明を省略または簡潔にす
る。
【０１４９】本実施形態による位相シフトマスクは、内
側の壁部片パターン３０９ｂのみならず、外側の壁部片
パターン３０９ｆも、点状に形成されていることに主な
特徴がある。
【０１５０】図３５に示すように、副壁部パターン３１
０ｃは、点状の壁部片パターン３０９ｆと点状の壁部片
パターン３０９ｂとにより構成されている。壁部片パタ
ーン３０９ｆは、複数形成されている。壁部片パターン
３０９ｆは、全体としてＬ字状に配列されている。壁部
片パターン３０９ｂは、上記と同様に、全体として
「ロ」の字状に形成されている。壁部片パターン３０９
ｆは、壁部片パターン３０９ｂと同様、コンタクトホー
ルパターン３１６と近似した形状となっている。
【０１５１】本実施形態によっても、パターンがＬ字形
やＴ字形になっている部分をなくすことができるため、
サイドローブの発生を防止することができる。
【０１５２】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。
【０１５３】例えば、抵抗値測定部を構成する櫛歯状電
極の位置及びパターンは特に限定されるものではなく、
例えば主壁部との間で副壁部を挟む位置に、主壁部とに
より副壁部を取り囲むようにして配置される。また、本
発明においては、必ずしも抵抗値測定部が設けられてい
なくてもよい。更に、副壁部を抵抗値測定部と機能させ
ることも可能である。この場合、例えば、１対の電極を
構成するように副壁部を形成し、これらの１対の電極の
各々に外部から信号を供給するためのパッドを設ければ
よい。但し、パッドに電気的に接続された副壁部内の金
属膜は、基板及び主壁部から電気的に絶縁させているこ
とが必要である。
【０１５４】更に、本発明に係る半導体装置の平面形状
は特に限定されるものではないが、製造上、例えば四角
形等の多角形であることが好ましい。この場合、副壁部
は多角形の頂点と集積回路部との間に配置されているこ
とが好ましい。これは、多角形の頂点に応力が集中しや
すいからである。
【０１５５】更にまた、本発明においては、主壁部及び
副壁部の積層構造について、幅の広い溝同士、幅の狭い
溝同士が平面視で一致している必要はなく、例えば、図
２７に示すように、平面視で幅の狭い溝が交互に一致す
るように構成されていてもよい。
【０１５６】また、上述の第１乃至第１３の実施形態を
適宜組み合わせてもよい。
【０１５７】更に、上述の第１乃至第１３の実施形態に
対し、図２８に示すように、副壁部３ｎ内の溝１３１の
一部が、集積回路部１内のコンタクトホールと同様のコ
ンタクトホール１３９に置換されていてもよい。図２８
は、図１６に示す第１２の実施形態にこの置換を適用し
た場合の構造を示すレイアウト図である。
【０１５８】更にまた、有機絶縁膜の一部がＣｕ層に置
換されていてもよい。
【０１５９】また、上記実施形態では、主壁部パターン
と副壁部パターンのいずれの近傍にも遮光膜を形成した
が、必ずしも主壁部パターンと副壁部パターンの両方の
近傍に遮光膜を形成しなくてもよい。例えば、主壁部パ
ターンの近傍についてのみ遮光膜を形成してもよい。
【０１６０】また、上記実施形態では、主壁部パターン
や副壁部パターンの近傍の全体に遮光膜を形成したが、
主壁部パターンや副壁部パターンの近傍のうち一部にの
み遮光膜を形成するようにしてもよい。即ち、サイドロ
ーブが発生しやすい箇所にのみ選択的に遮光膜を形成す
るようにしてもよい。例えば、パターンがＴ字形になっ
ている箇所やパターンがＬ字形になっている箇所の近傍
においてのみ遮光膜を選択的に形成するようにしてもよ
い。
【０１６１】また、上記実施形態では、主壁部や副壁部
の近傍に発生するサイドローブを防止する場合を例に説
明したが、主壁部や副壁部の近傍のみならず、本発明
は、あらゆる箇所に発生するサイドローブを防止する場
合に適用することができる。例えば、ヒューズパターン
の近傍においてサイドローブが発生するのを防止する場
合にも適用することができる。
【０１６２】また、上記実施形態では、壁部片パターン
３０９ｂを点状に形成したが、壁部片パターン３０９ｂ
の形状は点状に限定されるものではなく、例えば線状に
形成してもよい。
【０１６３】以下、本発明の諸態様を付記としてまとめ
て記載する。
【０１６４】（付記１） 集積回路が形成された集積回
路部と、前記集積回路部を取り囲む金属膜を備える主壁
部と、前記集積回路部と前記主壁部との間に選択的に形
成された金属膜を備える副壁部とを有し、前記集積回路
部、前記主壁部及び前記副壁部は、半導体基板と、前記
半導体基板上に形成され、選択的に開口部が形成された
１又は２以上の層間絶縁膜とを共有し、前記集積回路を
構成する配線の一部並びに前記主壁部及び前記副壁部に
夫々備えられた前記金属膜の一部が実質的に同一の層に
形成されていることを特徴とする半導体装置。
【０１６５】（付記２） 付記１記載の半導体装置にお
いて、前記配線並びに前記主壁部及び前記副壁部に夫々
備えられた前記金属膜は、前記各層間絶縁膜上及び前記
開口部内に形成されていることを特徴とする半導体装
置。
【０１６６】（付記３） 付記２記載の半導体装置にお
いて、前記主壁部及び前記副壁部に夫々備えられた前記
金属膜は、その１つ下の金属膜又は前記半導体基板に結
合されていることを特徴とする半導体装置。
【０１６７】（付記４） 付記１乃至３のいずれかに記
載の半導体装置において、前記半導体基板の前記主壁部
及び前記副壁部内の前記金属膜が接触する領域に形成さ
れた拡散層を有することを特徴とする半導体装置。
【０１６８】（付記５） 付記１乃至４のいずれかに記
載の半導体装置において、平面形状が実質的に多角形で
あり、前記副壁部が多角形の頂点と前記集積回路部との
間に配置されていることを特徴とする半導体装置。
【０１６９】（付記６） 付記１乃至５のいずれかに記
載の半導体装置において、前記副壁部と前記集積回路部
との間の領域に配置された１対の電極と、前記１対の電
極の各々に外部から信号を供給するためのパッドとを備
えた抵抗値測定部を有することを特徴とする半導体装
置。
【０１７０】（付記７） 付記１乃至６のいずれかに記
載の半導体装置において、前記副壁部を構成する前記層
間絶縁膜及び前記金属膜の積層順序は、前記主壁部を構
成する前記層間絶縁膜及び前記配線の積層順序と一致し
ていることを特徴とする半導体装置。
【０１７１】（付記８） 付記６又は７記載の半導体装
置において、前記抵抗値測定部は、積層順序が前記主壁
部を構成する前記層間絶縁膜及び前記金属膜の積層順序
と一致する層間絶縁膜及び金属膜を有することを特徴と
する半導体装置。
【０１７２】（付記９） 付記１、２、４、５又は７記
載の半導体装置において、前記副壁部が１対の電極を構
成し、前記１対の電極の各々に外部から信号を供給する
ためのパッドを有することを特徴とする半導体装置。
【０１７３】（付記１０） 付記１乃至９のいずれかに
記載の半導体装置において、前記副壁部を構成する前記
金属膜の幅は、前記半導体基板側が狭くなるようにして
２段階に変化し、その前記半導体基板の部位が前記開口
部内に存在することを特徴とする半導体装置。
【０１７４】（付記１１） 付記１乃至１０のいずれか
に記載の半導体装置において、前記主壁部及び前記副壁
部内の前記層間絶縁膜に夫々形成された各開口部の位置
は、平面視で一致していることを特徴とする半導体装
置。
【０１７５】（付記１２） 付記１乃至１１のいずれか
に記載の半導体装置において、前記副壁部の一部が前記
主壁部に連結されていることを特徴とする半導体装置。
【０１７６】（付記１３） 付記１乃至１２のいずれか
に記載の半導体装置において、前記副壁部は、平面視で
前記主壁部との間隔が実質的に一定の第１の壁部片を有
することを特徴とする半導体装置。
【０１７７】（付記１４） 付記１３記載の半導体装置
において、前記第１の壁部片が前記主壁部に連結されて
いることを特徴とする半導体装置。
【０１７８】（付記１５） 付記１３記載の半導体装置
において、複数の前記第１の壁部片が前記主壁部から等
間隔で配置されていることを特徴とする半導体装置。
【０１７９】（付記１６） 付記１３乃至１５のいずれ
かに記載の半導体装置において、前記副壁部は、前記第
１の壁部片と前記集積回路部との間に形成され前記第１
の壁部片との間隔が実質的に一定の第２の壁部片を有す
ることを特徴とする半導体装置。
【０１８０】（付記１７） 付記１６記載の半導体装置
において、前記第２の壁部片の長さが前記第１の壁部片
の長さよりも短いことを特徴とする半導体装置。
【０１８１】（付記１８） 付記１６又は１７記載の半
導体装置において、前記の第１の壁部片及び前記第２の
壁部片が互いに連結されていることを特徴とする半導体
装置。
【０１８２】（付記１９） 付記１６乃至１８のいずれ
かに記載の半導体装置において、前記主壁部の２箇所に
連結され前記主壁部とにより前記第１の壁部片及び前記
第２の壁部片を取り囲む第３の壁部片を有することを特
徴とする半導体装置。
【０１８３】（付記２０） 付記１乃至１９のいずれか
に記載の半導体装置において、前記副壁部は、前記集積
回路部と前記主壁部との間の任意の領域を取り囲む第４
の壁部片を有することを特徴とする半導体装置。
【０１８４】（付記２１） 付記２０記載の半導体装置
において、前記副壁部は、前記第４の壁部片を取り囲む
第５の壁部片を有することを特徴とする半導体装置。
【０１８５】（付記２２） 付記２１記載の半導体装置
において、前記第４の壁部片及び前記第５の壁部片が互
いに連結されていることを特徴とする半導体装置。
【０１８６】（付記２３） 付記１乃至２２のいずれか
に記載の半導体装置において、前記副壁部は、前記主壁
部の２箇所に連結され前記主壁部とにより前記主壁部と
前記集積回路部との間の任意の領域を取り囲む第６の壁
部片を有することを特徴とする半導体装置。
【０１８７】（付記２４） 付記２３記載の半導体装置
において、前記第４の壁部片が前記主壁部及び前記第６
の壁部片により取り囲まれていることを特徴とする半導
体装置。
【０１８８】（付記２５） 付記２３記載の半導体装置
において、前記第５の壁部片が前記主壁部及び前記第６
の壁部片により取り囲まれていることを特徴とする半導
体装置。
【０１８９】（付記２６） 集積回路が形成された集積
回路部及び前記集積回路部を取り囲む金属膜を備える主
壁部を有する半導体装置の製造方法であって、前記集積
回路部及び前記主壁部の形成と並行して、前記集積回路
部と前記主壁部との間に金属膜を備える副壁部を選択的
に形成することを特徴とする半導体装置の製造方法。
【０１９０】（付記２７） 付記２６記載の半導体装置
の製造方法において、前記集積回路を構成する配線の一
部並びに前記主壁部及び前記副壁部に夫々備えられる前
記金属膜の一部を半導体基板上に同時に形成する工程を
有することを特徴とする半導体装置の製造方法。
【０１９１】（付記２８） 付記２７記載の半導体装置
の製造方法において、前記半導体基板上に層間絶縁膜を
全面にわたって形成する工程と、前記層間絶縁膜の前記
集積回路部、前記主壁部及び前記副壁部となる領域内に
少なくとも１つずつ開口部を形成する工程とを有し、前
記各層間絶縁膜上及び前記開口部内に前記配線及び前記
金属膜を形成することを特徴とする半導体装置の製造方
法。
【０１９２】（付記２９） 付記２６乃至２８のいずれ
かに記載の半導体装置の製造方法において、前記半導体
装置の平面形状が実質的に多角形であり、前記副壁部を
多角形の頂点と前記集積回路部との間に形成することを
特徴とする半導体装置の製造方法。
【０１９３】（付記３０） 付記２６乃至２９のいずれ
かに記載の半導体装置の製造方法において、前記副壁部
と前記集積回路部との間の領域に配置された１対の電極
と、前記１対の電極の各々に外部から信号を供給するた
めのパッドとを備えた抵抗値測定部を、前記集積回路
部、前記主壁部及び前記副壁部と並行して形成する工程
を有することを特徴とする半導体装置の製造方法。
【０１９４】（付記３１） 付記２６乃至３０のいずれ
かに記載の半導体装置の製造方法において、前記副壁部
の一部を前記主壁部に連結させることを特徴とする半導
体装置の製造方法。
【０１９５】（付記３２） 透明基板上に形成された位
相シフタ膜と、前記透明基板上のスクライブライン領域
に形成された遮光膜とを有する位相シフトマスクであっ
て、前記スクライブライン領域に囲われた領域は、集積
回路部を形成するための集積回路領域と、前記集積回路
部の周縁の周縁部を形成するための周縁領域とから成
り、前記周縁領域と前記集積回路領域とのうちの少なく
とも一部に、前記遮光膜が更に形成されていることを特
徴とする位相シフトマスク。
【０１９６】（付記３３） 付記３２記載の位相シフト
マスクにおいて、前記周縁領域には、前記集積回路部を
囲う主壁部を形成するための主壁部パターンが形成され
ていることを特徴とする位相シフトマスク。
【０１９７】（付記３４） 付記３３記載の位相シフト
マスクにおいて、前記主壁部パターンの近傍においての
み、前記遮光膜が形成されていることを特徴とする位相
シフトマスク。
【０１９８】（付記３５） 付記３２記載の位相シフト
マスクにおいて、前記周縁領域に、前記集積回路部と前
記主壁部との間に形成される副壁部を形成するための副
壁部パターンが形成されていることを特徴とする位相シ
フトマスク。
【０１９９】（付記３６） 付記３５記載の位相シフト
マスクにおいて、前記主壁部パターン及び前記副壁部パ
ターンの近傍においてのみ、前記遮光膜が形成されてい
ることを特徴とする位相シフトマスク。
【０２００】（付記３７） 付記３２乃至３６のいずれ
かに記載の位相シフトマスクにおいて、前記遮光膜が形
成されていない領域における前記位相シフタ膜に、コン
タクトホールを形成するためのコンタクトホールパター
ンが更に形成されていることを特徴とする位相シフトマ
スク。
【０２０１】（付記３８） 付記３７記載の位相シフト
マスクにおいて、前記コンタクトホールパターンは、ト
ランジスタのソース／ドレイン領域に達するコンタクト
ホールを形成するためのパターンであることを特徴とす
る位相シフトマスク。
【０２０２】（付記３９） 付記３２乃至３８のいずれ
かに記載の記載の位相シフトマスクにおいて、前記遮光
膜が形成されている領域における前記位相シフタ膜に形
成されているパターンのサイズは、前記遮光膜が形成さ
れていない領域における前記位相シフタ膜に形成されて
いるパターンのサイズより大きいことを特徴とする位相
シフトマスク。
【０２０３】（付記４０） 集積回路部を形成するため
の集積回路部パターンと、前記集積回路部を囲うように
形成される主壁部を形成するための主壁部パターンとが
形成された位相シフタ膜を有し、前記主壁部パターンの
角部の角度は１００度以上であることを特徴とする位相
シフトマスク。
【０２０４】（付記４１） 集積回路部を形成するため
の集積回路部パターンと、前記集積回路パターンを囲う
ように形成される主壁部を形成するための主壁部パター
ンと、前記集積回路部と前記主壁部との間に形成される
副壁部を形成するための副壁部パターンとが形成された
位相シフタ膜を有し、前記副壁部パターンの角部の角度
は１００度以上であることを特徴とする位相シフトマス
ク。
【０２０５】（付記４２） 付記４１記載の位相シフト
マスクにおいて、前記主壁部パターン及び前記副壁部パ
ターンとが分離されていることを特徴とする位相シフト
マスク。
【０２０６】（付記４３） 集積回路部を形成するため
の集積回路部パターンと、前記集積回路部を囲うように
形成される主壁部を形成するための主壁部パターンと、
前記集積回路部と前記主壁部との間に形成される副壁部
を形成するための副壁部パターンが形成された位相シフ
タ膜を有し、前記副壁部パターンは、複数の線状の壁部
片パターンより成ることを特徴とする位相シフトマス
ク。
【０２０７】（付記４４） 集積回路部を形成するため
の集積回路部パターンと、前記集積回路部を囲うように
形成される主壁部を形成するための主壁部パターンと、
前記集積回路部と前記主壁部との間に形成される副壁部
を形成するための副壁部パターンとが形成された位相シ
フタ膜を有し、前記副壁部パターンは、複数の点状の壁
部片パターンより成ることを特徴とする位相シフトマス
ク。
【０２０８】
【発明の効果】以上詳述したように、本発明によれば、
副壁部が設けられた領域近傍において応力が分散されや
すくなるため、層間の剥離及びクラックを生じにくくす
ることができる。従って、クラックの発生に伴う水分の
侵入率を著しく低く抑えて極めて高い耐湿性を確保する
ことができる。更に、このような構造を形成するための
工程数の増加を抑制することができる。更にまた、主壁
部と副壁部とを互いに接続することにより、クラックの
進行及び水分の浸入をより一層抑制することができる。
【０２０９】また、本発明によれば、位相シフトマスク
において、周縁部を形成するための周縁領域に遮光膜が
形成されているため、周縁領域において位相シフタ膜中
を光が透過してしまうのを遮光膜により遮ることができ
る。このため、本発明によれば、主壁部や副壁部の近傍
において光が互いに干渉するのを抑制することができ、
サイドローブが発生するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の構
造を示すレイアウト図である。
【図２】第１の実施形態における集積回路部の構造を示
す断面図である。
【図３】図１のＡ−Ａ線に沿った断面を示す断面図であ
る。
【図４】第１の実施形態における抵抗値測定部の構造を
示すレイアウト図である。
【図５】図４のＢ−Ｂ線に沿った断面図である。
【図６】本発明の第２の実施形態に係る半導体装置にお
ける壁部の構造を示すレイアウト図である。
【図７】本発明の第３の実施形態に係る半導体装置にお
ける壁部の構造を示すレイアウト図である。
【図８】本発明の第４の実施形態に係る半導体装置にお
ける壁部の構造を示すレイアウト図である。
【図９】本発明の第５の実施形態に係る半導体装置にお
ける壁部の構造を示すレイアウト図である。
【図１０】本発明の第６の実施形態に係る半導体装置に
おける壁部の構造を示すレイアウト図である。
【図１１】本発明の第７の実施形態に係る半導体装置に
おける壁部の構造を示すレイアウト図である。
【図１２】本発明の第８の実施形態に係る半導体装置に
おける壁部の構造を示すレイアウト図である。
【図１３】本発明の第９の実施形態に係る半導体装置に
おける壁部の構造を示すレイアウト図である。
【図１４】本発明の第１０の実施形態に係る半導体装置
における壁部の構造を示すレイアウト図である。
【図１５】本発明の第１１の実施形態に係る半導体装置
における壁部の構造を示すレイアウト図である。
【図１６】本発明の第１２の実施形態に係る半導体装置
における壁部の構造を示すレイアウト図である。
【図１７】本発明の第１３の実施形態に係る半導体装置
における壁部の構造を示すレイアウト図である。
【図１８】本発明の第１の実施形態に係る半導体装置を
製造する方法を工程順に示す概略断面図（その１）であ
る。
【図１９】本発明の第１の実施形態に係る半導体装置を
製造する方法を工程順に示す概略断面図（その２）であ
る。
【図２０】本発明の第１の実施形態に係る半導体装置を
製造する方法を工程順に示す概略断面図（その３）であ
る。
【図２１】本発明の第１の実施形態に係る半導体装置を
製造する方法を工程順に示す概略断面図（その４）であ
る。
【図２２】本発明の第１の実施形態に係る半導体装置を
製造する方法を工程順に示す概略断面図（その５）であ
る。
【図２３】本発明の第１の実施形態に係る半導体装置を
製造する方法を工程順に示す概略断面図（その６）であ
る。
【図２４】本発明の第１の実施形態に係る半導体装置を
製造する方法を工程順に示す概略断面図（その７）であ
る。
【図２５】パッドが形成された後のウェハを示す平面図
である。
【図２６】図２５中の破線で示す領域を拡大して示すレ
イアウト図である。
【図２７】主壁部２及び副壁部３の構造の一例を示す断
面図である。
【図２８】図１６に示す第１２の実施形態にこの置換を
適用した場合の構造を示すレイアウト図である。
【図２９】本発明の第１４実施形態による位相シフトマ
スクを示す平面図及び断面図である。
【図３０】本発明の第１４実施形態による位相シフトマ
スクを示す拡大図である。
【図３１】本発明の第１５実施形態による位相シフトマ
スクを示す平面図及び断面図である。
【図３２】本発明の第１５実施形態による位相シフトマ
スクを示す拡大図である。
【図３３】本発明の第１６実施形態による位相シフトマ
スクを示す平面図及び断面図である。
【図３４】本発明の第１７実施形態による位相シフトマ
スクを示す平面図及び断面図である。
【図３５】本発明の第１８実施形態による位相シフトマ
スクを示す平面図及び断面図である。
【図３６】位相シフトマスクを示す平面図及び断面図で
ある。
【図３７】サイドローブを示す図（その１）である。
【図３８】サイドローブを示す図（その２）である。
【符号の説明】
１…集積回路部 ２…主壁部 ３、３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ、３ｇ、３
ｈ、３ｉ、３ｊ、３ｋ、３ｍ…副壁部 ３ｄ１、３ｄ２、３ｅ１、３ｅ２、３ｅ３、３ｆ１、３
ｆ２、３ｇ１、３ｋ１…壁部片 ４…抵抗値測定部 ５ａ、５ｂ…櫛歯状電極 ６ａ、６ｂ…耐湿性確保チェック用モニタパッド ７…評価用パッド ８…有効チップ領域 ９…切断線 １０１…半導体基板 １０２…素子分離絶縁膜 １０３…ゲート絶縁膜 １０４…ゲート電極 １０５…サイドウォール絶縁膜 １０６…ソース・ドレイン拡散層 １０６ａ…拡散層 １０７、１１５、１２２、１２８…シリコン窒化膜 １０８、１１２、１１６、１１８、１２３、１２７…シ
リコン酸化膜 １０９…ＴｉＮ膜 １１０…Ｗ膜 １１１、１１７…有機絶縁膜 １１３、１１９…Ｔａ膜 １１４、１２０…配線 １１４ａ、１２０ａ…金属膜 １２１…基本構造体 １２４、１２６…バリアメタル膜 １２５…Ａｌ又はＡｌ合金膜 １３１、１３２、１３３、１３４、１３５、１３７…溝 １３６、１３８…コンタクトホール ２０１、２０２、２０４、２０５…フォトレジスト ２０３…金属膜 ２０１ａ、２０２ａ、２０３ａ、２０４ａ、２０５ａ…
パターン ３００…透明基板 ３０２…位相シフタ膜 ３０４…集積回路領域 ３０６…周縁領域 ３０７…コンタクトホールパターン ３０８、３０８ａ…主壁部パターン ３０９ａ〜３０９ｆ…壁部片パターン ３１０、３１０ａ〜３１０ｃ…副壁部パターン ３１２…スクライブライン領域 ３１４…遮光膜 ３１６…コンタクトホールパターン ４００…透明基板 ４０２…位相シフタ膜 ４０４…集積回路領域 ４０６…周縁領域 ４０７…コンタクトホールパターン ４０８…主壁部パターン ４１０…副壁部パターン ４１２…スクライブライン領域 ４１４…遮光膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/04 (72)発明者 難波 浩司 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 助川 和雄 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 長谷川 巧 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 澤田 豊治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 三谷 純一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2H095 BB03 4M106 AA02 AC02 AC07 AD01 BA14 CA10 DH09 DJ18 DJ20 5F033 HH08 HH09 HH11 HH21 JJ19 JJ33 KK11 KK21 MM02 MM05 MM12 MM13 MM21 NN06 NN07 PP06 PP15 PP27 PP28 QQ01 QQ08 QQ09 QQ10 QQ11 QQ16 QQ25 QQ27 QQ35 QQ48 RR04 RR21 SS22 UU01 UU04 VV00 VV03 VV12 XX17 XX18 XX19 XX28 XX37 5F038 BH09 BH16 DT10 DT12 EZ14 EZ20

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 集積回路が形成された集積回路部と、 前記集積回路部を取り囲む金属膜を備える主壁部と、 前記集積回路部と前記主壁部との間に選択的に形成され
    た金属膜を備える副壁部とを有し、 前記集積回路部、前記主壁部及び前記副壁部は、半導体
    基板と、前記半導体基板上に形成され、選択的に開口部
    が形成された１又は２以上の層間絶縁膜とを共有し、 前記集積回路を構成する配線の一部並びに前記主壁部及
    び前記副壁部に夫々備えられた前記金属膜の一部が実質
    的に同一の層に形成されていることを特徴とする半導体
    装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記配線並びに前記主壁部及び前記副壁部に夫々備えら
    れた前記金属膜は、前記各層間絶縁膜上及び前記開口部
    内に形成されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 前記主壁部及び前記副壁部に夫々備えられた前記金属膜
    は、その１つ下の金属膜又は前記半導体基板に結合され
    ていることを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
    半導体装置において、 平面形状が実質的に多角形であり、前記副壁部が多角形
    の頂点と前記集積回路部との間に配置されていることを
    特徴とする半導体装置。
  5. 【請求項５】 請求項１乃至４のいずれか１項に記載の
    半導体装置において、 前記副壁部と前記集積回路部との間の領域に配置された
    １対の電極と、前記１対の電極の各々に外部から信号を
    供給するためのパッドとを備えた抵抗値測定部を有する
    ことを特徴とする半導体装置。
  6. 【請求項６】 請求項１、２又は４記載の半導体装置に
    おいて、 前記副壁部が１対の電極を構成し、前記１対の電極の各
    々に外部から信号を供給するためのパッドを有すること
    を特徴とする半導体装置。
  7. 【請求項７】 集積回路が形成された集積回路部及び前
    記集積回路部を取り囲む金属膜を備える主壁部を有する
    半導体装置の製造方法であって、 前記集積回路部及び前記主壁部の形成と並行して、前記
    集積回路部と前記主壁部との間に金属膜を備える副壁部
    を選択的に形成することを特徴とする半導体装置の製造
    方法。
  8. 【請求項８】 透明基板上に形成された位相シフタ膜
    と、前記透明基板上のスクライブライン領域に形成され
    た遮光膜とを有する位相シフトマスクであって、 前記スクライブライン領域に囲われた領域は、集積回路
    部を形成するための集積回路領域と、前記集積回路部の
    周縁の周縁部を形成するための周縁領域とから成り、 前記周縁領域と前記集積回路領域とのうちの少なくとも
    一部に、前記遮光膜が更に形成されていることを特徴と
    する位相シフトマスク。
  9. 【請求項９】 請求項８記載の位相シフトマスクにおい
    て、 前記周縁領域には、前記集積回路部を囲う主壁部を形成
    するための主壁部パターンが形成されていることを特徴
    とする位相シフトマスク。
  10. 【請求項１０】 請求項９記載の位相シフトマスクにお
    いて、 前記周縁領域に、前記集積回路部と前記主壁部との間に
    形成される副壁部を形成するための副壁部パターンが形
    成されていることを特徴とする位相シフトマスク。
JP2002286687A 2002-03-15 2002-09-30 半導体装置及びその製造方法 Expired - Fee Related JP3813562B2 (ja)

Priority Applications (19)

Application Number Priority Date Filing Date Title
JP2002286687A JP3813562B2 (ja) 2002-03-15 2002-09-30 半導体装置及びその製造方法
TW092101394A TW589728B (en) 2002-03-15 2003-01-22 Semiconductor device, method of manufacturing the same, and phase shift mask
US10/349,934 US7129565B2 (en) 2002-03-15 2003-01-24 Semiconductor device, method of manufacturing the same, and phase shift mask
EP13195857.1A EP2706410B1 (en) 2002-03-15 2003-02-14 Semiconductor device and method of manufacturing the same
EP16180754.0A EP3109698B1 (en) 2002-03-15 2003-02-14 Semiconductor device
EP16180753.2A EP3109697B1 (en) 2002-03-15 2003-02-14 Semiconductor device
EP16168571.4A EP3082162B1 (en) 2002-03-15 2003-02-14 Semiconductor device
EP16168580.5A EP3073526A1 (en) 2002-03-15 2003-02-14 Semiconductor device and method of manufacturing the same
EP16168579.7A EP3070740A1 (en) 2002-03-15 2003-02-14 Semiconductor device and method of manufacturing the same
EP12173143.4A EP2503390B1 (en) 2002-03-15 2003-02-14 Phase shift mask, semiconductor device and method of manufacturing the same
EP03003482.1A EP1351297B1 (en) 2002-03-15 2003-02-14 Semiconductor device and method of manufacturing the same
EP16168570.6A EP3076430B1 (en) 2002-03-15 2003-02-14 Semiconductor device
CN2005101285644A CN1800972B (zh) 2002-03-15 2003-03-04 用于制造半导体器件的相移掩模
CNB03119849XA CN1329982C (zh) 2002-03-15 2003-03-04 半导体器件及其制造方法以及相移掩膜
KR1020030015970A KR100861441B1 (ko) 2002-03-15 2003-03-14 반도체 장치 및 그 제조 방법
US11/352,273 US7498659B2 (en) 2002-03-15 2006-02-13 Semiconductor device, method of manufacturing the same, and phase shift mask
KR1020080070715A KR100912775B1 (ko) 2002-03-15 2008-07-21 위상 시프트 마스크
US12/357,919 US7755169B2 (en) 2002-03-15 2009-01-22 Semiconductor device, method of manufacturing the same, and phase shift mask
US12/764,210 US8507377B2 (en) 2002-03-15 2010-04-21 Semiconductor device, method of manufacturing the same, and phase shift mask

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-72737 2002-03-15
JP2002072737 2002-03-15
JP2002286687A JP3813562B2 (ja) 2002-03-15 2002-09-30 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006118048A Division JP4357498B2 (ja) 2002-03-15 2006-04-21 位相シフトマスク

Publications (2)

Publication Number Publication Date
JP2003338504A true JP2003338504A (ja) 2003-11-28
JP3813562B2 JP3813562B2 (ja) 2006-08-23

Family

ID=28043734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002286687A Expired - Fee Related JP3813562B2 (ja) 2002-03-15 2002-09-30 半導体装置及びその製造方法

Country Status (6)

Country Link
US (4) US7129565B2 (ja)
EP (9) EP3109698B1 (ja)
JP (1) JP3813562B2 (ja)
KR (2) KR100861441B1 (ja)
CN (2) CN1800972B (ja)
TW (1) TW589728B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047163A1 (ja) * 2002-11-15 2004-06-03 Kabushiki Kaisha Toshiba 半導体装置
JP2004297022A (ja) * 2003-02-03 2004-10-21 Nec Electronics Corp 半導体装置及びその製造方法
JP2004304124A (ja) * 2003-04-01 2004-10-28 Nec Electronics Corp 半導体装置
JP2006080369A (ja) * 2004-09-10 2006-03-23 Renesas Technology Corp 半導体装置
WO2006121129A1 (ja) * 2005-05-13 2006-11-16 Nec Corporation 半導体装置及びその製造方法
JP2009076787A (ja) * 2007-09-21 2009-04-09 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法、並びにその設計方法
US7567484B2 (en) 2006-04-28 2009-07-28 Kawasaki Microelectronics, Inc. Method of preventing dielectric breakdown of semiconductor device and semiconductor device preventing dielectric breakdown
JP2011009795A (ja) * 2010-10-14 2011-01-13 Renesas Electronics Corp 半導体装置
JP2013157651A (ja) * 2013-05-24 2013-08-15 Renesas Electronics Corp 半導体装置

Families Citing this family (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP3813562B2 (ja) * 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US20040245636A1 (en) * 2003-06-06 2004-12-09 International Business Machines Corporation Full removal of dual damascene metal level
US7348281B2 (en) * 2003-09-19 2008-03-25 Brewer Science Inc. Method of filling structures for forming via-first dual damascene interconnects
JP2005142351A (ja) * 2003-11-06 2005-06-02 Nec Electronics Corp 半導体装置およびその製造方法
US7814327B2 (en) * 2003-12-10 2010-10-12 Mcafee, Inc. Document registration
TWI227936B (en) * 2004-01-14 2005-02-11 Taiwan Semiconductor Mfg Sealed ring for IC protection
US7989956B1 (en) * 2004-09-03 2011-08-02 Advanced Micro Devices, Inc. Interconnects with improved electromigration reliability
JP3956143B2 (ja) * 2004-09-10 2007-08-08 セイコーエプソン株式会社 半導体装置
JP4541847B2 (ja) * 2004-11-22 2010-09-08 Ｏｋｉセミコンダクタ株式会社 位置合わせ精度検出方法
JP2006210439A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置
JP4680624B2 (ja) * 2005-02-15 2011-05-11 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US8624346B2 (en) 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
US20070087067A1 (en) * 2005-10-18 2007-04-19 Yuan Yuan Semiconductor die having a protective periphery region and method for forming
KR100652442B1 (ko) * 2005-11-09 2006-12-01 삼성전자주식회사 반도체 칩 및 그 제조 방법
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
US7923175B2 (en) * 2006-02-10 2011-04-12 Macronix International Co. Ltd. Photomask structure
KR100995558B1 (ko) 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
WO2008126268A1 (ja) * 2007-03-30 2008-10-23 Fujitsu Microelectronics Limited 半導体装置
US7952167B2 (en) 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US8030733B1 (en) 2007-05-22 2011-10-04 National Semiconductor Corporation Copper-compatible fuse target
US7964934B1 (en) 2007-05-22 2011-06-21 National Semiconductor Corporation Fuse target and method of forming the fuse target in a copper process flow
US7795704B2 (en) * 2007-06-29 2010-09-14 United Microelectronics Corp. Die seal ring and wafer having the same
JP5106933B2 (ja) * 2007-07-04 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置
US8643147B2 (en) * 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
US7928527B2 (en) 2008-06-04 2011-04-19 International Business Machines Corporation Delamination and crack resistant image sensor structures and methods
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US7948060B2 (en) * 2008-07-01 2011-05-24 Xmos Limited Integrated circuit structure
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
KR101470530B1 (ko) * 2008-10-24 2014-12-08 삼성전자주식회사 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
US7906836B2 (en) 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
JP2011199123A (ja) * 2010-03-23 2011-10-06 Elpida Memory Inc 半導体装置およびその製造方法
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
KR101853265B1 (ko) * 2011-03-15 2018-05-02 삼성디스플레이 주식회사 증착 마스크
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8519513B2 (en) * 2012-01-04 2013-08-27 Freescale Semiconductor, Inc. Semiconductor wafer plating bus
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
CN103378030B (zh) * 2012-04-18 2016-04-20 中芯国际集成电路制造(上海)有限公司 硅通孔结构
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US9666451B2 (en) * 2013-09-27 2017-05-30 Intel Corporation Self-aligned via and plug patterning for back end of line (BEOL) interconnects
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
EP3087587A4 (en) * 2013-12-27 2017-08-02 Intel Corporation Technologies for selectively etching oxide and nitride materials and products formed using the same
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9478434B2 (en) 2014-09-24 2016-10-25 Applied Materials, Inc. Chlorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9455232B2 (en) * 2014-10-16 2016-09-27 Globalfoundries Inc. Semiconductor structure including a die seal leakage detection material, method for the formation thereof and method including a test of a semiconductor structure
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
KR102525345B1 (ko) 2015-09-01 2023-04-25 삼성전자주식회사 반도체 칩
KR102275812B1 (ko) 2015-09-04 2021-07-14 삼성전자주식회사 센터 패드 타입의 스택드 칩 구조에서 신호 완결성 이슈를 개선할 수 있는 온다이 터미네이션 스키마를 갖는 반도체 메모리 장치
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
TWI845672B (zh) * 2020-05-08 2024-06-21 聯華電子股份有限公司 封裝環結構
KR20220028539A (ko) * 2020-08-28 2022-03-08 에스케이하이닉스 주식회사 반도체 장치
CN113257888A (zh) 2021-03-31 2021-08-13 华为技术有限公司 一种功率半导体器件、封装结构及电子设备
US20230063050A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Deformation-resistant deep trench capacitor structure and methods of forming the same
TWI811821B (zh) * 2021-10-26 2023-08-11 華邦電子股份有限公司 半導體結構及其形成方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2505091A1 (fr) 1981-04-30 1982-11-05 Cii Honeywell Bull Dispositif de protection des circuits electroniques tels que des circuits integres a l'encontre des charges electrostatiques
JPS63232447A (ja) 1987-03-20 1988-09-28 Nec Corp 半導体装置
US5572067A (en) 1994-10-06 1996-11-05 Altera Corporation Sacrificial corner structures
JPH09511622A (ja) * 1994-11-07 1997-11-18 マクロニクス インターナショナル カンパニー リミテッド 集積回路表面保護方法および構造
JPH08279452A (ja) 1995-03-16 1996-10-22 Lg Semicon Co Ltd 位相シフトマスクの製造方法
US5650666A (en) 1995-11-22 1997-07-22 Cypress Semiconductor Corp. Method and apparatus for preventing cracks in semiconductor die
JP3429125B2 (ja) * 1995-12-21 2003-07-22 沖電気工業株式会社 位相シフトマスク及びそのマスクを用いたレジストパターンの形成方法
KR100219079B1 (ko) * 1996-06-29 1999-09-01 김영환 해프톤 위상 반전 마스크
WO1998002782A1 (en) * 1996-07-16 1998-01-22 Advanced Micro Devices, Inc. Sidelobe suppressing attenuated phase-shifting mask
US5834829A (en) * 1996-09-05 1998-11-10 International Business Machines Corporation Energy relieving crack stop
US5858580A (en) 1997-09-17 1999-01-12 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US6028347A (en) * 1996-12-10 2000-02-22 Digital Equipment Corporation Semiconductor structures and packaging methods
US6043551A (en) * 1997-09-30 2000-03-28 Intel Corporation Metal locking structures to prevent a passivation layer from delaminating
US6022791A (en) 1997-10-15 2000-02-08 International Business Machines Corporation Chip crack stop
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
GB2341272B (en) 1998-09-03 2003-08-20 Ericsson Telefon Ab L M High voltage shield
US6207333B1 (en) * 1999-07-29 2001-03-27 International Business Machines Corporation Mask with attenuating phase-shift and opaque regions
US6335128B1 (en) 1999-09-28 2002-01-01 Nicolas Bailey Cobb Method and apparatus for determining phase shifts and trim masks for an integrated circuit
JP2001168093A (ja) * 1999-12-09 2001-06-22 Sharp Corp 半導体装置
JP4257013B2 (ja) 2000-03-28 2009-04-22 エルピーダメモリ株式会社 半導体集積回路装置
US6495918B1 (en) * 2000-09-05 2002-12-17 Infineon Technologies Ag Chip crack stop design for semiconductor chips
JP4118029B2 (ja) 2001-03-09 2008-07-16 富士通株式会社 半導体集積回路装置とその製造方法
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
US6650010B2 (en) * 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips
JP3813562B2 (ja) * 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047163A1 (ja) * 2002-11-15 2004-06-03 Kabushiki Kaisha Toshiba 半導体装置
JP2004297022A (ja) * 2003-02-03 2004-10-21 Nec Electronics Corp 半導体装置及びその製造方法
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004304124A (ja) * 2003-04-01 2004-10-28 Nec Electronics Corp 半導体装置
JP4519411B2 (ja) * 2003-04-01 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
US8018030B2 (en) 2004-09-10 2011-09-13 Renesas Electronics Corporation Semiconductor chip with seal ring and sacrificial corner pattern
JP2006080369A (ja) * 2004-09-10 2006-03-23 Renesas Technology Corp 半導体装置
US9368459B2 (en) 2004-09-10 2016-06-14 Acacia Research Group Llc Semiconductor chip with seal ring and sacrificial corner pattern
US8963291B2 (en) 2004-09-10 2015-02-24 Renesas Electronics Corporation Semiconductor chip with seal ring and sacrificial corner pattern
WO2006121129A1 (ja) * 2005-05-13 2006-11-16 Nec Corporation 半導体装置及びその製造方法
JP2013128140A (ja) * 2005-05-13 2013-06-27 Nec Corp 半導体装置
JP5438899B2 (ja) * 2005-05-13 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7567484B2 (en) 2006-04-28 2009-07-28 Kawasaki Microelectronics, Inc. Method of preventing dielectric breakdown of semiconductor device and semiconductor device preventing dielectric breakdown
JP2009076787A (ja) * 2007-09-21 2009-04-09 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法、並びにその設計方法
JP2011009795A (ja) * 2010-10-14 2011-01-13 Renesas Electronics Corp 半導体装置
JP2013157651A (ja) * 2013-05-24 2013-08-15 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
CN1329982C (zh) 2007-08-01
KR100861441B1 (ko) 2008-10-30
KR100912775B1 (ko) 2009-08-18
EP3082162A1 (en) 2016-10-19
US8507377B2 (en) 2013-08-13
CN1445848A (zh) 2003-10-01
EP3109697B1 (en) 2017-10-04
EP3076430A1 (en) 2016-10-05
EP1351297B1 (en) 2019-05-15
US20060194124A1 (en) 2006-08-31
CN1800972B (zh) 2011-03-30
EP3076430A8 (en) 2017-02-22
CN1800972A (zh) 2006-07-12
US20100240211A1 (en) 2010-09-23
EP3109697A2 (en) 2016-12-28
EP3070740A1 (en) 2016-09-21
EP2706410B1 (en) 2016-08-03
EP2503390A3 (en) 2013-01-09
TW200304211A (en) 2003-09-16
KR20080084894A (ko) 2008-09-22
TW589728B (en) 2004-06-01
US7498659B2 (en) 2009-03-03
EP2706410A1 (en) 2014-03-12
EP2503390A2 (en) 2012-09-26
EP3109698A3 (en) 2017-01-18
EP1351297A2 (en) 2003-10-08
EP3076430B1 (en) 2017-08-30
US7129565B2 (en) 2006-10-31
US20030173675A1 (en) 2003-09-18
US7755169B2 (en) 2010-07-13
EP3109697A3 (en) 2017-01-18
EP3109698B1 (en) 2017-10-04
EP2503390B1 (en) 2020-11-18
KR20030074449A (ko) 2003-09-19
EP1351297A3 (en) 2006-08-30
JP3813562B2 (ja) 2006-08-23
EP3109698A2 (en) 2016-12-28
EP3073526A1 (en) 2016-09-28
EP3082162B1 (en) 2017-09-13
US20090127666A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
JP2003338504A (ja) 半導体装置及びその製造方法並びに位相シフトマスク
JP5061520B2 (ja) 半導体装置及び半導体ウェーハ
US7667332B2 (en) Method for generating pattern, method for manufacturing semiconductor device, semiconductor device, and computer program product
US6448652B1 (en) Interconnect structure with a dielectric layer conforming to the perimeter of a wiring layer
US20090057908A1 (en) Wire bond pads
JP4357498B2 (ja) 位相シフトマスク
JP2008042001A (ja) 半導体装置およびその製造方法
US9123779B2 (en) Semiconductor device and production method therefor
JP2005354046A (ja) 半導体装置の製造方法
JP5055704B2 (ja) 半導体装置の製造方法
JP4444765B2 (ja) 半導体装置
US6313538B1 (en) Semiconductor device with partial passivation layer
JP3999940B2 (ja) 半導体装置の製造方法
JP2008235382A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3813562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140609

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees