KR100912775B1 - 위상 시프트 마스크 - Google Patents

위상 시프트 마스크 Download PDF

Info

Publication number
KR100912775B1
KR100912775B1 KR1020080070715A KR20080070715A KR100912775B1 KR 100912775 B1 KR100912775 B1 KR 100912775B1 KR 1020080070715 A KR1020080070715 A KR 1020080070715A KR 20080070715 A KR20080070715 A KR 20080070715A KR 100912775 B1 KR100912775 B1 KR 100912775B1
Authority
KR
South Korea
Prior art keywords
film
pattern
integrated circuit
subwall
wall portion
Prior art date
Application number
KR1020080070715A
Other languages
English (en)
Other versions
KR20080084894A (ko
Inventor
겐이찌 와따나베
미찌아리 가와노
히로시 남바
가즈오 스께가와
다꾸미 하세가와
도요지 사와다
준이찌 미따니
Original Assignee
후지쯔 마이크로일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 마이크로일렉트로닉스 가부시키가이샤 filed Critical 후지쯔 마이크로일렉트로닉스 가부시키가이샤
Publication of KR20080084894A publication Critical patent/KR20080084894A/ko
Application granted granted Critical
Publication of KR100912775B1 publication Critical patent/KR100912775B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

칩 면적의 증가를 억제하면서, 주연부에서의 박리를 방지하여 높은 내습성을 확보할 수 있는 반도체 장치 및 그 제조 방법, 및 그 반도체 장치를 제조할 때에 이용할 수 있는 위상 시프트 마스크를 제공한다. 집적 회로부(1)를 둘러싸도록 하여 주벽부(2)가 형성되어 있다. 주벽부의 각 코너부와 집적 회로부 사이에 부벽부(3)가 형성되어 있다. 부벽부의 상호 직교하는 부위는, 각각 주벽부의 상호 직교하는 부위와 평행하게 연장되고 있다. 부벽부 중에서는 그 굴곡부가 주벽부의 굴곡부에 가장 가깝게 위치하고 있다. 열 처리 등에 의해 응력이 집중하였다고 해도, 이 응력이 주벽부 및 부벽부에 분산되기 때문에, 층간의 박리 및 크랙이 생기기 어려워진다. 또한, 가령 크랙 등이 코너부에 생겼다고 해도, 주벽부 및 부벽부가 상호 연결되어 있는 경우에, 외부로부터의 수분은 집적 회로부에는 도달하기 상당히 어렵다. 이 때문에, 매우 높은 내습성을 확보할 수 있다.
반도체 장치, 위상 시프트 마스크, 부벽부, 위상 시프트 마스크, 집적 회로

Description

위상 시프트 마스크{PHASE SHIFT MASK}
본 발명은 다층 배선 구조에서의 내습성의 향상을 도모한 반도체 장치 및 그 제조 방법과 그 반도체 장치를 제조할 때에 이용할 수 있는 위상 시프트 마스크에 관한 것이다.
최근의 다층 배선 구조에서의 설계 룰은, LSI의 세대 교대에 수반하여 축소되는 경향이 있다. 이 때문에, 메탈 배선 재료의 막을 성막하고, 이 막을 직접 에칭함으로써 형성하는 배선의 사이즈로는 제조가 곤란할 정도로 작은 것도 있다. 그래서, 층간 절연막을 성막한 후, 이 층간 절연막에 홈 패턴 또는 홀 패턴을 형성하고, 그 후 이들 패턴의 개구 영역 내에 배선 재료를 매립함으로써 배선을 형성하는 방법이 채용되고 있다. 이러한 배선의 형성 방법을 다마신 기법이라고 한다.
또한, 배선 재료로는 에칭에 의해 배선을 형성하는 경우에는 W, Al 또는 Al 합금이 사용되는 경우가 많지만, 다마신 기법을 채용하는 경우에는 저항이 낮고 일렉트로마이그레이션 내성이 높은 Cu가 사용되는 경우가 있다.
반도체 장치의 제조 시에는, 반도체 웨이퍼 상에, 트랜지스터, 컨택트, 배선, 패드 등의 소자를 형성한 후, 반도체 웨이퍼를 복수의 칩으로 분할하여, 세라 믹 또는 플라스틱을 사용하여 패키징한다.
또한, 배선의 성능으로서 중요한 신호의 전송 속도의 고속화를 위해서는, 배선간 용량 및 상호 다른 층에 형성된 배선 간에 기생하는 용량의 저감이 유효하다. 이 때문에, 최근 배선 자체의 저저항화뿐만 아니라, 상호 동일한 층에 형성된 배선 간에 존재하는 절연막 및 상호 다른 층에 형성된 배선 간에 존재하는 층간 절연막의 저유전율화가 중요시되고 있다. 그리고, 이러한 저유전율화를 위해서, 층간 절연막으로서, 실리콘 산화막이 아니라, 불소 첨가 실리콘 산화막, 실리콘 산화막 이외의 무기 절연막 및 유기 절연막 등이 사용되도록 되어 왔다. 일반적으로, 원자간 거리 또는 분자간 거리가 큰 재료일수록, 단순한 막 밀도의 저하에 의해 유전율이 낮아진다.
<특허 문헌 1>
일본 특개평8-279452호 공보
그러나, 상술한 바와 같은 저유전율의 층간 절연막의 열팽창율은 기판 등의 다른 구성 재료의 열팽창율과 현저히 다르며, 이 열팽창율의 차이에 의해, 그 후에 실시되는 열 처리 등에 의해 큰 열 응력이 발생한다. 그리고, 이러한 열 응력이 칩의 코너부에 집중하여 응력 집중이 발생하고, 칩의 코너부에서 층간의 박리 또는 크랙이 생기는 경우가 있다. 크랙이 생기면, 외란인 수분이 칩의 내부에 침입하기 쉬워진다. 이러한 열팽창율의 차이에 기초한 응력 집중은, 특히 다마신 기법을 채 용한 반도체 장치에서 크게 나타난다. 이것은 다마신 기법에서는 평탄화된 배선층 등의 상에 층간 절연막을 성막하고, 이 층간 절연막에 홈 패턴 등을 형성하고, 그 후 개구 영역 내에 배선 재료를 매립하기 때문에, 상호 열팽창율이 현저하게 다른 부위가 다량으로 존재하기 때문이다. 이 때문에, 다마신 기법을 채용한 종래의 반도체 장치에는 충분한 내습성을 확보하는 것이 곤란하다고 하는 문제점이 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 칩 면적의 증가를 억제하면서, 주연부에서의 박리를 방지하여 높은 내습성을 확보할 수 있는 반도체 장치 및 그 제조 방법과 그 반도체 장치를 제조할 때 등에 이용할 수 있는 위상 시프트 마스크를 제공하는 것을 목적으로 한다.
본원 발명자는 예의 검토의 결과, 이하에 도시하는 발명의 여러가지 형태에 생각이 이르렀다.
본 발명에 따른 반도체 장치는, 집적 회로가 형성된 집적 회로부와, 상기 집적 회로부를 둘러싸는 금속막을 포함하는 주벽부와, 상기 집적 회로부와 상기 주벽부 사이에 선택적으로 형성된 금속막을 포함하는 부벽부를 갖는다. 또한, 상기 집적 회로부, 상기 주벽부 및 상기 부벽부는 반도체 기판과, 상기 반도체 기판 상에 형성되고, 선택적으로 개구부가 형성된 1 또는 2 이상의 층간 절연막을 공유한다. 그리고, 상기 집적 회로를 구성하는 배선의 일부와 상기 주벽부 및 상기 부벽부에 각각 포함된 상기 금속막의 일부가 실질적으로 동일한 층에 형성되어 있는 것을 특징으로 한다.
본 발명에서는, 부벽부가 주벽부와 집적 회로부 사이에 선택적으로 형성되어 있기 때문에, 선택적으로 벽부가 주벽부 및 부벽부의 2중 구조로 되어 있다. 따라서, 다마신 기법의 채용 등에 의해 반도체 장치의 코너부 등에 큰 응력이 집중하는 경우에도, 부벽부를 그와 같은 응력이 집중하기 쉬운 위치에 배치해 둠으로써, 부벽부로도 응력이 분산되어, 층간의 박리 및 크랙 등에 따른 응력 완화가 발생하지 않는 탄성적인 구조가 그 부위에 형성된다. 이 때문에, 크랙의 발생에 수반하는 수분의 침입율은 낮아져, 높은 내습성을 확보할 수 있다. 또한, 배선의 일부와 금속막의 일부가 실질적으로 동일한 층에 형성되어 있기 때문에, 금속막을 배선과 동시에 형성할 수 있어, 공정 수의 증가를 피할 수 있다.
또, 상기 배선과 상기 주벽부 및 상기 부벽부에 각각 포함된 상기 금속막은, 상기 각 층간 절연막 상 및 상기 개구부 내에 형성되어 있는 것이 바람직하다. 또한, 상기 반도체 기판의 상기 주벽부 및 상기 부벽부 내의 상기 금속막이 접촉하는 영역에 형성된 확산층을 갖는 것이 바람직하다. 또한, 평면 형상이 실질적으로 다각형이고, 상기 부벽부가 다각형의 정점과 상기 집적 회로부 사이에 배치되어 있는 것이 바람직하다. 또한, 상기 부벽부가 상기 집적 회로부의 주위의 임의의 위치에 선택적으로 배치되어 있어도 된다. 또한, 상기 부벽부와 상기 집적 회로부 사이의 영역에 배치된 한 쌍의 전극과, 상기 한 쌍의 전극의 각각에 외부로부터 신호를 공급하기 위한 패드를 구비한 저항값 측정부를 갖는 것이 바람직하다. 또한, 상기 부벽부의 일부를 상기 주벽부에 연결함으로써, 크랙이 칩(집적 회로부) 내부에 침입하는 확률을 보다 저하시킬 수 있어, 보다 한층 높은 내습성을 확보할 수 있다. 또한, 한 쌍의 전극을 구성하도록 상기 부벽부를 형성하고, 상기 한 쌍의 전극의 각각에 외부로부터 신호를 공급하기 위한 패드를 더 형성함으로써, 부벽부를 주벽부와 집적 회로부 사이의 저항값을 측정하기 위한 저항값 측정부로서 기능시킬 수 있다.
본 발명에 따른 반도체 장치의 제조 방법은, 집적 회로가 형성된 집적 회로부 및 상기 집적 회로부를 둘러싸는 금속막을 포함하는 주벽부를 갖는 반도체 장치의 제조 방법이다. 그리고, 상기 집적 회로부 및 상기 주벽부의 형성과 병행하여, 상기 집적 회로부와 상기 주벽부 사이에 금속막을 포함하는 부벽부를 선택적으로 형성하는 것을 특징으로 한다.
본 발명에 따른 위상 시프트 마스크는, 투명 기판 상에 형성된 위상 시프터막과, 상기 투명 기판 상의 스크라이브 라인 영역에 형성된 차광막을 갖는 위상 시프트 마스크로서, 상기 스크라이브 라인 영역에 둘러싸인 영역은 집적 회로부를 형성하기 위한 집적 회로 영역과, 상기 집적 회로부의 주연의 주연부를 형성하기 위한 주연 영역으로 이루어지고, 상기 주연 영역과 상기 집적 회로 영역 중 적어도 일부에, 상기 차광막이 더 형성되어 있는 것을 특징으로 한다.
이상 상술한 바와 같이 본 발명에 따르면, 부벽부가 형성된 영역 근방에서 응력이 분산되기 쉽게 되기 때문에, 층간의 박리 및 크랙을 생기기 어렵게 할 수 있다. 따라서, 크랙의 발생에 수반하는 수분의 침입율을 현저히 낮게 억제하여 매우 높은 내습성을 확보할 수 있다. 또한, 이러한 구조를 형성하기 위한 공정 수의 증가를 더욱 억제할 수 있다. 또한, 주벽부와 부벽부를 상호 접속함으로써, 크랙의 진행 및 수분의 침입을 보다 한층 억제할 수 있다.
또한, 본 발명에 따르면, 위상 시프트 마스크에 있어서, 주연부를 형성하기 위한 주연 영역에 차광막이 형성되어 있어, 주연 영역에서 위상 시프터막 내를 광이 투과하는 것을 차광막에 의해 차단할 수 있다. 이 때문에, 본 발명에 따르면, 주벽부나 부벽부의 근방에서 광이 상호 간섭하는 것을 억제할 수 있어, 사이드 로브가 발생하는 것을 방지할 수 있다.
〈제1 실시예〉
우선, 본 발명의 제1 실시예에 대하여 설명한다. 도 1은 본 발명의 제1 실시예에 따른 반도체 장치의 구조를 도시하는 레이아웃도이다. 도 2는 제1 실시예에서의 집적 회로부의 구조를 도시하는 단면도이고, 도 3은 도 1의 A-A선을 따라 취한 단면을 도시하는 단면도이다. 도 4는 제1 실시예에서의 저항값 측정부의 구조를 도시하는 레이아웃도이고, 도 5는 도 4의 B-B선을 따라 취한 단면도이다.
제1 실시예에서는, 도 1에 도시한 바와 같이 반도체 집적 회로가 형성된 집적 회로부(1)를 둘러싸도록 하여, 예를 들면 구 형상의 주벽부(2)가 형성되어 있다. 본 실시예에 따른 반도체 장치는, 주벽부(2)의 외측에서 주벽부(2)를 따라 다이싱되어 있으며, 평면에서 보아 구형으로 되어 있다. 또한, 주벽부(2)의 각 코너부와 집적 회로부(1) 사이에, 예를 들면 「L」자형의 부벽부(3)가 형성되어 있다. 부벽부(3)의 상호 직교하는 부위는, 각각 주벽부(2)의 상호 직교하는 부위, 즉 변 에 상당하는 부위와 평행하게 연장되어 있다. 주벽부(2)와 부벽부(3)와의 간격은, 예를 들면 1㎛ 정도이다. 또한, 부벽부(3) 중에는 그 굴곡부가 주벽부(2)의 굴곡부, 즉 정점에 상당하는 부분에 가장 가깝게 위치하고 있다. 또한, 부벽부(3)와 집적 회로부(1) 사이에, 그 영역의 저항값을 측정하기 위한 저항값 측정부(저항값 측정 수단)(4)가 형성되어 있다. 본 실시예에서는 부벽부(3)가 제1 벽부편으로 되어 있다.
집적 회로부(1)에는, 도 2에 도시한 바와 같이 복수개의 MOS 트랜지스터 등이 형성되어 있다. 예를 들면, 실리콘 기판 등의 반도체 기판(101)이 소자 분리 절연막(102)에 의해 복수의 소자 활성 영역으로 획정되어 있다. 그리고, 반도체 기판(101) 상에 게이트 절연막(103) 및 게이트 전극(104)이 적층되어 있다. 게이트 절연막(103) 및 게이트 전극(104)의 측방에는 측벽 절연막(105)이 형성되어 있다. 반도체 기판(101)의 표면에는 평면에서 보아 게이트 절연막(103) 및 게이트 전극(104)을 사이에 끼우도록 하여 소스·드레인 확산층(106)이 형성되어 있다.
또한, 예를 들면 실리콘 질화막(107) 및 실리콘 산화막(108)이 전면에 적층되고, 실리콘 질화막(107) 및 실리콘 산화막(108)에 소스·드레인 확산층(106)까지 달하는 컨택트홀이 형성되어 있다. 이 컨택트홀의 직경은, 예를 들면 0.10 내지 0.20㎛ 정도이다. 또한, 이 컨택트홀의 측면 및 저면을 따르도록 하여, 예를 들면 TiN막(109)이 글루층으로서 형성되고, 그 내부에 W막(110)이 매립되어 있다.
또한, 예를 들면 유기 절연막(111) 및 실리콘 산화막(112)이 전면에 적층되고, 유기 절연막(111) 및 실리콘 산화막(112)에 TiN막(109) 및 W막(110)까지 달하 는 홈(135)이 형성되어 있다. 이 홈(135)의 측면 및 저면을 따르도록 하여, 예를 들면 Ta막(113)이 배리어 메탈막으로서 형성되고, 그 내부에 Cu 등으로 이루어지는 배선(114)이 매립되어 있다.
또한, 예를 들면 실리콘 질화막(115) 및 실리콘 산화막(116)이 층간 절연막으로서 전면에 적층되고, 실리콘 질화막(115) 및 실리콘 산화막(116)에 하층의 배선, 여기서는 배선(114)까지 달하는 컨택트홀(136)이 형성되어 있다. 이 컨택트홀의 직경은, 예를 들면 0.15 내지 0.25㎛ 정도이다.
또한, 예를 들면 유기 절연막(117) 및 실리콘 산화막(118)이 전면에 적층되어, 예를 들면 유기 절연막(117) 및 실리콘 산화막(118)이 전면에 적층되고, 실리콘 질화막(115) 및 실리콘 산화막(116)에 형성된 컨택트홀(136)에 연결되는 홈(137)이 유기 절연막(117) 및 실리콘 산화막(118)에 형성되어 있다. 이들 컨택트홀(136) 및 홈(137)의 측면 및 저면을 따르도록 하여, 예를 들면 Ta막(119)이 배리어 메탈막으로서 형성되고, 그 내부에 Cu 등으로 이루어지는 배선(120)이 매립되어 있다.
그리고, 이러한 실리콘 질화막(115), 실리콘 산화막(116), 유기 절연막(117), 실리콘 산화막(118), Ta막(119) 및 배선(120)으로 이루어지는 기본 구조체(121)가 복수, 본 실시예에서는 총계로 3개 형성되어 있다.
또한, 최상층의 기본 구조체(121) 상에 실리콘 질화막(122) 및 실리콘 산화막(123)이 적층되고, 실리콘 질화막(122) 및 실리콘 산화막(123)에 최상층의 기본 구조체(121)를 구성하는 배선(120)까지 달하는 컨택트홀(138)이 형성되어 있다. 이 컨택트홀의 직경은, 예를 들면 1.00 내지 1.10㎛ 정도이다. 또한, 이 컨택트홀(138)의 측면 및 저면을 따라, 실리콘 산화막(123)의 표면의 일부를 덮도록 하여 배리어 메탈막(124)이 더 형성되고, 이 배리어 메탈막(124) 상에 Al 또는 Al 합금막(이하, Al막이라고 함)(125) 및 배리어 메탈막(126)이 적층되어 있다. 또한, 배리어 메탈막(124), Al막(125) 및 배리어 메탈막(126)을 덮도록 하여 실리콘 산화막(127)이 전면에 형성되고, 예를 들면 실리콘 질화막(128)이 실리콘 산화막(127) 상에 피복막으로서 형성되어 있다.
또, 도 2에 도시한 2개의 MOS 트랜지스터가 CMOS 트랜지스터를 구성하는 경우, 양 MOS 트랜지스터 사이에서 확산층(106)의 도전형이 서로 다르며, 반도체 기판(1)의 표면에는 웰(도시 생략)이 적절하게 형성되어 있다.
한편, 주벽부(2) 및 부벽부(3)에서는, 도 3에 도시한 바와 같이 반도체 기판(101)의 표면에 확산층(106a)이 형성되어 있다. 확산층(106a)의 도전형은 특별히 한정되는 것은 아니다. 또한, 집적 회로부(1)와 마찬가지로, 예를 들면 실리콘 질화막(107) 및 실리콘 산화막(108)이 전면에 적층되고, 실리콘 질화막(107) 및 실리콘 산화막(108)에 확산층(106a)까지 달하는 홈이 형성되어 있다. 이 홈의 폭은, 예를 들면 0.15 내지 0.30㎛ 정도이다. 이 홈의 측면 및 저면을 따르도록 하여, 예를 들면 TiN막(109)이 글루층으로서 형성되고, 그 내부에 W막(110)이 매립되어 있다.
또한, 집적 회로부(1)와 마찬가지로, 예를 들면 유기 절연막(111) 및 실리콘 산화막(112)이 전면에 적층되고, 유기 절연막(111) 및 실리콘 산화막(112)에 TiN 막(109) 및 W막(110)까지 달하는 홈이 형성되어 있다. 이 홈의 폭은, 예를 들면 2㎛ 정도이다. 이 홈은, 예를 들면 TiN막(109) 및 W막(110)이 그 중앙에 위치하도록 하여 형성되어 있다. 이 홈의 측면 및 저면을 따르도록 하여, 예를 들면 Ta막(113)이 배리어 메탈막으로서 형성되고, 그 내부에 Cu막 등의 금속막(114a)이 매립되어 있다.
또한, 집적 회로부(1)와 마찬가지로, 예를 들면 실리콘 질화막(115) 및 실리콘 산화막(116)이 전면에 적층되고, 실리콘 질화막(115) 및 실리콘 산화막(116)에 하층의 금속막, 여기서는 금속막(114a)까지 달하는 홈이 형성되어 있다. 이 홈의 폭은, 예를 들면 0.20 내지 0.35㎛ 정도이다. 이 홈은, 예를 들면 유기 절연막(111) 및 실리콘 산화막(112)에 형성된 홈의 중앙에 위치하도록 하여 형성되어 있다. 따라서, 이 홈은, 예를 들면 실리콘 질화막(107) 및 실리콘 산화막(108)에 형성된 홈과 평면에서 보아 일치한다.
또한, 집적 회로부(1)와 마찬가지로, 예를 들면 유기 절연막(117) 및 실리콘 산화막(118)이 전면에 적층되고, 실리콘 질화막(115) 및 실리콘 산화막(116)에 형성된 홈에 연결되는 홈이 유기 절연막(117) 및 실리콘 산화막(118)에 형성되어 있다. 이 홈의 폭은, 예를 들면 2㎛ 정도이다. 이 홈은, 예를 들면 실리콘 질화막(115) 및 실리콘 산화막(116)에 형성된 홈이 그 중앙에 위치하도록 하여 형성되어 있다. 따라서, 이 홈은, 예를 들면 유기 절연막(111) 및 실리콘 산화막(112)에 형성된 홈과 평면에서 보아 일치한다. 실리콘 질화막(115) 및 실리콘 산화막(116)에 형성된 홈 및 유기 절연막(117) 및 실리콘 산화막(118)에 형성된 홈의 측면 및 저면을 따르도록 하여, 예를 들면 Ta막(119)이 배리어 메탈막으로서 형성되고, 그 내부에 Cu막 등의 금속막(120a)이 매립되어 있다.
그리고, 이러한 실리콘 질화막(115), 실리콘 산화막(116), 유기 절연막(117), 실리콘 산화막(118), Ta막(119) 및 금속막(120a)으로 이루어지는 기본 구조체(121a)가 복수, 본 실시예에서는 집적 회로부(1)와 마찬가지로, 총계로 3개 형성되어 있다.
또한, 집적 회로부(1)와 마찬가지로, 최상층의 기본 구조체(121a) 상에 실리콘 질화막(122) 및 실리콘 산화막(123)이 적층되고, 실리콘 질화막(122) 및 실리콘 산화막(123)에 최상층의 기본 구조체(121a)를 구성하는 금속막(120a)까지 달하는 홈이 형성되어 있다. 이 홈의 폭은, 예를 들면 1.15 내지 1.25㎛ 정도이다. 이 홈의 측면 및 저면을 따라, 실리콘 산화막(123)의 표면의 일부를 덮도록 하여 배리어 메탈막(124)이 더 형성되고, 이 배리어 메탈막(124) 상에 Al막(125) 및 배리어 메탈막(126)이 적층되어 있다. 또한, 배리어 메탈막(124), Al막(125) 및 배리어 메탈막(126)을 덮도록 하여 실리콘 산화막(127)이 전면에 형성되고, 예를 들면 실리콘 질화막(128)이 실리콘 산화막(127) 상에 피복막으로서 형성되어 있다.
부벽부(3)에서는 실리콘 질화막(115) 및 실리콘 산화막(116)에 형성된 홈 및 실리콘 질화막(122) 및 실리콘 산화막(123)에 형성된 폭이 좁은 홈(131)의 길이는, 유기 절연막(111) 및 실리콘 산화막(112)에 형성된 홈 및 유기 절연막(117) 및 실리콘 산화막(118)에 형성된 폭이 넓은 홈(132)의 길이보다 짧고, 도 1에 도시한 바와 같이 폭이 좁은 홈(131)의 양단부는 폭이 넓은 홈(132)의 양단부의 내측에 위치 하고 있다.
또한, 저항값 측정부(4)에는 도 1 및 도 4에 도시한 바와 같이 2개의 빗살 모양 전극(5a, 5b)이 형성되어 있다. 빗살 모양 전극(5a, 5b)의 빗살의 부분은 교대로 배치되어 있다. 그리고, 빗살 모양 전극(5a, 5b)의 각 일단에 내습성 확보 체크용 모니터 패드(6a, 6b)가 각각 접속되어 있다. 또한, 집적 회로부(1)와 주벽부(2) 사이의 영역으로서, 부벽부(3) 및 저항값 측정부(4)가 형성되어 있지 않는 영역에는, 집적 회로부(1)에 형성된 집적 회로의 평가를 행할 때에 외부로부터 신호를 입력하기 위한 복수개의 평가용 패드(7)가 적당한 간격으로 형성되어 있다.
도 5에 도시한 바와 같이, 빗살 모양 전극(5a, 5b)의 단면 구조는 금속막이 기판에 접속되어 있지 않는 것을 제외하고, 주벽부(2) 및 부벽부(3)의 단면 구조와 마찬가지이지만, 홈의 폭이 다르다. 즉, 빗살 모양 전극(5a, 5b)에서는 실리콘 질화막(115) 및 실리콘 산화막(116)에 형성된 홈 및 실리콘 질화막(122) 및 실리콘 산화막(123)에 형성된 폭이 좁은 홈(133)의 폭은, 예를 들면 0.20 내지 0.35㎛ 정도이고, 유기 절연막(111) 및 실리콘 산화막(112)에 형성된 홈 및 유기 절연막(117) 및 실리콘 산화막(118)에 형성된 폭이 넓은 홈(134)의 폭은, 예를 들면 0.6㎛ 정도이다. 또한, 빗살 모양 전극(5a, 5b)의 빗살의 부분끼리의 간격은, 예를 들면 0.2㎛ 정도이다. Al막(125)의 일부가 실리콘 질화막(128) 및 실리콘 산화막(127)으로부터 노출되고, 이 노출된 부분이 패드(6a, 6b)로 되어 있다.
이와 같이 구성된 제1 실시예에서는 응력이 가장 집중되는 4개 코너부에서 평면 형상이 구 형상의 주벽부(2)의 내측에 「L」자형의 부벽부(3)가 선택적으로 형성되어 있으며, 이들 주벽부(2) 및 부벽부(3)를 구성하는 복수의 금속막이 반도체 기판(1)에 결합되어 있기 때문에, 이들의 코너부에서 응력이 분산되기 쉽다. 따라서, 열 처리 등에 의해 응력이 집중하였다고 해도, 종래의 것과 비교하면, 층간의 박리 및 크랙이 생기기 어려워진다. 또한, 가령 크랙 등이 코너부에 생겼다고 해도, 주벽부(2) 및 부벽부(3)가 2중 구조로 되어 있어, 외부로부터의 수분은 집적 회로부(1)에는 도달하기가 상당히 어렵다. 이 때문에, 본 실시예에 따르면, 매우 높은 내습성을 확보할 수 있다.
또한, 부벽부(3)가 형성되는 위치는, 종래 패드 등이 형성되지 않고, 특히 반도체 장치의 기능에 영향을 주는 소자가 존재하지 않는 영역이므로, 이 위치에 부벽부(3)를 형성하였다고 해도, 칩 면적은 거의 증가하지 않는다.
또한, 주벽부(2) 및 부벽부(3)의 형성 시에는, 집적 회로부(1)를 구성하는 실리콘 질화막, 실리콘 산화막, 유기 절연막 및 배선 등을 형성할 때의 마스크 형상을 변경함으로써 대응할 수 있어, 제조 공정 수의 증가를 회피할 수도 있다.
또한, 저항값 측정부(4)의 패드(6a, 6b)에 상호 다른 전위를 인가하고, 이들 사이의 저항값을 측정할 수 있다. 수분이 침입하고 있는 경우에는 단락이 발생하여 저항값이 저하되므로, 이 저항값을 측정함으로써, 수분의 침입 유무를 판별할 수 있다. 따라서, 높은 신뢰성을 얻을 수 있다.
〈제2 실시예〉
다음으로, 본 발명의 제2 실시예에 대하여 설명한다. 도 6은 본 발명의 제2 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도이다.
제2 실시예에서는, 부벽부의 구조가 제1 실시예의 부벽부의 구조와 서로 다르다. 구체적으로는, 도 6에 도시한 바와 같이 굴곡점을 기준으로 하였을 때의 부벽부(3a) 내의 폭이 좁은 홈(131)의 길이와 폭이 넓은 홈(132)의 길이가 일치하고 있으며, 각 단부가 평면에서 보아 상호 동일한 위치에 있다. 부벽부(3a)의 각 위치의 홈이 연장되는 방향에 직교하는 단면의 구조는, 상술한 홈의 길이에 관한 점을 제외하고, 제1 실시예에서의 부벽부(3)의 구조와 마찬가지이다. 본 실시예에서는 부벽부(3a)가 제1 벽부편으로 되어 있다.
이러한 제2 실시예에 의해서도, 제1 실시예와 마찬가지의 효과가 얻어진다.
〈제3 실시예〉
다음으로, 본 발명의 제3 실시예에 대하여 설명한다. 도 7은 본 발명의 제3 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도이다.
제3 실시예에서도, 부벽부의 구조가 제1 실시예의 부벽부의 구조와 서로 다르다. 구체적으로는, 도 7에 도시한 바와 같이 부벽부(3b)의 평면 형상이 제1 실시예에서의 부벽부(3)의 양단부가 주벽부(2) 측에 직각으로 굴곡되어, 주벽부(2)에 연결된 것으로 되어 있다. 그리고, 부벽부(3b) 내의 좁은 홈(131)이 주벽부(2) 내의 좁은 홈(131)에 연결되고, 부벽부(3b) 내의 넓은 홈(132)이 주벽부(2) 내의 넓은 홈(132)에 연결되어 있다. 부벽부(3b)의 각 위치의 홈이 연장되는 방향에 직교하는 단면의 구조는, 상술한 평면 형상에 관한 점을 제외하고, 제1 실시예에서의 부벽부(3)의 구조와 마찬가지이다. 본 실시예에서는 부벽부(3b)가 제1 벽부편으로 되어 있다.
이러한 제3 실시예에 의해서도, 제1 실시예와 마찬가지의 효과가 얻어진다. 또한, 부벽부가 주벽부에 연결되어 있기 때문에, 크랙의 진행이 일어나기가 더욱 어려워지므로, 수분이 용이하게 침입하기 쉬운 막인 절연막이 부벽부의 내외 사이에서 완전하게 절단되어 있으며, 박리가 보다 한층 일어나기 어려워진다.
〈제4 실시예〉
다음으로, 본 발명의 제4 실시예에 대하여 설명한다. 도 8은 본 발명의 제4 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도이다.
제4 실시예에서도, 부벽부의 구조가 제1 실시예의 부벽부의 구조와 서로 다르다. 구체적으로는, 도 8에 도시한 바와 같이 부벽부(3c)의 평면 형상이 구 형상으로 되어 있다. 부벽부(3c)의 각 위치의 홈이 연장되는 방향에 직교하는 단면의 구조는, 상술한 평면 형상에 관한 점을 제외하고, 제1 실시예에서의 부벽부(3)의 구조와 마찬가지이다. 또한, 저항값 측정부(4)를 구성하는 빗살 모양 전극(5a, 5b)(도 8에 도시 생략)은, 예를 들면 주벽부(2) 사이에서 부벽부(3c)를 끼우도록 배치되어 있다. 보다 구체적으로는, 예를 들면 평면에서 보아 구형의 부벽부(3c)를 구성하는 4변 중에 주벽부(2)의 정점으로부터 이격한 2변을 따르도록 하여 빗살 모양 전극(5a, 5b)이 배치되어 있다. 본 실시예에서는 부벽부(3c)가 제4 벽부편으로 되어 있다.
이러한 제4 실시예에 의해서도, 제1 실시예와 마찬가지의 효과가 얻어진다.
〈제5 실시예〉
다음으로, 본 발명의 제5 실시예에 대하여 설명한다. 도 9는 본 발명의 제5 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도이다.
제5 실시예에서도, 부벽부의 구조가 제1 실시예의 부벽부의 구조와 서로 다르다. 구체적으로는, 도 9에 도시한 바와 같이 부벽부(3d)에 복수 중, 본 실시예에서는 2중의 구 형상의 벽부편(3d1, 3d2)이 형성되어 있다. 본 실시예에서는 벽부편(3d2)이 제4 벽부편으로 되고, 벽부편(3d1)이 제5 벽부편으로 되어 있다. 부벽부(3d)를 구성하는 벽부편(3d1, 3d2)의 각 위치의 홈이 연장되는 방향에 직교하는 단면의 구조는, 상술한 평면 형상에 관한 점을 제외하고, 제1 실시예에서의 부벽부(3)의 구조와 마찬가지이다.
이러한 제5 실시예에 따르면, 보다 높은 내습성을 얻을 수 있다.
또, 부벽부(3d)가 3중 이상의 벽부편으로 구성되어 있어도 된다.
〈제6 실시예〉
다음으로, 본 발명의 제6 실시예에 대하여 설명한다. 도 10은 본 발명의 제6 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도이다.
제6 실시예에서도, 부벽부의 구조가 제1 실시예의 부벽부의 구조와 서로 다르다. 구체적으로는, 도 10에 도시한 바와 같이 복수개, 예를 들면 3개의 벽부편(3e1) 내지 벽부편(3e3)이 주벽부(2)의 코너부로부터 집적 회로부(1) 측을 향하여, 예를 들면 등간격으로 배치되어 부벽부(3e)가 구성되어 있다. 각 벽부편(3e1) 내지 벽부편(3e3)은 어느 것이나 제1 실시예에서의 부벽부(3)와 마찬가지의 구조를 갖고 있다. 본 실시예에서는 벽부편(3e1) 내지 벽부편(3e3)이 제1 벽부편으로 되어 있다.
이러한 제6 실시예에 의해서도, 제5 실시예와 마찬가지로 보다 높은 내습성을 얻을 수 있다.
또, 부벽부(3e)가 부벽부(3)와 마찬가지의 구조를 가진 2개 또는 4개 이상의 벽부편으로 구성되어 있어도 된다.
〈제7 실시예〉
다음으로, 본 발명의 제7 실시예에 대하여 설명한다. 도 11은 본 발명의 제7 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도이다.
제7 실시예에서도, 부벽부의 구조가 제1 실시예의 부벽부의 구조와 서로 다르다. 구체적으로는, 도 11에 도시한 바와 같이 제1 실시예에서의 부벽부(3)와 마찬가지의 구조를 가진 벽부편(3f2)보다 집적 회로부(1)측에, 벽부편(3f2)보다 길이가 짧은 벽부편(3f1)이 배치되어 부벽부(3f)가 구성되어 있다. 벽부편(3f1)의 각 위치의 홈이 연장되는 방향에 직교하는 단면의 구조는, 제1 실시예에서의 부벽부(3)의 구조와 마찬가지이다. 본 실시예에서는 벽부편(3f2)이 제1 벽부편으로 되고, 벽부편(3f1)이 제2 벽부편으로 되어 있다.
이러한 제7 실시예에 의해서도, 제5 및 제6 실시예와 마찬가지로 보다 높은 내습성을 얻을 수 있다.
〈제8 실시예〉
다음으로, 본 발명의 제8 실시예에 대하여 설명한다. 도 12는 본 발명의 제8 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도이다.
제8 실시예에서도, 부벽부의 구조가 제1 실시예의 부벽부의 구조와 서로 다 르다. 구체적으로는, 도 12에 도시한 바와 같이 제7 실시예에서의 벽부편(3f1, 3f2)을 주벽부(2)에 의해 둘러싸는 벽부편(3g1)이 배치되어 부벽부(3g)가 구성되어 있다. 또한, 벽부편(3g1)의 각 위치의 홈이 연장되는 방향에 직교하는 단면의 구조는, 제1 실시예에서의 부벽부(3)의 구조와 마찬가지이다. 본 실시예에서는 벽부편(3g1)이 제3 벽부편으로 되어 있다.
이러한 제8 실시예에 의해서도, 제5 내지 제7 실시예와 마찬가지로 보다 높은 내습성을 얻을 수 있다.
〈제9 실시예〉
다음으로, 본 발명의 제9 실시예에 대하여 설명한다. 도 13은 본 발명의 제9 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도이다.
제9 실시예에서도, 부벽부의 구조가 제1 실시예의 부벽부의 구조와 서로 다르다. 구체적으로는, 도 13에 도시한 바와 같이 제7 실시예에서의 벽부편(3f1, 3f2)과의 사이에 존재하는 유기 절연막(117) 및 실리콘 산화막(118)에, 벽부편(3f1, 3f2)의 홈(132)과 마찬가지로 폭이 넓은 홈(132a)이 형성되고, 이 홈(132a) 내에 Ta막(119) 및 금속막(120a)이 매립되어 부벽부(3h)가 구성되어 있다.
이러한 제9 실시예에 의해서도, 제5 내지 제8 실시예와 마찬가지로 보다 높은 내습성을 얻을 수 있다.
〈제10 실시예〉
다음으로, 본 발명의 제10 실시예에 대하여 설명한다. 도 14는 본 발명의 제10 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도이다.
제10 실시예에서도, 부벽부의 구조가 제1 실시예의 부벽부의 구조와 서로 다르다. 구체적으로는, 도 14에 도시한 바와 같이 제7 실시예에서의 벽부편(3f1, 3f2) 사이에 존재하는 유기 절연막(117) 및 실리콘 산화막(118)에, 벽부편(3f1, 3f2)의 홈(132)과 마찬가지로 폭이 넓은 홈(132a)이 형성되고, 또한 벽부편(3f1, 3f2) 사이에 존재하는 실리콘 질화막(115) 및 실리콘 산화막(116)에, 벽부편(3f1, 3f2)의 홈(131)과 마찬가지로 폭이 좁은 홈(131a)이 형성되어 있다. 그리고, 이들 홈(131a, 132a) 내에 Ta막(119) 및 금속막(120a)이 매립되어 부벽부(3i)가 구성되어 있다.
이러한 제10 실시예에 의해서도, 제5 내지 제9 실시예와 마찬가지로 보다 높은 내습성을 얻을 수 있다.
〈제11 실시예〉
다음으로, 본 발명의 제11 실시예에 대하여 설명한다. 도 15는 본 발명의 제11 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도이다.
제11 실시예에서도, 부벽부의 구조가 제1 실시예의 부벽부의 구조와 서로 다르다. 구체적으로는, 도 15에 도시한 바와 같이 양단이 주벽부(2)에 연결된 「L」자 형상의 부벽부(3j)가 형성되어 있다. 부벽부(3j)의 각 위치의 홈이 연장되는 방향에 직교하는 단면의 구조는, 제1 실시예에서의 부벽부(3)의 구조와 마찬가지이다. 본 실시예에서는 부벽부(3j)가 제6 벽부편으로 되어 있다.
이러한 제11 실시예에 의해서도, 제5 내지 제10 실시예와 마찬가지로 보다 높은 내습성을 얻을 수 있다.
〈제12 실시예〉
다음으로, 본 발명의 제12 실시예에 대하여 설명한다. 도 16은 본 발명의 제12 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도이다.
제12 실시예에서는 부벽부가 제5 실시예에서의 부벽부(3d)와 제11 실시예에서의 부벽부(3j)를 조합한 구조를 갖고 있다. 구체적으로는, 도 16에 도시한 바와 같이 제11 실시예에서의 부벽부(3j)와 마찬가지의 구조를 가진 벽부편(3k1)과 주벽부(2) 사이에 존재하는 「ロ」자형의 영역 내에, 제5 실시예에서의 벽부편(3d1, 3d2)이 배치되어 부벽부(3k)가 구성되어 있다. 본 실시예에서는 벽부편(3k1)이 제6 벽부편으로 되어 있다.
이러한 제12 실시예에 의해서도, 제5 내지 제11 실시예와 마찬가지로 보다 높은 내습성을 얻을 수 있다.
〈제13 실시예〉
다음으로, 본 발명의 제13 실시예에 대하여 설명한다. 도 17은 본 발명의 제13 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도이다.
제13 실시예에서는 부벽부의 구조가 제12 실시예의 부벽부의 구조와 서로 다르다. 구체적으로는, 도 17에 도시한 바와 같이 제12 실시예에서의 부벽부(3k)를 구성하는 벽부편(3d1, 3d2) 사이에 존재하는 유기 절연막(117) 및 실리콘 산화막(118) 및 벽부편(3d2)의 「ロ」자형의 영역 내까지 폭이 넓은 홈(132)이 확대되고 있으며, 이 홈(132) 내에 Ta막(119) 및 금속막(120a)이 매립되어 부벽부(3m)가 구성되어 있다.
이러한 제13 실시예에 의해서도, 제5 내지 제12 실시예와 마찬가지로 보다 높은 내습성을 얻을 수 있다.
[반도체 장치의 제조 방법]
다음으로, 제1 실시예에 따른 반도체 장치를 제조하는 방법에 대하여 설명한다. 도 18 내지 도 24는 본 발명의 제1 실시예에 따른 반도체 장치를 제조하는 방법을 공정 순으로 도시하는 개략 단면도이다. 또, 도 18 내지 도 24에는 주벽부(2)에 상당하는 영역만을 도시한다.
우선, 웨이퍼 상태에서 반도체 기판(101)의 표면에, 예를 들면 LOCOS법 또는 STI법 등에 의해 소자 분리 절연막(102)을 형성한 후, 집적 회로부(1) 내에 게이트 절연막(103), 게이트 전극(104), 측벽 절연막(105) 및 소스·드레인 확산층(106)을 형성한다. 또한, 주벽부(2) 및 부벽부(3) 내에는 소스·드레인 확산층(106)의 형성과 동시에, 선택적으로 확산층(106a, 106b)을 형성한다. 계속해서, 전면에 실리콘 질화막(107) 및 실리콘 산화막(108)을, 예를 들면 플라즈마 CVD법에 의해 성막한다. 실리콘 질화막(107) 및 실리콘 산화막(108)의 두께는, 예를 들면 각각 70㎚, 1000㎚이다. 다음으로, 예를 들면 화학 기계 연마(CMP)에 의해, 실리콘 산화막(108)을 평탄화함으로써, 단차를 소실시킨다. 이 평탄화 처리 후의 실리콘 산화막(108)의 두께는, 예를 들면 700㎚이다. 그 후, 실리콘 산화막(108) 상에 포토레지스트(201)를 도포하여, 이 포토레지스트(201)에 노광 및 현상을 실시함으로써, 집적 회로부(1) 내의 컨택트홀 및 주벽부(2) 및 부벽부(3) 내의 좁은 홈(131, 133) 을 형성하기 위한 패턴(201a)을 포토레지스트(201)에 형성한다. 또, 저항값 측정부(4)에 대해서는, 예를 들면 소자 분리 절연막(102)의 형성과 동시에, 그 전역의 반도체 기판(101)의 표면에 소자 분리 절연막을 형성해도 되고, 또는 전극(5a, 5b)이 형성되는 예정의 영역 내의 반도체 기판(101)의 표면에 소자 분리 절연막을 형성해도 된다.
계속해서, 도 18의 (b)에 도시한 바와 같이 포토레지스트(201)를 마스크로 하고, CF계의 가스를 사용하여, 실리콘 산화막(108) 및 실리콘 질화막(107)의 이방성 에칭을 행함으로써, 집적 회로부(1) 내에 컨택트홀을 형성하고, 주벽부(2), 부벽부(3) 및 저항값 측정부(4) 내에 좁은 홈(131, 133)을 형성한다. 그 후, 포토레지스트(201)를 제거하여, 컨택트홀 및 좁은 홈(131, 133) 내 및 실리콘 산화막(108) 상에 TiN막(109)을 글루층으로 하여, 예를 들면 스퍼터링 또는 CVD법 등에 의해 성막한다. 또한, TiN막(109) 상에 W막(110)을, 예를 들면 CVD법 등에 의해 성막한다. TiN막(109)의 두께는 예를 들면 50㎚이고, W막(110)의 두께는 예를 들면 400㎚이다. 그리고, CMP법 등에 의해, 실리콘 산화막(108) 상의 TiN막(109) 및 W막(110)을 제거하여 컨택트홀 및 좁은 홈(131, 133) 내에만 TiN막(109) 및 W막(110)을 잔존시킨다.
또, 실리콘 산화막(108) 및 실리콘 질화막(107)의 에칭 시 또는 포토레지스트(201)의 제거 시에 반도체 기판(101)에 손상이 생기는 경우에는, 우선 CF계 가스의 C량과 F량과의 비, C량과 H량과의 비, O2 가스 및 Ar 가스의 각 유량, 분압비, 압력, 온도, 플라즈마 전력 및 기판 전위 등의 프로세스 조건을 조정함으로써, 실리콘 산화막(108)과 실리콘 질화막(107)과의 에칭 선택비를 적절하게 조정한 후에 실리콘 산화막(108)만을 에칭한다. 계속해서, O2를 사용한 애싱(ashing)에 의해 포토레지스트(201)를 제거한 후, 실리콘 질화막(107)을 반도체 기판(101)에 손상이 생기기 어려운 조건 하에서 에칭하면 된다.
여분의 TiN막(109) 및 W막(110)을 제거한 후, 도 18의 (c)에 도시한 바와 같이 전면에 유기 절연막용 재료를, 예를 들면 스핀 코팅에 의해 도포하고, 이 유기 절연막용 재료에 적당한 열 처리, 예를 들면 400℃에서 60분간의 열 처리를 실시함으로써, 유기 절연막용 재료를 경화시켜 유기 절연막(111)을 성막한다. 또한, 유기 절연막(111) 상에 실리콘 산화막(112)을 성막한다. 유기 절연막(111) 및 실리콘 산화막(112)의 막 두께는, 예를 들면 어느 것이나 250㎚이다. 그 후, 실리콘 산화막(112) 상에 포토레지스트(202)를 도포하여, 이 포토레지스트(202)에 노광 및 현상을 실시함으로써, 집적 회로부(1) 내의 배선용 홈(135) 및 주벽부(2), 부벽부(3) 및 저항값 측정부(4) 내의 넓은 홈(132, 134)을 형성하기 위한 패턴(202a)을 포토레지스트(202)에 형성한다.
계속해서, 도 19의 (a)에 도시한 바와 같이 포토레지스트(202)를 마스크로 하고, 실리콘 산화막(112)의 이방성 에칭을 행하여, 그 후에 H2 및 N2의 혼합 가스를 사용하여 유기 절연막(111)을 에칭함으로써, 집적 회로부(1) 내에 홈(135)을 형성하고, 주벽부(2), 부벽부(3) 및 저항값 측정부(4) 내에 넓은 홈(132, 134)을 형 성한다. 이 때, 포토레지스트(202)는 유기 절연막(111)과 동시에 제거되지만, 그 아래에 존재하는 실리콘 산화막(112)은 에칭되지 않는다. 계속해서, 홈(135, 132, 134) 내 및 실리콘 산화막(112) 상에 Ta막(113)을 배리어 메탈막으로 하여, 예를 들면 스퍼터링 등에 의해 성막한다. 또한, 배선(114) 및 금속막(114a)이 되는 배선 재료의 막, 예를 들면 Cu막을, 예를 들면 도금법 등에 의해 Ta막(113) 상에 성막한다. 또, 배선 재료의 막을 도금법에 의해 성막하는 경우에는, 스퍼터링에 의해 Ta막(113)을 형성한 후에 그 위에 시드층을 형성하고, 그 후 배선 재료의 막을 형성하는 것이 바람직하다. Ta막(113)의 두께는 예를 들면 30㎚이고, 배선 재료의 막의 두께는 예를 들면 1800㎚이다.
계속해서, CMP법 등에 의해, 실리콘 산화막(112) 상의 Ta막(113) 및 배선 재료의 막을 제거하여 홈(135, 132, 134) 내에만 Ta막(113) 및 배선 재료의 막을 잔존시킨다. 그 결과, 도 19의 (b)에 도시한 바와 같이 배선(114) 및 금속막(114a)이 형성된다.
계속해서, 도 20의 (a)에 도시한 바와 같이, 전면에 실리콘 질화막(115) 및 실리콘 산화막(116)을 순차적으로 성막한다. 실리콘 질화막(115)의 두께는 예를 들면 50㎚이고, 실리콘 산화막(116)의 두께는 예를 들면 800㎚이다. 실리콘 질화막(115)은 에칭 스토퍼막 및 확산 방지막으로서 기능한다. 그 후, 예를 들면 CMP에 의해, 실리콘 산화막(116)을 평탄화함으로써, 단차를 소실시킨다. 이 평탄화 처리 후의 실리콘 산화막(116)의 두께는, 예를 들면 400㎚이다. 또, 실리콘 질화막(115) 상에, 예를 들면 400㎚ 정도의 두께의 실리콘 산화막(116)을 성막함으로 써, CMP의 공정을 행하지 않도록 해도 된다. 이어서, 실리콘 산화막(116) 상에 유기 절연막(117) 및 실리콘 산화막(118)을 순차적으로 성막한다. 유기 절연막(117)은, 상술한 바와 같이 예를 들면 유기 절연막용 재료를 스핀 코팅에 의해 도포하고, 이 유기 절연막용 재료에 적당한 열 처리를 실시하여 유기 절연막용 재료를 경화시킴으로써, 성막할 수 있다. 유기 절연막(117) 및 실리콘 산화막(118)의 두께는, 예를 들면 250㎚이다.
그 후, 실리콘 산화막(118) 상에, 홈 형성 시의 하드 마스크로서 사용하는 금속막(203)을 성막한다. 금속막(203)은 예를 들면 TiN막이고, 그 두께는 예를 들면 100㎚이다. 또한, 금속막(203) 상에 포토레지스트(204)를 도포하여, 이 포토레지스트(204)에 노광 및 현상을 실시함으로써, 집적 회로부(1) 내의 홈(137) 및 주벽부(2), 부벽부(3) 및 저항값 측정부(4) 내의 넓은 홈(132, 134)을 형성하기 위한 패턴(204a)을 포토레지스트(204)에 형성한다.
계속해서, 도 20의 (b)에 도시한 바와 같이 포토레지스트(204)를 마스크로 하여, C1계 가스를 사용하여, 금속막(203)을 에칭함으로써, 금속막(203)에 패턴(204a)을 전사하여 패턴(203a)을 형성한다. 계속해서, 애싱에 의해 포토레지스트(204)를 제거한다. 다음으로, 전면에 포토레지스트(205)를 도포하여, 이 포토레지스트(205)에 노광 및 현상을 실시함으로써, 집적 회로부(1) 내의 컨택트홀(136) 및 주벽부(2), 부벽부(3) 및 저항값 측정부(4) 내의 좁은 홈(131, 133)을 형성하기 위한 패턴(205a)을 포토레지스트(205)에 형성한다.
계속해서, 도 21의 (a)에 도시한 바와 같이 포토레지스트(205)를 마스크로 하여, 실리콘 산화막(118)을 에칭한다. 또한, 실리콘 산화막(118)을 마스크로 하여, H2 및 N2의 혼합 가스를 사용하여 유기 절연막(117)을 에칭함으로써, 집적 회로부(1) 내에 컨택트홀(136)을 형성하고, 주벽부(2), 부벽부(3) 및 저항값 측정부(4) 내에 좁은 홈(131, 133)을 형성한다. 이 때, 포토레지스트(205)는 유기 절연막(117)과 동시에 제거되지만, 그 아래에 존재하는 금속막(203) 및 실리콘 산화막(118)은 에칭되지 않는다. 또, 금속막(203)에 패턴(203a)을 형성할 때에, 위치 어긋남이 생기고 있는 경우에는 실리콘 산화막(118)을 에칭하기 전에, 포토레지스트(205)를 마스크로 하여 금속막(203)이 불필요한 부분을 제거하는 것이 바람직하다.
계속해서, 도 21의 (b)에 도시한 바와 같이 금속막(203) 및 유기 절연막(117)을 마스크로 하여, 실리콘 산화막(118, 116)을 에칭한다. 그 결과, 패턴(203a)이 실리콘 산화막(118)에 전사됨과 함께, 실리콘 산화막(118) 및 유기 절연막(117)에 형성되어 있었던 패턴이 실리콘 산화막(116)에 전사된다. 이 때, 실리콘 산화막(118)의 에칭은 유기 절연막(117) 상에서 정지하고, 실리콘 산화막(116)의 에칭은 에칭 스토퍼막으로서 기능하는 실리콘 질화막(115) 상에서 정지한다.
계속해서, 도 22의 (a)에 도시한 바와 같이 금속막(203) 및 실리콘 산화막(118)을 마스크로 하여, 유기 절연막(117)의 이방성 에칭을 행한다. 그 후, 실리콘 산화막(116)을 마스크로 하여, 실리콘 질화막(115)의 이방성 에칭을 행한다. 그 결과, 집적 회로부(1) 내에 컨택트홀(136) 및 홈(137)이 형성됨과 함께, 주벽부(2) 및 부벽부(3) 내에 홈(131, 133)이 형성되고, 저항값 측정부(4) 내에 홈(132, 134)이 형성된다. 또, 유기 절연막(117)의 이방성 에칭을 실리콘 질화막(115)의 이방성 에칭의 후에 행해도 된다.
계속해서, 도 22의 (b)에 도시한 바와 같이 표면에 나타나고 있는 홈(131, 135) 및 컨택트홀(136) 내 및 금속막(203) 상에 Ta막(119)을 배리어 메탈막으로서, 예를 들면 스퍼터링 등에 의해 성막한다. 또한, 배선(120) 및 금속막(120a)이 되는 배선 재료의 막, 예를 들면 Cu막을, 예를 들면 도금법 등에 의해 Ta막(119) 상에 성막한다. 또, 배선 재료의 막을 도금법에 의해 성막하는 경우에는 스퍼터링에 의해 Ta막(119)을 형성한 후에 그 위에 시드층을 형성하고, 그 후 배선 재료의 막을 형성하는 것이 바람직하다. Ta막(119)의 두께는, 예를 들면 30㎚이고, 배선 재료의 막의 두께는, 예를 들면 1800㎚이다.
계속해서, CMP법 등에 의해, 실리콘 산화막(118) 상의 금속막(203), Ta막(119) 및 배선 재료의 막을 제거하여 표면에 나타내고 있었던 홈(131, 135) 및 컨택트홀(136) 내에만 Ta막(119) 및 배선 재료의 막을 잔존시킨다. 그 결과, 도 23에 도시한 바와 같이 주벽부(2), 부벽부(3) 및 저항값 측정부(4) 내에 금속막(120a)이 형성되고, 집적 회로부(1) 내에 배선(120)(도 23에 도시 생략)이 형성된다. 계속해서, 전면에 실리콘 질화막(115)을 재차 형성하고, 도 20의 (a)에 도시한 공정으로부터 도 23에 도시한 공정까지를 소정회만큼 반복한다.
그리고, 도 24에 도시한 바와 같이 최상층의 기본 구조체(121, 121a)를 형성 한 후, 전면에 실리콘 질화막(122) 및 실리콘 산화막(123)을 성막한다. 그 후, 소정의 패턴이 형성된 포토레지스트(도시 생략)를 사용하여 실리콘 산화막(123) 및 실리콘 질화막(122)에 홈(131, 133) 및 컨택트홀(138)을 형성한다. 계속해서, 이들의 홈(131, 133) 및 컨택트홀(138) 내 및 실리콘 산화막(123) 상에 배리어 메탈막(124) 및 Al막(125)을 성막하고, 또한 Al막(125) 상에 배리어 메탈막(126)을 성막한다. 다음으로, 배리어 메탈막(126), Al막(125) 및 배리어 메탈막(124)을 소정 형상으로 패터닝하고, 전면에 실리콘 산화막(127)을 성막한다. 그리고, 실리콘 산화막(127) 상에 실리콘 질화막(128)을 피복막으로 성막한다.
그 후, 실리콘 질화막(128) 및 실리콘 산화막(128)의 소정 위치에 개구부를 형성함으로써, 배리어 메탈막(126)을 선택적으로 노출시키고, 또한 노출된 배리어 메탈막(126)을 에칭하여 Al막(125)을 노출시키고, 이들 노출된 부분을 내습성 확보 체크용 모니터 패드(6a, 6b) 및 평가용 패드(7)로 한다. 도 25는 패드가 형성된 후의 웨이퍼를 도시하는 평면도이고, 도 26은 도 25의 파선으로 나타내는 영역을 확대하여 도시하는 레이아웃도이다. 내습성 확보 체크용 모니터 패드(6a, 6b) 및 평가용 패드(7)가 형성된 상태에서는 웨이퍼의 주연으로부터 일정한 거리 이상 이격하는 유효 칩 영역(8)(도 25에서 해칭이 그려진 영역)이 존재한다. 그 후, 유효 칩 영역(8) 내에서 서로 이웃하는 주벽부(2) 사이의 중심선을 절단선(9)으로서 다이싱을 행함으로써, 웨이퍼를 복수개의 칩으로 다이싱한다.
이와 같이 하여, 제1 실시예에 따른 반도체 장치를 제조할 수 있다.
또, 제2 내지 제13 실시예에 따른 반도체 장치를 제조하는 경우에는, 부벽 부(3) 및 저항값 측정부(4)를 형성하기 위한 패턴을 변경하면 된다.
〈제14 실시예〉
상술한 반도체 장치의 제조 방법에 있어서, 포토레지스트를 패터닝할 때에는, 예를 들면 하프톤형의 위상 시프트 마스크가 이용된다.
도 36을 이용하여 하프톤형의 위상 시프트 마스크를 설명한다. 도 36은 위상 시프트 마스크를 도시하는 평면도 및 단면도이다. 도 36의 (a)는 평면도이고, 도 36의 (b)는 도 36의 (a)의 A-A'선 단면도이다.
도 36에 도시한 바와 같이 투명 기판(400)에는 반투명의 위상 시프터막(402)이 형성되어 있다. 위상 시프터막(402)으로서는, 예를 들면 투과하는 광의 위상을 180도 시프트시키는 것이 이용된다.
집적 회로부를 형성하기 위한 집적 회로 영역(404)에서는 위상 시프터막(402)에 컨택트홀 패턴(407)이 형성되어 있다. 컨택트홀 패턴(407)은 컨택트홀을 형성하기 위한 것이다.
집적 회로부의 주연의 주연부를 형성하기 위한 주연 영역(406)에서는 위상 시프터막(402)에, 주벽부 패턴(408)과 부벽부 패턴(410)이 형성되어 있다. 주벽부 패턴(408)은 주벽부(2)(도 1 참조)를 형성하기 위한 패턴이다. 부벽부 패턴(410)은 부벽부(3)(도 1 참조)를 형성하기 위한 패턴이다.
스크라이브 라인 영역(412)에서는 위상 시프터막(402) 상에 차광막(414)이 형성되어 있다. 또, 스크라이브 라인 영역(414)은 스테퍼를 이용하여 순차적으로 전사 노광할 때에, 웨이퍼에 있어서 인접하는 샷끼리 중첩되는 영역(다중 노광 영 역)이다.
이렇게 해서 하프톤형의 위상 시프트 마스크가 구성되어 있다.
하프톤형의 위상 시프트 마스크를 이용하면, 위상 시프트막(402)을 투과하는 광과 투과 영역을 투과하는 광 사이에 180도의 위상 차가 생기기 때문에, 광의 간섭 작용에 의해 패턴의 에지 부근의 콘트라스트를 향상시킬 수 있다. 이 때문에, 집적 회로부를 미세하게 형성할 수 있다.
그러나, 일반적인 하프톤형의 위상 시프트 마스크에 있어서는, 복수의 패턴이 서로 인접해 있으면, 이들 패턴의 근방에 사이드 로브라고 하는 원하지 않는 이상 패턴이 발생하는 경우가 있다. 이것은 하프톤형의 위상 시프트 마스크 특유의 문제이다. 사이드 로브는 반투명의 위상 시프터막으로 이루어지는 패턴을 투과하는 광이, 상호 간섭함으로써 발생한다. 주벽부 패턴(408)이나 부벽부 패턴(410)에 있어서는 패턴이 선 형상으로 되어 있어, 컨택트홀 패턴(407)에 비하여 노광량이 많아진다. 이 때문에 주벽부나 부벽부의 근방에서는 사이드 로브가 발생하기 쉽다.
도 36에 도시한 하프톤형의 위상 시프트 마스크를 이용하여, 도 37 및 도 38을 이용하여 노광한 경우에 발생하는 사이드 로브를 설명한다. 도 37은 사이드 로브를 나타내는 도면(그 1)이다. 도 38은 사이드 로브를 나타내는 도면(그 2)이다.
도 37 및 도 38에 화살표로 도시한 바와 같이, 패턴이 L자로 되어 있는 부분이나 T자로 되어 있는 부분의 근방에 사이드 로브가 발생하고 있다. 또한, 도시하지 않지만, 패턴이 라인 형상으로 되어 있는 부분에서도, 사이드 로브가 발생하는 경우가 있다.
그런데, 특허 문헌 1에는 더미 오픈 영역을 형성함으로써 사이드 로브의 발생을 방지하는 기술이 개시되어 있다. 그러나, 특허 문헌 1에 기재된 기술을 이용한 경우에는 포토리소그래피의 조명 조건 등을 변경할 때마다 최적화가 필요하고, 많은 노동력을 필요로 한다. 또한, 인용 문헌 1에 기재된 기술에서는 패턴이 라인 형상으로 되어 있는 부분에서 생기는 사이드 로브를 방지하는 것은 매우 곤란하다.
본원 발명자들은, 예의 검토한 결과, 다음과 같은 위상 시프트 마스크를 이용하면, 사이드 로브의 발생을 방지하면서, 상술한 반도체 장치를 제조할 수 있는 것에 이르렀다.
도 29 및 도 30을 이용하여, 본 발명의 제14 실시예에 따른 위상 시프트 마스크를 설명한다. 도 29는 본 실시예에 따른 위상 시프트 마스크를 도시하는 평면도 및 단면도이다. 도 29의 (a)는 평면도이고, 도 29의 (b)는 도 29의 (a)의 A-A'선 단면도이다. 도 30은 본 실시예에 따른 위상 시프트 마스크를 도시하는 확대도이다. 도 30은 도 29에서 동그라미 표시로 둘러싸인 영역을 확대하여 도시한 것이다. 도 30의 (a)는 평면도이고, 도 30의 (b)는 도면의 A-A'선 단면도이다. 도 29에서는 일부의 벽부편 패턴(309b)(도 30 참조)이 생략되어 있지만, 도 30에서는 도 29에서 생략되어 있었던 벽부편 패턴(309b)도 도시되어 있다. 도 1 내지 도 28에 도시한 제1 내지 제13 실시예에 따른 반도체 장치 및 그 제조 방법과 동일한 구성 요소에는, 동일한 부호를 병기하여 설명을 생략하거나 간결하게 한다.
본 실시예에서는 도 18의 (a)에 도시한 포토레지스트(201)를 패터닝할 때에 이용되는 위상 시프트 마스크를 예로 들어 설명한다. 즉, 소스/드레인 확산층(106)(도 2 참조)에 달하는 컨택트홀이나 확산층(106a)(도 3 참조)에 달하는 홈(131)(도 1 참조)을 형성하기 위한 패턴(201a) 등을 포토레지스트(201)에 형성할 때에 이용되는 위상 시프트 마스크를 예로 들어 설명한다.
본 실시예에서는, 도 18의 (a)에 도시한 포토레지스트(201)를 패터닝하기 위한 위상 시프트 마스크를 예로 들어 설명하지만, 본 발명의 원리는 포토레지스트(202)(도 18의 (c) 참조), 포토레지스트(204)(도 20의 (a) 참조), 포토레지스트(205)(도 20의 (b) 참조) 등, 다른 모든 포토레지스트를 패터닝하기 위한 위상 시프트 마스크에 적용할 수 있다.
도 29에 도시한 바와 같이 투명 기판(300) 상에는 위상 시프터막(302)이 형성되어 있다. 위상 시프터막(302)의 재료로는, 예를 들면 광의 투과율이 4∼30% 정도, 광의 위상을 180도 시프트시키는 재료를 이용할 수 있다. 보다 구체적으로는, 위상 시프터막(302)의 재료로서, 예를 들면 MoSi(몰리브덴 실리사이드) 등을 이용할 수 있다.
집적 회로부를 형성하기 위한 집적 회로 영역(304), 즉 메인 영역에는 위상 시프터막(302)에, 컨택트홀 패턴(307)이 형성되어 있다. 컨택트홀 패턴(307)은 상술한 바와 같이 컨택트홀을 형성하기 위한 패턴이다.
집적 회로부의 주연의 주연부를 형성하기 위한 주연 영역(306)에서는 위상 시프터막(302)에, 주벽부 패턴(308)과 부벽부 패턴(310)이 형성되어 있다. 주벽부 패턴(308)은, 상술한 바와 같이 주벽부(2)(도 1 참조)를 형성하기 위한 것이다. 부벽부 패턴(310)은, 상술한 바와 같이 부벽부(3)(도 1 참조)를 형성하기 위한 것이다.
도 30에 도시한 바와 같이 부벽부 패턴(310)은 벽부편 패턴(309a)과 벽부편 패턴(309b)으로 구성되어 있다. 외측의 벽부편 패턴(309a)은, 전체적으로 L자 형상으로 형성되어 있다. 내측의 벽부편 패턴(309b)은 복수 형성되어 있다. 또한, 내측의 벽부편 패턴(310)의 형상은 컨택트홀 패턴(307)과 근사한 형상으로 되어 있다. 복수의 벽부편 패턴(309b)은, 전체적으로 「ロ」자 형상으로 배열되어 있다. 또, 여기서는 전체적으로 「ロ」자 형상으로 배열된 복수의 벽부편 패턴(309b)을 한 겹으로 형성하였지만, 전체적으로 「ロ」자 형상으로 배열된 복수의 벽부편 패턴(309b)은 한 겹으로 형성하는 것에 한정되는 것이 아니고, 이중 이상으로 형성해도 된다. 외측의 벽부편 패턴(309a)은 주벽부 패턴(308)과 연결되어 있다. 주벽부 패턴(308)과 부벽부 패턴(310)의 벽부편 패턴(309a)이 연결되어 있는 부분에, 패턴이 T자 모양으로 되어 있다.
스크라이브 라인 영역(312)에서는, 예를 들면 Cr으로 이루어지는 차광막(314)이 형성되어 있다.
차광막(314)은 주연 영역(306)에도 형성되어 있다. 본 실시예에서, 주연 영역(306)에도 차광막(314)을 형성하고 있는 것은, 광이 위상 시프트막(302) 내를 투과하는 것을 차광막(314)으로 차단함으로써, 주연 영역(306)에서 광의 간섭이 생기는 것을 억제하기 위함이다. 이에 의해, 주연 영역(306)에서 사이드 로브가 발생하는 것을 방지할 수 있다. 도 29에 도시한 바와 같이, 차광막(314)은 부벽부 패 턴(310)의 각으로부터, 예를 들면 1∼5㎛ 정도 내측의 범위까지 덮도록 형성되어 있다.
주연 영역(306)에 형성되는 패턴의 사이즈는, 집적 회로 영역(304)에 형성되는 패턴의 사이즈보다 상대적으로 크게 되어 있다. 주연 영역(306)에 형성되는 패턴으로서는 주벽부 패턴(308)이나 부벽부 패턴(310) 외에, 컨택트홀 패턴(도시 생략) 등도 포함된다. 주연 영역에서의 패턴의 사이즈를 집적 회로 영역에서의 패턴의 사이즈보다 크게 하고 있는 것은, 이하의 이유에 따른 것이다. 즉, 위상 시프터막(304)이 차광막(314)에 의해 덮여 있지 않는 영역에서는, 높은 해상도를 얻을 수 있어, 미세한 사이즈의 개구를 형성할 수 있는 반면, 위상 시프터막(302)이 차광막(314)으로 덮여 있는 영역에서는 해상도가 낮아지므로, 미세한 사이즈의 개구를 형성하는 것이 곤란하게 되기 때문이다. 이 때문에, 주벽부(2)(도 1 참조)나 부벽부(3)(도 1 참조)의 폭은 결상면인 웨이퍼에 있어서, 예를 들면 0.2∼10㎛ 정도가 되고, 집적 회로부(1)(도 1 참조)의 컨택트홀(도시 생략)의 직경은 결상면인 웨이퍼에 있어서, 예를 들면 0.1∼0.3㎛ 정도가 된다. 단, 상기한 사이즈는 결상면인 웨이퍼에 있어서의 사이즈로서, 축소율이 5분의 1인 경우에는 위상 시프트 마스크 상에서는 5배의 사이즈가 되고, 축소율이 4분의 1인 경우에는 위상 시프트 마스크 상에서는 4배의 사이즈가 된다.
이렇게 해서 본 실시예에 따른 하프톤형의 위상 시프트 마스크가 구성되어 있다.
본 실시예에 따른 위상 시프트 마스크는, 상술한 바와 같이 주연 영역(306) 에도 차광막(314)이 형성되어 있는 것에 주된 특징이 있다.
도 36에 도시하는 위상 시프트 마스크를 이용한 경우에는, 주벽부나 부벽부의 근방에서 위상 시프터막(302)을 투과한 광이 상호 간섭하고, 이에 의해 주벽부나 부벽부의 근방에서 사이드 로브가 발생하고 있었다.
이에 대하여, 본 실시예에서는 주연 영역(306)에서도 차광막(314)이 형성되어 있기 때문에, 주연 영역(306)에서 위상 시프터막(302) 내를 광이 투과하는 것을 차광막(314)에 의해 차단할 수 있다. 이 때문에, 본 실시예에 따르면, 주벽부(2)나 부벽부(3)의 근방에서 광이 상호 간섭하는 것을 억제할 수 있어, 사이드 로브가 발생하는 것을 방지할 수 있다.
또한, 주연 영역(306)에 형성되어 있는 차광막(314)은, 스크라이브 라인 영역(312)에 형성되어 있는 차광막(314)과 동일한 막이므로, 제조 프로세스의 증가를 초래하지 않고 위상 시프트 마스크를 제조할 수 있다.
〈제15 실시예〉
도 31 및 도 32를 이용하여, 본 발명의 제15 실시예에 따른 위상 시프트 마스크를 설명한다. 도 31은 본 실시예에 따른 위상 시프트 마스크를 도시하는 평면도 및 단면도이다. 도 31의 (a)는 평면도이고, 도 31의 (b)는 도 31의 (a)의 A-A'선 단면도이고, 도 31의 (c)는 도 31의 (a)의 B-B'선 단면도이다. 도 32는 본 실시예에 따른 위상 시프트 마스크를 도시하는 확대도이다. 도 32에서는, 도 31에서 동그라미 표시로 둘러싸인 부분이 확대하여 나타내고 있다. 도 32의 (a)는 평면도이고, 도 32의 (b)는 도 32의 (a)의 A-A'선 단면도이다. 도 31에서는 일부의 벽부 편 패턴(309b)(도 32 참조)이 생략되어 있지만, 도 32에서는 도 31에서 생략되어 있었던 벽부편 패턴(309b)도 도시되어 있다. 또한, 도 31에서는 일부의 컨택트홀 패턴(316)(도 32 참조)이 생략되어 있지만, 도 32에서는 도 31에서 생략되어 있었던 컨택트홀 패턴(316)도 도시되어 있다. 도 1 내지 도 30에 도시한 제1 내지 제14 실시예에 따른 반도체 장치 및 그 제조 방법과 위상 시프트 마스크와 동일한 구성 요소에는, 동일한 부호를 병기하고 설명을 생략하거나 간결하게 한다.
본 실시예에 따른 위상 시프트 마스크는 주벽부 패턴(308) 및 부벽부 패턴(310)의 근방에서만, 차광막(314)이 선택적으로 형성되어 있는 것에 주된 특징이 있다.
도 31에 도시한 바와 같이 주연 영역(306)에서는, 주벽부 패턴(308) 및 부벽부 패턴(310)의 근방에서만, 차광막(314)이 선택적으로 형성되어 있다. 차광막(314)은 주벽부 패턴(308)이나 부벽부 패턴(310)의 에지로부터, 예를 들면 1∼5㎛ 정도 내측의 범위까지 덮도록 형성되어 있다.
또, 차광막(314)을 형성하는 범위는, 주벽부 패턴(308)이나 부벽부 패턴(310)의 에지로부터 1∼5㎛의 범위에 한정되는 것이 아니다. 차광막(314)을 형성하는 범위는 사이드 로브의 발생을 방지할 수 있을 정도로 적절하게 설정하면 된다.
주연 영역(306) 중, 주벽부 패턴(308) 및 부벽부 패턴(310)의 근방을 제외한 영역에는, 차광막(314)은 형성되어 있지 않다.
도 32에 도시한 바와 같이 주연 영역(306) 중 차광막(314)이 형성되어 있지 않는 영역에는, 컨택트홀 패턴(316)이 형성되어 있다. 컨택트홀 패턴(316)은, 예를 들면 MOS 트랜지스터의 소스/드레인 확산층에 달하는 컨택트홀(도시 생략)을 형성하기 위한 것이다.
스크라이브 라인 영역(312)에는, 상기와 마찬가지로 차광막(314)이 형성되어 있다.
본 실시예에 따른 위상 시프트 마스크는, 상술한 바와 같이 주벽부 패턴(308)이나 부벽부 패턴(310)의 근방에서만, 위상 시프터막(302) 상에 차광막(314)이 형성되어 있는 것에 주된 특징이 있다.
제14 실시예에 따른 위상 시프트 마스크에서는, 주연 영역(306)의 전체에 차광막(314)이 형성되어 있었다. 차광막(314)이 형성되어 있는 영역에서는 해상도가 낮아지는 경향이 있기 때문에, 제14 실시예에 따른 위상 시프트 마스크를 이용한 경우에는, 주연부 내에 미세한 컨택트홀을 형성할 수 없었다. 이 때문에, 제14 실시예에 따른 위상 시프트 마스크를 이용한 경우에는, 주연부에 미세한 MOS 트랜지스터를 형성할 수 없었다.
이에 대하여, 본 실시예에서는 주연 영역(306)에서 주벽부 패턴(308)이나 부벽부 패턴(310)의 근방에서만, 차광막(314)이 선택적으로 형성되어 있다. 이 때문에, 본 실시예에 따르면, 주연 영역(306) 중 차광막(314)이 형성되어 있지 않는 영역에서는 높은 해상도를 얻을 수 있다. 따라서, 본 실시예에 따르면, 주연부에도 미세한 컨택트홀을 형성할 수 있다. 이 때문에, 본 실시예에 의하면, 주연부에도 미세한 MOS 트랜지스터 등의 소자를 형성할 수 있다. 본 실시예에 따르면, 미세한 MOS 트랜지스터 등의 소자를 형성할 수 있는 영역을 넓게 확보할 수 있어, 칩 사이즈의 축소에 기여할 수 있다.
〈제16 실시예〉
도 33을 이용하여, 본 발명의 제16 실시예에 따른 위상 시프트 마스크를 설명한다. 도 33은 본 실시예에 따른 위상 시프트 마스크를 도시하는 평면도 및 단면도이다. 도 1 내지 도 32에 도시한 제1 내지 제15 실시예에 따른 반도체 장치 및 그 제조 방법과 위상 시프트 마스크와 동일한 구성 요소에는, 동일한 부호를 병기하여 설명을 생략하거나 간결하게 한다.
본 실시예에 따른 위상 시프트 마스크는, 주연 영역(306)에 차광막(314)이 형성되어 있지 않는 것, 주벽부 패턴(308)이나 부벽부 패턴(310a)의 각부가 직각으로 되어 있지 않고 둔각으로 되어 있는 것, 또한 주벽부 패턴(308)과 부벽부 패턴(310a)이 상호 분리하도록 형성되어 있는 것에 주된 특징이 있다.
도 33에 도시한 바와 같이 본 실시예에서는 차광막(314)은 주연 영역(306)에는 형성되어 있지 않다.
주벽부 패턴(308a)의 각부는 직각으로 되어 있지 않고, 둔각으로 되어 있다. 구체적으로는, 주벽부 패턴(308a)의 각부의 각도는 135도로 되어 있다.
부벽부 패턴(310a)은 벽부편 패턴(309c)과 벽부편 패턴(309b)으로 구성되어 있다. 벽부편 패턴(309c)의 각부는 직각으로 되어 있지 않고, 둔각으로 되어 있다. 구체적으로는, 벽부편 패턴(309c)의 각부의 각도는 135도로 되어 있다.
본 실시예에서, 주벽부 패턴(308a)이나 부벽부 패턴(310a)의 각부를 직각으 로 하지 않고 둔각으로 하고 있는 것은, 패턴이 L자형이 되어 있는 부분을 없앰으로써 사이드 로브의 발생을 방지하기 위함이다.
또, 여기서는 주벽부 패턴(308a)이나 부벽부 패턴(310a)의 각부의 각도를 135도로 하였지만, 각부의 각도는 135도로 한정되는 것이 아니다. 각부의 각도를 둔각으로 하면, 사이드 로브의 발생을 어느 정도 억제할 수 있다. 구체적으로는, 각부의 각도를 100도 이상으로 하면, 사이드 로브의 발생을 효과적으로 억제할 수 있다. 또한, 각부의 각도를 110도 이상으로 하면, 사이드 로브의 발생을 보다 효과적으로 억제할 수 있다. 또한, 각부의 각도를 120도 이상으로 하면, 사이드 로브의 발생을 보다 효과적으로 억제할 수 있다.
주벽부 패턴(308a)과 부벽부 패턴(310a)은 상호 이격하여 형성되어 있다.
또한, 본 실시예에서, 주벽부 패턴(308a)과 부벽부 패턴(310a)을 상호 이격하도록 형성하고 있는 것은, 패턴이 T자 모양이 되어 있는 부분을 없앰으로써, 사이드 로브의 발생을 방지하기 위함이다.
이와 같이 본 실시예에 따르면, 주벽부 패턴(308)이나 부벽부 패턴(310)의 각부가 직각으로 되어 있지 않고 둔각으로 되어 있으며, 또한 주벽부 패턴(308)이나 부벽부 패턴(310)이 상호 분리하도록 형성되어 있기 때문에, 주벽부 패턴(308)이나 부벽부 패턴(310)의 근방에 차광막(314)을 형성하지 않는 경우라도, 주벽부(2)나 부벽부(3)의 근방에 사이드 로브가 발생하는 것을 방지할 수 있다.
〈제17 실시예〉
도 34를 이용하여, 본 발명의 제17 실시예에 따른 위상 시프트 마스크를 설 명한다. 도 34는 본 실시예에 따른 위상 시프트 마스크를 도시하는 평면도 및 단면도이다. 도 34의 (a)는 평면도이고, 도 34의 (b)는 도 34의 (a)의 A-A'선 단면도이다. 도 1 내지 도 33에 도시한 제1 내지 제16 실시예에 따른 반도체 장치 및 그 제조 방법과 위상 시프트 마스크와 동일한 구성 요소에는, 동일한 부호를 병기하여 설명을 생략하거나 간결하게 한다.
본 실시예에 따른 위상 시프트 마스크는, 상호 분리된 복수의 벽부편 패턴(309b, 309d, 309e)에 의해 부벽부 패턴(310b)이 구성되어 있는 것에 주된 특징이 있다.
도 34에 도시한 바와 같이 부벽부 패턴(310b)은, 상호 분리된 복수의 벽부편 패턴(309b, 309d, 309e)으로 구성되어 있다. 벽부편 패턴(309d, 309e)은, 각각 선 형상으로 형성되어 있다.
본 실시예에서 부벽부 패턴(310b)을 이와 같이 형성하고 있는 것은 부패턴(310b)의 각부에서 사이드 로브가 발생하는 것을 보다 효과적으로 방지하기 위함이다.
이와 같이 본 실시예에 따르면, 부벽부 패턴(310b)이 상호 분리된 복수의 벽부편 패턴(309b, 309d, 309e)으로 구성되어 있으므로, 각부가 없는 부벽부 패턴(310b)을 형성할 수 있다. 따라서, 본 실시예에 따르면, 사이드 로브의 발생을 보다 효과적으로 방지할 수 있다.
〈제18 실시예〉
도 35을 이용하여, 본 발명의 제18 실시예에 따른 위상 시프트 마스크를 설 명한다. 도 35는 본 실시예에 따른 위상 시프트 마스크를 도시하는 평면도 및 단면도이다. 도 35의 (a)는 평면도이고, 도 35의 (b)는 A-A'선 단면도이다. 도 1 내지 도 34에 도시한 제1 내지 제17 실시예에 따른 반도체 장치 및 그 제조 방법과 위상 시프트 마스크와 동일한 구성 요소에는, 동일한 부호를 병기하여 설명을 생략하거나 간결하게 한다.
본 실시예에 따른 위상 시프트 마스크는, 내측의 벽부편 패턴(309b)뿐만 아니라, 외측의 벽부편 패턴(309f)도, 점 형상으로 형성되어 있는 것에 주된 특징이 있다.
도 35에 도시한 바와 같이 부벽부 패턴(310c)은 점 형상의 벽부편 패턴(309f)과 점 형상의 벽부편 패턴(309b)으로 구성되어 있다. 벽부편 패턴(309f)은, 복수 형성되어 있다. 벽부편 패턴(309f)은, 전체적으로 L자 형상으로 배열되어 있다. 벽부편 패턴(309b)은, 상기와 마찬가지로 전체적으로 「ロ」자형으로 형성되어 있다. 벽부편 패턴(309f)은 벽부편 패턴(309b)과 마찬가지로, 컨택트홀 패턴(316)과 근사한 형상으로 되어 있다.
본 실시예에 의해서도, 패턴이 L자형이나 T자 모양이 되어 있는 부분을 없앨 수 있기 때문에, 사이드 로브의 발생을 방지할 수 있다.
〈변형 실시예〉
본 발명은 상기 실시예에 한하지 않고 다양한 변형이 가능하다.
예를 들면, 저항값 측정부를 구성하는 빗살 모양 전극의 위치 및 패턴은 특별히 한정되는 것이 아니고, 예를 들면 주벽부와의 사이에 부벽부를 끼우는 위치 에, 주벽부에 의해 부벽부를 둘러싸도록 하여 배치된다. 또한, 본 발명에서는 반드시 저항값 측정부가 형성되어 있지 않아도 된다. 또한, 부벽부를 저항값 측정부로 기능시킬 수도 있다. 이 경우, 예를 들면 한 쌍의 전극을 구성하도록 부벽부를 형성하고, 이들 한 쌍의 전극의 각각에 외부로부터 신호를 공급하기 위한 패드를 형성하면 된다. 단, 패드에 전기적으로 접속된 부벽부 내의 금속막은 기판 및 주벽부로부터 전기적으로 절연시킬 필요가 있다.
또한, 본 발명에 따른 반도체 장치의 평면 형상은 특별히 한정되는 것이 아니지만, 제조상, 예를 들면 사각형 등의 다각형인 것이 바람직하다. 이 경우, 부벽부는 다각형의 정점과 집적 회로부 사이에 배치되어 있는 것이 바람직하다. 이것은 다각형의 정점에 응력이 집중하기 쉽기 때문이다.
또한, 본 발명에서는 주벽부 및 부벽부의 적층 구조에 대하여, 폭이 넓은 홈끼리, 폭이 좁은 홈끼리가 평면에서 보아 일치하고 있을 필요는 없고, 예를 들면 도 27에 도시한 바와 같이 평면에서 보아 폭이 좁은 홈이 교대로 일치하도록 구성되어 있어도 된다.
또한, 상술한 제1 내지 제13 실시예를 적절하게 조합해도 된다.
또한, 상술한 제1 내지 제13 실시예에 대하여, 도 28에 도시한 바와 같이 부벽부(3n) 내의 홈(131)의 일부가, 집적 회로부(1) 내의 컨택트홀과 마찬가지의 컨택트홀(139)로 치환되어 있어도 된다. 도 28은 도 16에 도시한 제12 실시예에 이 치환을 적용한 경우의 구조를 도시하는 레이아웃도이다.
또한, 유기 절연막의 일부가 Cu층으로 치환되어 있어도 된다.
또한, 상기 실시예에서는 주벽부 패턴과 부벽부 패턴의 어느 근방에도 차광막을 형성하였지만, 반드시 주벽부 패턴과 부벽부 패턴의 양방의 근방에 차광막을 형성하지 않아도 된다. 예를 들면, 주벽부 패턴의 근방에 대해서만 차광막을 형성해도 된다.
또한, 상기 실시예에서는 주벽부 패턴이나 부벽부 패턴의 근방의 전체에 차광막을 형성하였지만, 주벽부 패턴이나 부벽부 패턴의 근방 중 일부에만 차광막을 형성하도록 해도 된다. 즉, 사이드 로브가 발생하기 쉬운 부분에만 선택적으로 차광막을 형성하도록 해도 된다. 예를 들면, 패턴이 T자 모양이 되어 있는 부분이나 패턴이 L자 모양이 되어 있는 부분의 근방에서만 차광막을 선택적으로 형성하도록 해도 된다.
또한, 상기 실시예에서는 주벽부나 부벽부의 근방에 발생하는 사이드 로브를 방지하는 경우를 예로 들어 설명하였지만, 주벽부나 부벽부의 근방뿐만 아니라, 본 발명은 모든 부분에 발생하는 사이드 로브를 방지하는 경우에 적용할 수 있다. 예를 들면, 퓨즈 패턴의 근방에서 사이드 로브가 발생하는 것을 방지하는 경우에도 적용할 수 있다.
또한, 상기 실시예에서는 벽부편 패턴(309b)을 점 형상으로 형성하였지만, 벽부편 패턴(309b)의 형상은 점 형상으로 한정되는 것이 아니고, 예를 들면 선 형상으로 형성해도 된다.
이하, 본 발명의 여러가지 형태를 부기로서 정리하여 기재한다.
(부기 1) 집적 회로가 형성된 집적 회로부와,
상기 집적 회로부를 둘러싸는 금속막을 포함하는 주벽부와,
상기 집적 회로부와 상기 주벽부 사이에 선택적으로 형성된 금속막을 포함하는 부벽부를 포함하고,
상기 집적 회로부, 상기 주벽부 및 상기 부벽부는, 반도체 기판과, 상기 반도체 기판 상에 형성되고, 선택적으로 개구부가 형성된 1 또는 2 이상의 층간 절연막을 공유하고,
상기 집적 회로를 구성하는 배선의 일부와 상기 주벽부 및 상기 부벽부에 각각 포함된 상기 금속막의 일부가 실질적으로 동일한 층에 형성되어 있는 것을 특징으로 하는 반도체 장치.
(부기 2) 부기 1에 기재된 반도체 장치에 있어서,
상기 배선과 상기 주벽부 및 상기 부벽부에 각각 포함된 상기 금속막은 상기 각 층간 절연막 상 및 상기 개구부 내에 형성되어 있는 것을 특징으로 하는 반도체 장치.
(부기 3) 부기 2에 기재된 반도체 장치에 있어서,
상기 주벽부 및 상기 부벽부에 각각 포함된 상기 금속막은, 그 하나 아래의 금속막 또는 상기 반도체 기판에 결합되어 있는 것을 특징으로 하는 반도체 장치.
(부기 4) 부기 1 내지 3 중 어느 하나의 항에 기재된 반도체 장치에 있어서,
상기 반도체 기판의 상기 주벽부 및 상기 부벽부 내의 상기 금속막이 접촉하는 영역에 형성된 확산층을 갖는 것을 특징으로 하는 반도체 장치.
(부기 5) 부기 1 내지 4 중 어느 하나에 기재된 반도체 장치에 있어서,
평면 형상이 실질적으로 다각형이고, 상기 부벽부가 다각형의 정점과 상기 집적 회로부 사이에 배치되어 있는 것을 특징으로 하는 반도체 장치.
(부기 6) 부기 1 내지 5 중 어느 하나에 기재된 반도체 장치에 있어서,
상기 부벽부와 상기 집적 회로부 사이의 영역에 배치된 한 쌍의 전극과, 상기 한 쌍의 전극의 각각에 외부로부터 신호를 공급하기 위한 패드를 구비한 저항값 측정부를 갖는 것을 특징으로 하는 반도체 장치.
(부기 7) 부기 1 내지 6 중 어느 하나에 기재된 반도체 장치에 있어서,
상기 부벽부를 구성하는 상기 층간 절연막 및 상기 금속막의 적층 순서는, 상기 주벽부를 구성하는 상기 층간 절연막 및 상기 배선의 적층 순서와 일치하고 있는 것을 특징으로 하는 반도체 장치.
(부기 8) 부기 6 또는 7에 기재된 반도체 장치에 있어서,
상기 저항값 측정부는 적층 순서가 상기 주벽부를 구성하는 상기 층간 절연막 및 상기 금속막의 적층 순서와 일치하는 층간 절연막 및 금속막을 갖는 것을 특징으로 하는 반도체 장치.
(부기 9) 부기 1, 2, 4, 5 또는 7에 기재된 반도체 장치에 있어서,
상기 부벽부가 한 쌍의 전극을 구성하고, 상기 한 쌍의 전극의 각각에 외부로부터 신호를 공급하기 위한 패드를 갖는 것을 특징으로 하는 반도체 장치.
(부기 10) 부기 1 내지 9 중 어느 하나에 기재된 반도체 장치에 있어서,
상기 부벽부를 구성하는 상기 금속막의 폭은 상기 반도체 기판측이 좁아지도록 하여 2단계로 변화하고, 그 상기 반도체 기판의 부위가 상기 개구부 내에 존재 하는 것을 특징으로 하는 반도체 장치.
(부기 11) 부기 1 내지 10 중 어느 하나에 기재된 반도체 장치에 있어서,
상기 주벽부 및 상기 부벽부 내의 상기 층간 절연막에 각각 형성된 각 개구부의 위치는 평면에서 보아 일치하는 것을 특징으로 하는 반도체 장치.
(부기 12) 부기 1 내지 11 중 어느 하나에 기재된 반도체 장치에 있어서,
상기 부벽부의 일부가 상기 주벽부에 연결되어 있는 것을 특징으로 하는 반도체 장치.
(부기 13) 부기 1 내지 12 중 어느 하나에 기재된 반도체 장치에 있어서,
상기 부벽부는 평면에서 보아 상기 주벽부와의 간격이 실질적으로 일정한 제1 벽부편을 갖는 것을 특징으로 하는 반도체 장치.
(부기 14) 부기 13에 기재된 반도체 장치에 있어서,
상기 제1 벽부편이 상기 주벽부에 연결되어 있는 것을 특징으로 하는 반도체 장치.
(부기 15) 부기 13에 기재된 반도체 장치에 있어서,
복수의 상기 제1 벽부편이 상기 주벽부로부터 등간격으로 배치되어 있는 것을 특징으로 하는 반도체 장치.
(부기 16) 부기 13 내지 15 중 어느 하나에 기재된 반도체 장치에 있어서,
상기 부벽부는 상기 제1 벽부편과 상기 집적 회로부 사이에 형성되며 상기 제1 벽부편과의 간격이 실질적으로 일정한 제2 벽부편을 갖는 것을 특징으로 하는 반도체 장치.
(부기 17) 부기 16에 기재된 반도체 장치에 있어서,
상기 제2 벽부편의 길이가 상기 제1 벽부편의 길이보다 짧은 것을 특징으로 하는 반도체 장치.
(부기 18) 부기 16 또는 17에 기재된 반도체 장치에 있어서,
상기한 제1 벽부편 및 상기 제2 벽부편이 상호 연결되어 있는
것을 특징으로 하는 반도체 장치.
(부기 19) 부기 16 내지 18 중 어느 하나에 기재된 반도체 장치에 있어서,
상기 주벽부의 2개소에 연결되며 상기 주벽부와에 의해 상기 제1 벽부편 및 상기 제2 벽부편을 둘러싸는 제3 벽부편을 갖는 것을 특징으로 하는 반도체 장치.
(부기 20) 부기 1 내지 19 중 어느 하나에 기재된 반도체 장치에 있어서,
상기 부벽부는 상기 집적 회로부와 상기 주벽부 사이의 임의의 영역을 둘러싸는 제4 벽부편을 갖는 것을 특징으로 하는 반도체 장치.
(부기 21) 부기 20에 기재된 반도체 장치에 있어서,
상기 부벽부는 상기 제4 벽부편을 둘러싸는 제5 벽부편을 갖는 것을 특징으로 하는 반도체 장치.
(부기 22) 부기 21에 기재된 반도체 장치에 있어서,
상기 제4 벽부편 및 상기 제5 벽부편이 상호 연결되어 있는 것을 특징으로 하는 반도체 장치.
(부기 23) 부기 1 내지 22 중 어느 하나에 기재된 반도체 장치에 있어서,
상기 부벽부는 상기 주벽부의 2개소에 연결되며 상기 주벽부와에 의해 상기 주벽부와 상기 집적 회로부 사이의 임의의 영역을 둘러싸는 제6 벽부편을 갖는 것을 특징으로 하는 반도체 장치.
(부기 24) 부기 23에 기재된 반도체 장치에 있어서,
상기 제4 벽부편이 상기 주벽부 및 상기 제6 벽부편에 의해 둘러싸여 있는 것을 특징으로 하는 반도체 장치.
(부기 25) 부기 23에 기재된 반도체 장치에 있어서,
상기 제5 벽부편이 상기 주벽부 및 상기 제6 벽부편에 의해 둘러싸여 있는 것을 특징으로 하는 반도체 장치.
(부기 26) 집적 회로가 형성된 집적 회로부 및 상기 집적 회로부를 둘러싸는 금속막을 포함하는 주벽부를 갖는 반도체 장치의 제조 방법에 있어서,
상기 집적 회로부 및 상기 주벽부의 형성과 병행하여, 상기 집적 회로부와 상기 주벽부 사이에 금속막을 포함하는 부벽부를 선택적으로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 27) 부기 26에 기재된 반도체 장치의 제조 방법에 있어서,
상기 집적 회로를 구성하는 배선의 일부와 상기 주벽부 및 상기 부벽부에 각각 포함되는 상기 금속막의 일부를 반도체 기판 상에 동시에 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 28) 부기 27에 기재된 반도체 장치의 제조 방법에 있어서,
상기 반도체 기판 상에 층간 절연막을 전면에 걸쳐 형성하는 공정과,
상기 층간 절연막의 상기 집적 회로부, 상기 주벽부 및 상기 부벽부가 되는 영역 내에 적어도 1개씩 개구부를 형성하는 공정을 포함하고,
상기 각 층간 절연막 상 및 상기 개구부 내에 상기 배선 및 상기 금속막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 29) 부기 26 내지 28 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 반도체 장치의 평면 형상이 실질적으로 다각형이고, 상기 부벽부를 다각형의 정점과 상기 집적 회로부 사이에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 30) 부기 26 내지 29 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 부벽부와 상기 집적 회로부 사이의 영역에 배치된 한 쌍의 전극과, 상기 한 쌍의 전극의 각각에 외부로부터 신호를 공급하기 위한 패드를 구비한 저항값 측정부를 상기 집적 회로부, 상기 주벽부 및 상기 부벽부와 병행하여 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 31) 부기 26 내지 30 중 어느 하나의 항에 기재된 반도체 장치의 제조 방법에 있어서,
상기 부벽부의 일부를 상기 주벽부에 연결시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 32) 투명 기판 상에 형성된 위상 시프터막과, 상기 투명 기판 상의 스크라이브 라인 영역에 형성된 차광막을 갖는 위상 시프트 마스크에 있어서,
상기 스크라이브 라인 영역에 둘러싸인 영역은 집적 회로부를 형성하기 위한 집적 회로 영역과, 상기 집적 회로부의 주연의 주연부를 형성하기 위한 주연 영역으로 이루어지고,
상기 주연 영역과 상기 집적 회로 영역 중 적어도 일부에, 상기 차광막이 더 형성되어 있는 것을 특징으로 하는 위상 시프트 마스크.
(부기 33) 부기 32에 기재된 위상 시프트 마스크에 있어서,
상기 주연 영역에는 상기 집적 회로부를 둘러싸는 주벽부를 형성하기 위한 주벽부 패턴이 형성되어 있는 것을 특징으로 하는 위상 시프트 마스크.
(부기 34) 부기 33에 기재된 위상 시프트 마스크에 있어서,
상기 주벽부 패턴의 근방에서만, 상기 차광막이 형성되어 있는 것을 특징으로 하는 위상 시프트 마스크.
(부기 35) 부기 32에 기재된 위상 시프트 마스크에 있어서,
상기 주연 영역에, 상기 집적 회로부와 상기 주벽부 사이에 형성되는 부벽부를 형성하기 위한 부벽부 패턴이 형성되어 있는 것을 특징으로 하는 위상 시프트 마스크.
(부기 36) 부기 35에 기재된 위상 시프트 마스크에 있어서,
상기 주벽부 패턴 및 상기 부벽부 패턴의 근방에서만, 상기 차광막이 형성되어 있는 것을 특징으로 하는 위상 시프트 마스크.
(부기 37) 부기 32 내지 36 중 어느 하나에 기재된 위상 시프트 마스크에 있어서,
상기 차광막이 형성되어 있지 않는 영역에서의 상기 위상 시프터막에, 컨택트홀을 형성하기 위한 컨택트홀 패턴이 더 형성되어 있는 것을 특징으로 하는 위상 시프트 마스크.
(부기 38) 부기 37에 기재된 위상 시프트 마스크에 있어서,
상기 컨택트홀 패턴은 트랜지스터의 소스/드레인 영역에 달하는 컨택트홀을 형성하기 위한 패턴인 것을 특징으로 하는 위상 시프트 마스크.
(부기 39) 부기 32 내지 38 중 어느 하나에 기재된 기재된 위상 시프트 마스크에 있어서,
상기 차광막이 형성되어 있는 영역에서의 상기 위상 시프터막에 형성되어 있는 패턴의 사이즈는, 상기 차광막이 형성되어 있지 않는 영역에서의 상기 위상 시프터막에 형성되어 있는 패턴의 사이즈보다 큰 것을 특징으로 하는 위상 시프트 마스크.
(부기 40) 집적 회로부를 형성하기 위한 집적 회로부 패턴과, 상기 집적 회로부를 둘러싸도록 형성되는 주벽부를 형성하기 위한 주벽부 패턴이 형성된 위상 시프터막을 갖고, 상기 주벽부 패턴의 각부의 각도는 100도 이상인 것을 특징으로 하는 위상 시프트 마스크.
(부기 41) 집적 회로부를 형성하기 위한 집적 회로부 패턴과, 상기 집적 회로 패턴을 둘러싸도록 형성되는 주벽부를 형성하기 위한 주벽부 패턴과, 상기 집적 회로부와 상기 주벽부 사이에 형성되는 부벽부를 형성하기 위한 부벽부 패턴이 형성된 위상 시프터막을 갖고, 상기 부벽부 패턴의 각부(角部)의 각도는 100도 이상 인 것을 특징으로 하는 위상 시프트 마스크.
(부기 42) 부기 41에 기재된 위상 시프트 마스크에 있어서,
상기 주벽부 패턴 및 상기 부벽부 패턴이 분리되어 있는 것을 특징으로 하는 위상 시프트 마스크.
(부기 43) 집적 회로부를 형성하기 위한 집적 회로부 패턴과, 상기 집적 회로부를 둘러싸도록 형성되는 주벽부를 형성하기 위한 주벽부 패턴과, 상기 집적 회로부와 상기 주벽부 사이에 형성되는 부벽부를 형성하기 위한 부벽부 패턴이 형성된 위상 시프터막을 갖고,
상기 부벽부 패턴은 복수의 선 형상의 벽부편 패턴으로 이루어지는 것을 특징으로 하는 위상 시프트 마스크.
(부기 44) 집적 회로부를 형성하기 위한 집적 회로부 패턴과, 상기 집적 회로부를 둘러싸도록 형성되는 주벽부를 형성하기 위한 주벽부 패턴과, 상기 집적 회로부와 상기 주벽부 사이에 형성되는 부벽부를 형성하기 위한 부벽부 패턴이 형성된 위상 시프터막을 갖고,
상기 부벽부 패턴은 복수의 점 형상의 벽부편 패턴으로 이루어지는 것을 특징으로 하는 위상 시프트 마스크.
도 1은 본 발명의 제1 실시예에 따른 반도체 장치의 구조를 도시하는 레이아 웃도.
도 2는 제1 실시예에서의 집적 회로부의 구조를 도시하는 단면도.
도 3은 도 1의 A-A선을 따라 취한 단면을 도시하는 단면도.
도 4는 제1 실시예에서의 저항값 측정부의 구조를 도시하는 레이아웃도.
도 5는 도 4의 B-B선을 따라 취한 단면도.
도 6은 본 발명의 제2 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도.
도 7은 본 발명의 제3 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도.
도 8은 본 발명의 제4 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도.
도 9는 본 발명의 제5 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도.
도 10은 본 발명의 제6 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도.
도 11은 본 발명의 제7 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도.
도 12는 본 발명의 제8 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도.
도 13은 본 발명의 제9 실시예에 따른 반도체 장치에서의 벽부의 구조를 도 시하는 레이아웃도.
도 14는 본 발명의 제10 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도.
도 15는 본 발명의 제11 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도.
도 16은 본 발명의 제12 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도.
도 17은 본 발명의 제13 실시예에 따른 반도체 장치에서의 벽부의 구조를 도시하는 레이아웃도.
도 18은 본 발명의 제1 실시예에 따른 반도체 장치를 제조하는 방법을 공정 순으로 도시하는 개략 단면도(그 1).
도 19는 본 발명의 제1 실시예에 따른 반도체 장치를 제조하는 방법을 공정 순으로 도시하는 개략 단면도(그 2).
도 20은 본 발명의 제1 실시예에 따른 반도체 장치를 제조하는 방법을 공정 순으로 도시하는 개략 단면도(그 3).
도 21은 본 발명의 제1 실시예에 따른 반도체 장치를 제조하는 방법을 공정 순으로 도시하는 개략 단면도(그 4).
도 22는 본 발명의 제1 실시예에 따른 반도체 장치를 제조하는 방법을 공정 순으로 도시하는 개략 단면도(그 5).
도 23은 본 발명의 제1 실시예에 따른 반도체 장치를 제조하는 방법을 공정 순으로 도시하는 개략 단면도(그 6).
도 24는 본 발명의 제1 실시예에 따른 반도체 장치를 제조하는 방법을 공정 순으로 도시하는 개략 단면도(그 7).
도 25는 패드가 형성된 후의 웨이퍼를 도시하는 평면도.
도 26은 도 25의 파선으로 나타내는 영역을 확대하여 도시하는 레이아웃도.
도 27은 주벽부(2) 및 부벽부(3)의 구조의 일례를 도시하는 단면도.
도 28은 도 16에 도시하는 제12 실시예에 이 치환을 적용한 경우의 구조를 도시하는 레이아웃도.
도 29는 본 발명의 제14 실시예에 따른 위상 시프트 마스크를 도시하는 평면도 및 단면도.
도 30은 본 발명의 제14 실시예에 따른 위상 시프트 마스크를 도시하는 확대도.
도 31은 본 발명의 제15 실시예에 따른 위상 시프트 마스크를 도시하는 평면도 및 단면도.
도 32는 본 발명의 제15 실시예에 따른 위상 시프트 마스크를 도시하는 확대도.
도 33은 본 발명의 제16 실시예에 따른 위상 시프트 마스크를 도시하는 평면도 및 단면도.
도 34는 본 발명의 제17 실시예에 따른 위상 시프트 마스크를 도시하는 평면도 및 단면도.
도 35는 본 발명의 제18 실시예에 따른 위상 시프트 마스크를 도시하는 평면도 및 단면도.
도 36은 위상 시프트 마스크를 도시하는 평면도 및 단면도.
도 37은 사이드 로브를 나타내는 도면(그 1).
도 38은 사이드 로브를 나타내는 도면(그 2).
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 집적 회로부
2 : 주벽부
3, 3a, 3b, 3c, 3d, 3e, 3f, 3g, 3h, 3i, 3j, 3k, 3m : 부벽부
3d1, 3d2, 3e1, 3e2, 3e3, 3f1, 3f2, 3g1, 3k1 : 벽부편
4 : 저항값 측정부
5a, 5b : 빗살 모양 전극
6a, 6b : 내습성 확보 체크용 모니터 패드
7 : 평가용 패드
8 : 유효 칩 영역
9 : 절단선
101 : 반도체 기판
102 : 소자 분리 절연막
103 : 게이트 절연막
104 : 게이트 전극
105 : 측벽 절연막
106 : 소스·드레인 확산층
106a : 확산층
107, 115, 122, 128 : 실리콘 질화막
108, 112, 116, 118, 123, 127 : 실리콘 산화막
109 : TiN막
110 : W막
111, 117 : 유기 절연막
113, 119 : Ta막
114, 120 : 배선
114a, 120a, 203 : 금속막
121 : 기본 구조체
124, 126 : 배리어 메탈막
125 : Al 또는 Al 합금막
131, 132, 133, 134, 135, 137 : 홈
136, 138 : 컨택트홀
201, 202, 204, 205 : 포토레지스트
201a, 202a, 203a, 204a, 205a : 패턴
300, 400 : 투명 기판
302, 402 : 위상 시프터막
304, 404 : 집적 회로 영역
306, 406 : 주연 영역
307, 407 : 컨택트홀 패턴
308, 308a, 408 : 주벽부 패턴
309a∼309f, 310, 310a∼310c, 410 : 벽부편 패턴
312, 412 : 스크라이브 라인 영역
314, 414 : 차광막
316 : 컨택트홀 패턴

Claims (3)

  1. 투명 기판 상에 형성된 위상 시프터막과, 상기 투명 기판 상의 스크라이브 라인 영역에 형성된 차광막을 갖는 위상 시프트 마스크로서,
    상기 스크라이브 라인 영역에 둘러싸인 영역은, 집적 회로부를 형성하기 위한 집적 회로 영역과, 상기 집적 회로부의 주연의 주연부를 형성하기 위한 주연 영역으로 이루어지고,
    상기 주연 영역과 상기 집적 회로 영역 중 적어도 일부에, 상기 차광막이 더 형성되어 있으며,
    상기 주연 영역에는 상기 집적 회로부를 둘러싸는 주벽부(主壁部)를 형성하기 위한 주벽부 패턴이 형성되어 있는 것을 특징으로 하는 위상 시프트 마스크.
  2. 삭제
  3. 제1항에 있어서,
    상기 주연 영역에, 상기 집적 회로부와 상기 주벽부 사이에 형성되는 부벽부(副壁部)를 형성하기 위한 부벽부 패턴이 형성되어 있는 것을 특징으로 하는 위상 시프트 마스크.
KR1020080070715A 2002-03-15 2008-07-21 위상 시프트 마스크 KR100912775B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002072737 2002-03-15
JPJP-P-2002-00072737 2002-03-15
JP2002286687A JP3813562B2 (ja) 2002-03-15 2002-09-30 半導体装置及びその製造方法
JPJP-P-2002-00286687 2002-09-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030015970A Division KR100861441B1 (ko) 2002-03-15 2003-03-14 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080084894A KR20080084894A (ko) 2008-09-22
KR100912775B1 true KR100912775B1 (ko) 2009-08-18

Family

ID=28043734

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030015970A KR100861441B1 (ko) 2002-03-15 2003-03-14 반도체 장치 및 그 제조 방법
KR1020080070715A KR100912775B1 (ko) 2002-03-15 2008-07-21 위상 시프트 마스크

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020030015970A KR100861441B1 (ko) 2002-03-15 2003-03-14 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (4) US7129565B2 (ko)
EP (9) EP1351297B1 (ko)
JP (1) JP3813562B2 (ko)
KR (2) KR100861441B1 (ko)
CN (2) CN1800972B (ko)
TW (1) TW589728B (ko)

Families Citing this family (185)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP3813562B2 (ja) * 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004172169A (ja) * 2002-11-15 2004-06-17 Toshiba Corp 半導体装置
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4519411B2 (ja) * 2003-04-01 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
US20040245636A1 (en) * 2003-06-06 2004-12-09 International Business Machines Corporation Full removal of dual damascene metal level
US7348281B2 (en) * 2003-09-19 2008-03-25 Brewer Science Inc. Method of filling structures for forming via-first dual damascene interconnects
JP2005142351A (ja) * 2003-11-06 2005-06-02 Nec Electronics Corp 半導体装置およびその製造方法
US7814327B2 (en) * 2003-12-10 2010-10-12 Mcafee, Inc. Document registration
TWI227936B (en) * 2004-01-14 2005-02-11 Taiwan Semiconductor Mfg Sealed ring for IC protection
US7989956B1 (en) * 2004-09-03 2011-08-02 Advanced Micro Devices, Inc. Interconnects with improved electromigration reliability
JP4776195B2 (ja) 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
JP3956143B2 (ja) * 2004-09-10 2007-08-08 セイコーエプソン株式会社 半導体装置
JP4541847B2 (ja) * 2004-11-22 2010-09-08 Ｏｋｉセミコンダクタ株式会社 位置合わせ精度検出方法
JP2006210439A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置
JP4680624B2 (ja) * 2005-02-15 2011-05-11 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
WO2006121129A1 (ja) * 2005-05-13 2006-11-16 Nec Corporation 半導体装置及びその製造方法
US8624346B2 (en) * 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
US20070087067A1 (en) * 2005-10-18 2007-04-19 Yuan Yuan Semiconductor die having a protective periphery region and method for forming
KR100652442B1 (ko) * 2005-11-09 2006-12-01 삼성전자주식회사 반도체 칩 및 그 제조 방법
US7809973B2 (en) 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
US7923175B2 (en) * 2006-02-10 2011-04-12 Macronix International Co. Ltd. Photomask structure
JP4820683B2 (ja) 2006-04-28 2011-11-24 川崎マイクロエレクトロニクス株式会社 半導体装置と半導体装置の絶縁破壊防止方法
KR100995558B1 (ko) 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
WO2008126268A1 (ja) * 2007-03-30 2008-10-23 Fujitsu Microelectronics Limited 半導体装置
US7952167B2 (en) 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US7964934B1 (en) 2007-05-22 2011-06-21 National Semiconductor Corporation Fuse target and method of forming the fuse target in a copper process flow
US8030733B1 (en) 2007-05-22 2011-10-04 National Semiconductor Corporation Copper-compatible fuse target
US7795704B2 (en) * 2007-06-29 2010-09-14 United Microelectronics Corp. Die seal ring and wafer having the same
JP5106933B2 (ja) * 2007-07-04 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置
JP5012360B2 (ja) * 2007-09-21 2012-08-29 富士通セミコンダクター株式会社 半導体装置及びその製造方法、並びにその設計方法
US8643147B2 (en) * 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
US7928527B2 (en) * 2008-06-04 2011-04-19 International Business Machines Corporation Delamination and crack resistant image sensor structures and methods
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US7948060B2 (en) * 2008-07-01 2011-05-24 Xmos Limited Integrated circuit structure
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
KR101470530B1 (ko) * 2008-10-24 2014-12-08 삼성전자주식회사 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
US7906836B2 (en) 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
JP2011199123A (ja) * 2010-03-23 2011-10-06 Elpida Memory Inc 半導体装置およびその製造方法
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
JP5300814B2 (ja) * 2010-10-14 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
KR101853265B1 (ko) * 2011-03-15 2018-05-02 삼성디스플레이 주식회사 증착 마스크
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8519513B2 (en) * 2012-01-04 2013-08-27 Freescale Semiconductor, Inc. Semiconductor wafer plating bus
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
CN103378030B (zh) * 2012-04-18 2016-04-20 中芯国际集成电路制造(上海)有限公司 硅通孔结构
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
JP5613290B2 (ja) * 2013-05-24 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
CN105518837B (zh) * 2013-09-27 2019-04-16 英特尔公司 用于后段(beol)互连的自对准过孔及插塞图案化
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
WO2015099789A1 (en) * 2013-12-27 2015-07-02 Intel Corporation Technologies for selectively etching oxide and nitride materials and products formed using the same
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9478434B2 (en) 2014-09-24 2016-10-25 Applied Materials, Inc. Chlorine-based hardmask removal
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9455232B2 (en) * 2014-10-16 2016-09-27 Globalfoundries Inc. Semiconductor structure including a die seal leakage detection material, method for the formation thereof and method including a test of a semiconductor structure
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
KR102525345B1 (ko) 2015-09-01 2023-04-25 삼성전자주식회사 반도체 칩
KR102275812B1 (ko) 2015-09-04 2021-07-14 삼성전자주식회사 센터 패드 타입의 스택드 칩 구조에서 신호 완결성 이슈를 개선할 수 있는 온다이 터미네이션 스키마를 갖는 반도체 메모리 장치
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
TW202143432A (zh) * 2020-05-08 2021-11-16 聯華電子股份有限公司 封裝環結構
KR20220028539A (ko) * 2020-08-28 2022-03-08 에스케이하이닉스 주식회사 반도체 장치
CN113257888A (zh) 2021-03-31 2021-08-13 华为技术有限公司 一种功率半导体器件、封装结构及电子设备
TWI811821B (zh) * 2021-10-26 2023-08-11 華邦電子股份有限公司 半導體結構及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207333B1 (en) 1999-07-29 2001-03-27 International Business Machines Corporation Mask with attenuating phase-shift and opaque regions

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2505091A1 (fr) 1981-04-30 1982-11-05 Cii Honeywell Bull Dispositif de protection des circuits electroniques tels que des circuits integres a l'encontre des charges electrostatiques
JPS63232447A (ja) 1987-03-20 1988-09-28 Nec Corp 半導体装置
US5572067A (en) 1994-10-06 1996-11-05 Altera Corporation Sacrificial corner structures
US5883001A (en) * 1994-11-07 1999-03-16 Macronix International Co., Ltd. Integrated circuit passivation process and structure
JPH08279452A (ja) 1995-03-16 1996-10-22 Lg Semicon Co Ltd 位相シフトマスクの製造方法
US5650666A (en) 1995-11-22 1997-07-22 Cypress Semiconductor Corp. Method and apparatus for preventing cracks in semiconductor die
JP3429125B2 (ja) * 1995-12-21 2003-07-22 沖電気工業株式会社 位相シフトマスク及びそのマスクを用いたレジストパターンの形成方法
KR100219079B1 (ko) * 1996-06-29 1999-09-01 김영환 해프톤 위상 반전 마스크
WO1998002782A1 (en) * 1996-07-16 1998-01-22 Advanced Micro Devices, Inc. Sidelobe suppressing attenuated phase-shifting mask
US5834829A (en) * 1996-09-05 1998-11-10 International Business Machines Corporation Energy relieving crack stop
US5858580A (en) 1997-09-17 1999-01-12 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US6028347A (en) * 1996-12-10 2000-02-22 Digital Equipment Corporation Semiconductor structures and packaging methods
US6043551A (en) * 1997-09-30 2000-03-28 Intel Corporation Metal locking structures to prevent a passivation layer from delaminating
US6022791A (en) 1997-10-15 2000-02-08 International Business Machines Corporation Chip crack stop
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
GB2341272B (en) 1998-09-03 2003-08-20 Ericsson Telefon Ab L M High voltage shield
US6335128B1 (en) 1999-09-28 2002-01-01 Nicolas Bailey Cobb Method and apparatus for determining phase shifts and trim masks for an integrated circuit
JP2001168093A (ja) * 1999-12-09 2001-06-22 Sharp Corp 半導体装置
JP4257013B2 (ja) 2000-03-28 2009-04-22 エルピーダメモリ株式会社 半導体集積回路装置
US6495918B1 (en) * 2000-09-05 2002-12-17 Infineon Technologies Ag Chip crack stop design for semiconductor chips
JP4118029B2 (ja) 2001-03-09 2008-07-16 富士通株式会社 半導体集積回路装置とその製造方法
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
US6650010B2 (en) * 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips
JP3813562B2 (ja) * 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207333B1 (en) 1999-07-29 2001-03-27 International Business Machines Corporation Mask with attenuating phase-shift and opaque regions

Also Published As

Publication number Publication date
US7129565B2 (en) 2006-10-31
EP2503390B1 (en) 2020-11-18
US20060194124A1 (en) 2006-08-31
US20100240211A1 (en) 2010-09-23
KR100861441B1 (ko) 2008-10-30
EP2503390A3 (en) 2013-01-09
EP1351297A2 (en) 2003-10-08
US7498659B2 (en) 2009-03-03
US8507377B2 (en) 2013-08-13
JP3813562B2 (ja) 2006-08-23
EP3076430A8 (en) 2017-02-22
CN1445848A (zh) 2003-10-01
EP1351297B1 (en) 2019-05-15
EP3076430A1 (en) 2016-10-05
US20030173675A1 (en) 2003-09-18
US20090127666A1 (en) 2009-05-21
TW589728B (en) 2004-06-01
EP3109697A2 (en) 2016-12-28
KR20030074449A (ko) 2003-09-19
EP3109697A3 (en) 2017-01-18
EP3082162A1 (en) 2016-10-19
EP2706410B1 (en) 2016-08-03
EP3109698B1 (en) 2017-10-04
EP3076430B1 (en) 2017-08-30
KR20080084894A (ko) 2008-09-22
EP3070740A1 (en) 2016-09-21
EP2503390A2 (en) 2012-09-26
JP2003338504A (ja) 2003-11-28
EP3073526A1 (en) 2016-09-28
EP3082162B1 (en) 2017-09-13
EP2706410A1 (en) 2014-03-12
EP3109697B1 (en) 2017-10-04
CN1800972A (zh) 2006-07-12
EP3109698A2 (en) 2016-12-28
TW200304211A (en) 2003-09-16
EP3109698A3 (en) 2017-01-18
CN1800972B (zh) 2011-03-30
US7755169B2 (en) 2010-07-13
CN1329982C (zh) 2007-08-01
EP1351297A3 (en) 2006-08-30

Similar Documents

Publication Publication Date Title
KR100912775B1 (ko) 위상 시프트 마스크
JP5061520B2 (ja) 半導体装置及び半導体ウェーハ
US20140273453A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5326282B2 (ja) 半導体装置とその製造方法、及び露光用マスク
JP5414669B2 (ja) マイクロ電子デバイス構造体およびその形成方法（ガード・リングまたはコンタクトをｓｏｉ基板に形成する方法）
US9437556B2 (en) Semiconductor device
US6448652B1 (en) Interconnect structure with a dielectric layer conforming to the perimeter of a wiring layer
JP2012089668A (ja) 半導体装置及びその製造方法
JP4357498B2 (ja) 位相シフトマスク
JP2007157967A (ja) 半導体装置
JP2009076724A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 11