JP5055704B2

JP5055704B2 - 半導体装置の製造方法

Info

Publication number: JP5055704B2
Application number: JP2005075554A
Authority: JP
Inventors: 寛内藤
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2004-03-29
Filing date: 2005-03-16
Publication date: 2012-10-24
Anticipated expiration: 2025-03-16
Also published as: JP2005317932A

Description

本発明は、半導体装置の製造方法に関し、特に、集積回路部の配線層上に薄膜素子が設けられた半導体装置の配線層と薄膜素子との間に断線が生じる虞が無く、その結果、信頼性を向上させることが可能な半導体装置の製造方法に関するものである。

従来、ＩＣ、ＬＳＩ等の半導体装置に磁気抵抗素子等の薄膜素子を付加したものとして、ＩＣ（集積回路）上に絶縁層を介して磁気抵抗素子等の薄膜素子を設けた半導体装置が開発され、実用に供されている（例えば、特許文献１参照）。
この様な半導体装置では、ＩＣの最上層に形成された配線は、薄膜素子に接続され、接続上開口が形成された構成になっている。

図８は、従来の薄膜素子を備えた半導体装置の一例を示す断面図であり、この半導体装置１は、Ｓｉ基板（図示略）上に形成された集積回路部（ＩＣ部：図示略）の上部に酸化ケイ素からなる絶縁層２が形成され、この絶縁層２上に所定のパターンの配線層３が形成され、この配線層３は絶縁層２のヴィアホール（図示略）を介してＩＣ部に電気的に接続されている。
この配線層３上には酸化ケイ素、窒化珪素からなる絶縁層４が形成され、この絶縁層４には配線層３の表面を露出させた開口部５が形成されている。この開口部５及び絶縁層４上には、薄膜素子用配線６及び磁気抵抗素子等の薄膜素子７が順次形成され、この薄膜素子７の周囲には、その端部を覆うように窒化ケイ素からなる絶縁膜８が形成されている。
この絶縁膜８は、薄膜素子７の上部をすべて覆うように形成してもよい。

次に、この開口部５を形成する方法について説明する。
図９（ａ）に示すように、真空蒸着法あるいはスパッタリング法により絶縁層２上に所定のパターンの配線層３を形成し、この配線層３を含む絶縁層２上全面にＣＶＤ法等により絶縁層４を成膜する。この絶縁層４上にスピンコート法等によりフォトレジスト９を塗布し、このフォトレジスト９にマスク（図示略）を介して紫外線を照射させ、その後現像し、フォトレジスト９にマスクと同一パターンの開口９ａを形成する。
次いで、図９（ｂ）に示すように、プラズマエッチングあるいは反応性イオンエッチング等により、このフォトレジスト９をマスクとして絶縁層４に配線層３の上面が露出するまでエッチングを施し、絶縁層４に開口９ａと同一パターンの開口部を形成する。

次いで、図９（ｃ）に示すように、フォトレジスト９を除去し、真空蒸着法あるいはスパッタリング法により、絶縁層４上及び配線層３上に、配線材料１１及び薄膜素子材料１２を順次成膜する。
その後、配線材料１１及び薄膜素子材料１２をパターニングすることにより、図８に示す薄膜素子用配線６及び薄膜素子７を形成し、絶縁層４上及び薄膜素子７上に絶縁膜を成膜し、この絶縁膜をパターニングすることにより、薄膜素子７の周囲に絶縁膜８を形成する。
以上により、半導体装置１を作製することができる。
特開平５−１２１７９３号公報

ところで、ＩＣ上に薄膜素子を設けた半導体装置では、薄膜素子の特性のためには、薄膜素子や配線は薄い方が望ましく、薄膜素子が形成される配線の表面は平坦面であることが望ましいが、この様な薄い配線は、ＩＣ上の断面矩形状の開口部を跨る様に形成されているので、この開口部の端部近傍で非常に薄くなり、通常の半導体装置における配線より以上に断線し易くなるという問題点があった。
そこで、薄膜素子を形成する前に、絶縁膜を平坦化絶縁層で覆って段差を軽減する方法が採られているが、この方法では、開口部側の段差を解消することができないという問題点がある。

すなわち、従来の半導体装置１では、開口部５の側面が急峻なため、薄膜素子用配線６の開口部５近傍に成膜した部分に断線が生じ易く、この断線により信頼性が低下するという問題点があった。
そこで、開口部の上方部分の側面を略半球状、あるいはテーパ状とすることも試みられているが、この場合、断線の虞はないものの下方部分の側面が急峻なため、上記と同様、薄膜素子用配線の開口部近傍に成膜した部分に断線が生じたり、厚みの薄い部分が生じたりし易く、この断線や厚みが薄い等により信頼性が低下するという問題点があった。

本発明は、上記の事情に鑑みてなされたものであって、半導体装置の集積回路部の配線層と薄膜素子とを電気的に接続する配線や外部端子接続用電極に、断線等の不具合が生じる虞が無く、その結果、信頼性を高めることができる半導体装置及びその製造方法を提供することを目的とする。

上記課題を解決するために、本発明は次の様な半導体装置及びその製造方法を提供した。
すなわち、本発明の半導体装置は、半導体基板上に形成された集積回路部と、該集積回路部の配線層上に絶縁層を介して形成された薄膜素子とを備え、前記絶縁層に前記配線層の一部を露出する開口部を形成し、この開口部に前記配線層と前記薄膜素子とを電気的に接続する薄膜素子用配線を形成してなる半導体装置であって、前記開口部の側面が階段状とされ、階段状の各部分は、その側面が底部から上端部に向かって漸次拡張するように傾斜してなることを特徴とする。

この半導体装置では、絶縁層に形成された開口部の側面を階段状とし、この階段状の各部分を、その側面が底部から上端部に向かって漸次拡張するように傾斜した構成とすることにより、配線層と薄膜素子とを電気的に接続する薄膜素子用配線に断線が生じる虞が無くなり、したがって、オープン不良等の初期特性不良が生じる虞が無くなる。これにより、信頼性が向上する。

また、本発明の半導体装置は、半導体基板上に形成された集積回路部と、該集積回路部の配線層上に絶縁層を介して形成された薄膜素子とを備え、前記絶縁層に前記配線層の一部を露出する開口部を複数形成し、これらの開口部の一部に前記配線層と前記薄膜素子とを電気的に接続する薄膜素子用配線を形成してなる薄膜素子部と、前記開口部の他の一部に外部端子接続用電極を形成してなる外部端子接続用パッド部を備えた半導体装置であって、これらの開口部の側面が階段状とされ、階段状の各部分は、その側面が底部から上端部に向かって漸次拡張するように傾斜してなることを特徴とする。

この半導体装置では、絶縁層に形成された開口部の側面を階段状とし、この階段状の各部分を、その側面が底部から上端部に向かって漸次拡張するように傾斜した構成とすることにより、配線層と薄膜素子とを電気的に接続する薄膜素子用配線および外部端子接続用電極に断線が生じる虞が無くなり、したがって、オープン不良等の初期特性不良が生じる虞が無くなる。これにより、信頼性が向上する。

前記絶縁層は複数の絶縁層を積層してなる構成としたことが好ましい。
前記複数の絶縁層は、少なくとも２層の絶縁層からなり、これら絶縁層のうち上層の絶縁層の開口部は下層の絶縁層の開口部より拡張していることが好ましい。
これらの半導体装置では、配線層と薄膜素子とを電気的に接続する薄膜素子用配線や外部端子接続用電極を薄厚化しても、この薄膜素子用配線や外部端子接続用電極に断線が生じる虞が無くなり、薄膜素子用配線や外部端子接続用電極の薄厚化が可能になる。

前記複数の絶縁層は、少なくとも２層の絶縁層からなり、これら絶縁層のうち上層の絶縁層の開口部は下層の絶縁層の開口部より縮小し、かつ、この上層の絶縁層は下層の絶縁層の開口部内に延出していることとしてもよい。
これらの半導体装置では、配線層と薄膜素子とを電気的に接続する薄膜素子用配線や外部端子接続用電極を薄厚化しても、この薄膜素子用配線や外部端子接続用電極に断線が生じる虞が無くなり、薄膜素子用配線や外部端子接続用電極の薄厚化が可能になる。

前記複数の絶縁層は、少なくとも３層の絶縁層からなり、これら絶縁層のうち中層の絶縁層の開口部は下層の絶縁層の開口部より縮小し、かつ、この中層の絶縁層は下層の絶縁層の開口部内に延出し、さらに、上層の絶縁層の開口部は前記中層の絶縁層の開口部より拡張していることとしてもよい。
これらの半導体装置では、配線層と薄膜素子とを電気的に接続する薄膜素子用配線や外部端子接続用電極を薄厚化しても、この薄膜素子用配線や外部端子接続用電極に断線が生じる虞が無くなり、薄膜素子用配線や外部端子接続用電極の薄厚化が可能になる。

本発明の半導体装置の製造方法は、半導体基板上に形成された集積回路部と、該集積回路部の配線層上に絶縁層を介して形成された薄膜素子とを備え、前記絶縁層に、前記配線層の一部を露出する開口部を形成し、この開口部に前記配線層と前記薄膜素子とを電気的に接続する薄膜素子用配線を形成してなる半導体装置の製造方法であって、
前記絶縁層上に、底部から上端部に向かって漸次拡張するように側面が傾斜してなる開口を有するレジスト膜を形成し、
このレジスト膜をマスクとして前記絶縁層を選択除去し、
前記絶縁層に底部から上端部に向かって漸次拡張するように側面が傾斜してなる開口部を形成することを特徴とする。

この半導体装置の製造方法では、レジスト膜をマスクとして絶縁層を選択除去する際に、このレジスト膜の開口端が選択除去により徐々に消失し、このレジスト膜の開口端は選択除去が進行するにしたがって徐々に拡張され、したがって、前記絶縁層に形成される開口部の開口面積は、選択除去が進行するにしたがって徐々に拡張される。
これにより、前記絶縁層には、その底部から上端部に向かって漸次拡張するように側面が傾斜してなる開口部が形成される。

前記レジスト膜の開口の側面は、このレジスト膜の膜厚方向の軸に対して２０°以上かつ８０°以下傾斜していることが好ましい。
前記絶縁層を選択除去する際に、選択除去用ガスとしてフロン系ガスと酸素ガスを含む混合ガスを用いることが好ましい。
この半導体装置の製造方法では、フロン系ガスと酸素ガスを含む混合ガスを用いて選択除去する際に、レジスト膜の開口端が該混合ガスとの反応により徐々に燃焼し、消失する。これにより、選択除去の進行に合わせて開口部の開口面積を所望の形状に制御することが可能になる。

前記絶縁層を複数の絶縁層とし、開口の面積が互いに異なる複数種のレジスト膜をマスクとして各々の絶縁層に開口面積が互いに異なる開口部を形成することが好ましい。

また、本発明の半導体装置の製造方法は、半導体基板上に形成された集積回路部と、該集積回路部の配線層上に絶縁層を介して形成された薄膜素子とを備え、
前記絶縁層に前記配線層の一部を露出する開口部を複数形成し、これらの開口部の一部に前記配線層と前記薄膜素子とを電気的に接続する薄膜素子用配線を形成してなる薄膜素子部と、
前記開口部の他の一部に外部端子接続用電極を形成してなる外部端子接続用パッド部を備えた半導体装置の製造方法であって、
前記絶縁層を複数の絶縁層とし、前記薄膜素子部の前記配線層の一部を露出して前記開口部を形成する際には、前記外部端子接続用パッド部の前記配線層を前記絶縁層で被覆したままとし、
その後、前記外部端子接続用パッド部の前記配線層を被覆する前記絶縁層を除去して、前記外部端子接続用パッド部の前記開口部を形成することを特徴とする。

この半導体装置の製造方法では、薄膜素子部の配線層の一部を露出して開口部を形成する際に、外部端子接続用パッド部の配線層を絶縁層で被覆したままとすることにより、外部端子接続用パッド部の配線層を保護して損傷を与えることがない。したがって、半導体装置の搬送時の前記配線層の酸化による損傷を防止できる。また、薄膜素子部の開口部と外部端子接続用パッド部の開口部の開口形状を互いに異なったものとすることが可能になる。

前記外部端子接続用パッド部の前記配線層を被覆する前記絶縁層を除去する際に、一種類のレジスト膜をマスクとして複数の絶縁層を一度に除去して、外部端子接続用パッド部の開口部を形成することが好ましい。

本発明の半導体装置によれば、絶縁層に形成された開口部の側面を階段状とし、この階段状の各部分を、その側面が底部から上端部に向かって漸次拡張するように傾斜した構成としたので、配線層と薄膜素子とを電気的に接続する薄膜素子用配線や外部端子接続用電極の断線を防止することができ、オープン不良等の初期特性不良を防止することができる。したがって、半導体装置自体の信頼性を向上させることができる。

前記複数の絶縁層を少なくとも２層の絶縁層により構成し、これら絶縁層のうち上層の絶縁層の開口部を下層の絶縁層の開口部より拡張したので、配線層と薄膜素子とを電気的に接続する薄膜素子用配線や外部端子接続用電極を薄厚化することができ、半導体装置自体のさらなる小型化を図ることができる。

ここで、前記複数の絶縁層を少なくとも２層の絶縁層により構成し、これら絶縁層のうち上層の絶縁層の開口部を下層の絶縁層の開口部より縮小し、かつ、この上層の絶縁層を下層の絶縁層の開口部内に延出させれば、配線層と薄膜素子とを電気的に接続する薄膜素子用配線や外部端子接続用電極を薄厚化することができ、半導体装置自体のさらなる小型化を図ることができる。

さらに、前記複数の絶縁層を少なくとも３層の絶縁層により構成し、これら絶縁層のうち中層の絶縁層の開口部を下層の絶縁層の開口部より縮小し、かつ、この中層の絶縁層を下層の絶縁層の開口部内に延出し、さらに、上層の絶縁層の開口部を前記中層の絶縁層の開口部より拡張させれば、配線層と薄膜素子とを電気的に接続する薄膜素子用配線や外部端子接続用電極をさらに薄厚化することができ、半導体装置自体のさらなる小型化を図ることができる。

本発明の半導体装置の製造方法によれば、前記絶縁層上に、底部から上端部に向かって漸次拡張するように側面が傾斜してなる開口を有するレジスト膜を形成し、このレジスト膜をマスクとして前記絶縁層を選択除去し、前記絶縁層に底部から上端部に向かって漸次拡張するように側面が傾斜してなる開口部を形成するので、絶縁層に、その底部から上端部に向かって漸次拡張するように側面が傾斜してなる開口部を精度よく形成することができる。

前記絶縁層を選択除去する際に、選択除去用ガスとしてフロン系ガスと酸素ガスを含む混合ガスを用いれば、選択除去の進行に合わせて開口部の開口面積を所望の形状に制御することができる。

また、本発明の半導体装置の製造方法によれば、前記絶縁層を複数の絶縁層とし、前記薄膜素子部の前記配線層の一部を露出して前記開口部を形成する際には、前記外部端子接続用パッド部の前記配線層を前記絶縁層で被覆したままとし、その後、前記外部端子接続用パッド部の前記配線層を被覆する前記絶縁層を除去して、前記外部端子接続用パッド部の前記開口部を形成するので、半導体装置の搬送時の前記外部端子接続用パッド部の配線層の酸化を防止することができ、また薄膜素子部の開口部と外部端子接続用パッド部の開口部を互いに異なった所望の形状に制御することができる。

本発明の半導体装置及びその製造方法の各実施の形態について図面に基づき説明する。

「第１の実施形態」
図１は本発明の第１の実施形態の薄膜素子付半導体装置を示す断面図であり、図１において、符号２１はｐ型Ｓｉ基板（半導体基板）、２２はＳｉ基板２１上に形成されたトランジスタ、２３はトランジスタ２２，２２間に形成された酸化ケイ素からなるフィールド絶縁膜であり、Ｓｉ基板２１上のトランジスタ２２，２２、フィールド絶縁膜２３，２３、周辺回路及び他の素子（図示略）を含む領域が集積回路部（ＩＣ部）２４とされている。

これらのトランジスタ２２，２２は、Ｓｉ基板２１表面のｎ^＋埋込層３０，３０の互いに対向する側の上端部に形成されたソース３１ａ及びドレイン３１ｂと、ソース３１ａ及びドレイン３１ｂの上部にＳｉＯ_２膜（絶縁膜）３１ｃを介して形成されたゲート３１ｄとにより構成されている。

このＩＣ部２４上には酸化ケイ素からなる絶縁層３２、所定のパターンを有するＡｌ、Ｔｉ、ＴｉＮ、Ｗ、Ｃｕ等からなる第１配線層３３、絶縁層３２及び第１配線層３３を覆う酸化ケイ素からなる絶縁層３４、所定のパターンを有するＡｌ、Ｔｉ、ＴｉＮ、Ｗ、Ｃｕ等からなる第２配線層３５、絶縁層３４及び第２配線層３５を覆う酸化ケイ素、窒化ケイ素、もしくはそれらの積層膜からなる絶縁層３６〜３８が順次積層され、絶縁層３２にはｎ^＋埋込層３０と第１配線層３３を電気的に接続するＡｌ、Ｔｉ、ＴｉＮ、Ｗ、Ｃｕ等からなるコンタクト４１が埋め込まれ、絶縁層３４には第１配線層３３と第２配線層３５を電気的に接続するＡｌ、Ｔｉ、ＴｉＮ、Ｗ、Ｃｕ等からなるビア４２が埋め込まれている。

絶縁層３６〜３８には、第２配線層３５の上面の一部を露出する開口部３６ａ〜３８ａがそれぞれ形成され、開口部３６ａの側面は、その底部から上端部に向かって漸次拡張する傾斜面とされ、この傾斜面の傾斜角度（θ）は絶縁層３６の底面に対して２０〜８０°とされている。
開口部３７ａは、開口部３６ａに対して階段状となる様にその開口面積が拡張されるとともに、その側面が底部から上端部に向かって漸次拡張する傾斜面とされ、この傾斜面の傾斜角度は絶縁層３７の底面に対して２０〜８０°とされている。

開口部３８ａも、開口部３６ａ，３７ａに対して階段状となる様にその開口面積が拡張されるとともに、その側面が底部から上端部に向かって漸次拡張する傾斜面とされ、この傾斜面の傾斜角度は絶縁層３８の底面に対して２０〜８０°とされている。
この開口部３６ａ〜３８ａの側面及び第２配線層３５の上面には、絶縁層３８上に形成された薄膜素子（図示略）と第２配線層３５とを電気的に接続する薄膜素子用配線３９が形成されている。

この薄膜素子付半導体装置では、第２配線層３５の上面の一部を露出する開口部３６ａ〜３８ａそれぞれの側面を階段状とし、かつ、これらの側面が底面に対して２０〜８０°傾斜した傾斜面とすることにより、開口部３６ａ〜３８ａそれぞれの側面に形成される薄膜素子用配線３９は、その膜厚が厚くなるので断線が生じる虞が無くなる。これにより、薄膜素子用配線３９の不具合によりオープン不良等の初期特性不良が生じる虞が無くなり、薄膜素子を含む半導体装置全体の信頼性が向上する。

次に、本実施形態の薄膜素子付半導体装置の製造方法について説明する。
ここでは、開口部３６ａ〜３８ａの形成方法について説明する。

図２（ａ）に示すように、絶縁層３４及び第２配線層３５全体を覆うように絶縁層３６を成膜し、この絶縁層３６上にレジスト膜５１を形成し、その後、このレジスト膜５１をマスクとして用いてパターニングし、レジスト膜５１の所定位置に開口５１ａを形成する。

次いで、このレジスト膜５１に、例えば、１００〜５００ｎｍ、好ましくは１４０〜４５０ｎｍの波長の光を１００〜２０００ｍ秒間露光し、その後、ホットプレートあるいはオーブン等の加熱装置を用いて、１２０℃〜２００℃にて１〜６０分加熱処理を行う。
これにより、図２（ｂ）に示すように、厚みｔが５００〜３０００ｎｍ、開口５１ａの幅Ｗａが１〜１００μｍ、好ましくは１０〜５０μｍ、さらに好ましくは２０μｍ、開口５１ａの側面の傾斜角度（θ）がレジスト膜５１の底面に対して２０〜８０°の傾斜面であるレジスト膜５１が得られる。

次いで、図２（ｃ）に示すように、このレジスト膜５１をマスクとし、エッチングガス（選択除去用ガス）としてフロン系ガスと酸素ガスを含む混合ガスｇを用い、絶縁層３６をエッチングする。
混合ガスｇとしては、ＣＦ_４：２０〜８０ｓｃｃｍ／ＣＨＦ_３：６０〜２００ｓｃｃｍ／Ｏ_２：８０〜１２０ｓｃｃｍの組成の混合ガスが好適に用いられる。
この混合ガスのより好ましい組成は、ＣＦ_４：６０ｓｃｃｍ／ＣＨＦ_３：１８０ｓｃｃｍ／Ｏ_２：１００ｓｃｃｍ、またはＣＦ_４：３０ｓｃｃｍ／ＣＨＦ_３：１８０ｓｃｃｍ／Ｏ_２：１００ｓｃｃｍである。

この場合、レジスト膜５１の開口５１ａの側面が傾斜面とされているので、レジスト膜５１の上方から絶縁層３６に向かって混合ガスｇを噴射させると、この混合ガスｇにより開口５１ａ周辺のレジストが浸食されて開口５１ａの幅がＷａからＷｂに徐々に広がる。
すなわち、レジスト膜５１の開口５１ａが拡大することとなる。したがって、絶縁層３６の開口部３６ａの開口面積は、後退するレジスト膜５１の開口５１ａと共に徐々に広がり、その結果、開口部３６ａの側面の傾斜角度（θ）は絶縁層３６の底面に対して２０〜８０°傾斜することとなる。

その後、レジスト膜５１を除去する。
これにより、図２（ｄ）に示すように、側面の傾斜角度（θ）が絶縁層３６の底面に対して２０〜８０°とされた開口部３６ａを有する絶縁層３６を形成することができる。
以上の工程を繰り返すことにより、図１に示すように、開口部３６ａを有する絶縁層３６上に、開口部３７ａを有する絶縁層３７、開口部３８ａを有する絶縁層３８を順次成膜することができる。
この場合、開口部３７ａ，３８ａそれぞれの形状に見合った開口を有するレジスト膜をマスクとする必要がある。

以上説明した様に、本実施形態の薄膜素子付半導体装置によれば、第２配線層３５の上面の一部を露出する開口部３６ａ〜３８ａそれぞれの側面を階段状とし、かつ、これらの側面を底面に対して２０〜８０°傾斜した傾斜面としたので、開口部３６ａ〜３８ａそれぞれの側面に形成される薄膜素子用配線３９の厚みを厚くすることができ、断線を防止することができ、薄膜素子用配線３９の不具合によるオープン不良等の初期特性不良を防止することができる。
したがって、配線の信頼性を向上させることができ、その結果、薄膜素子を含む半導体装置全体の信頼性を向上させることができる。

本実施形態の薄膜素子付半導体装置の製造方法によれば、開口５１ａの側面の傾斜角度（θ）を底面に対して２０〜８０°としたレジスト膜５１をマスクとして絶縁層３６をエッチングするので、側面の傾斜角度（θ）が底面に対して２０〜８０°とされた開口部３６ａを有する絶縁層３６を容易に形成することができる。
したがって、薄膜素子用配線３９の断線の虞が無く、配線の信頼性が向上した薄膜素子付半導体装置を容易に作製することができる。

「第２の実施形態」
図３は本発明の第２の実施形態の薄膜素子付半導体装置の要部を示す断面図であり、本実施形態の薄膜素子付半導体装置が上述した第１の実施形態の薄膜素子付半導体装置と異なる点は、第１の実施形態の薄膜素子付半導体装置では、最下層の絶縁層３６の開口部３６ａより中層の絶縁層３７の開口部３７ａが外側で開口する様に、中層の絶縁層３７の開口部３７ａより最上層の絶縁層３８の開口部３８ａが外側で開口する様に、開口部３６ａ〜３８ａそれぞれの側面が階段状に外側に拡張する様に構成されているのに対し、本実施形態の薄膜素子付半導体装置では、最下層の絶縁層３６の開口部３６ａより中層の絶縁層３７の開口部３７ａが内側で開口する様に、また、中層の絶縁層３７の開口部３７ａより最上層の絶縁層３８の開口部３８ａが内側で開口する様に、開口部３６ａ〜３８ａそれぞれの側面が階段状に内側に縮小する様に構成されている点である。

これらの開口部３６ａ〜３８ａは、上記の第１の実施形態の開口部３６ａ〜３８ａの形成方法を用いて形成することができる。
この場合、開口部３６ａ，３７ａ，３８ａそれぞれの形状に見合った開口を有するレジスト膜をマスクとして用いればよい。

本実施形態の薄膜素子付半導体装置においても、第１の実施形態の薄膜素子付半導体装置と同様、開口部３６ａ〜３８ａそれぞれの側面に形成される薄膜素子用配線３９の厚みを厚くすることができ、断線を防止することができ、薄膜素子用配線３９の不具合によるオープン不良等の初期特性不良を防止することができる。
したがって、配線の信頼性を向上させることができ、その結果、薄膜素子を含む半導体装置全体の信頼性を向上させることができる。

「第３の実施形態」
図４は本発明の第３の実施形態の薄膜素子付半導体装置の要部を示す断面図であり、本実施形態の薄膜素子付半導体装置が上述した第１の実施形態の薄膜素子付半導体装置と異なる点は、第１の実施形態の薄膜素子付半導体装置では、中層の絶縁層３７の開口部３７ａが最下層の絶縁層３６の開口部３６ａより外側で開口する様に、最上層の絶縁層３８の開口部３８ａが中層の絶縁層３７の開口部３７ａより外側で開口する様に、開口部３６ａ〜３８ａそれぞれの側面が階段状に外側に拡張する様に構成されているのに対し、本実施形態の薄膜素子付半導体装置では、中層の絶縁層３７の開口部３７ａが最下層の絶縁層３６の開口部３６ａより内側で開口する様に、また、最上層の絶縁層３８の開口部３８ａが中層の絶縁層３７の開口部３７ａより外側かつ最下層の絶縁層３６の開口部３６ａより内側で開口する様に構成されている点である。

「第４の実施形態」
図５は本発明の第４の実施形態の薄膜素子付半導体装置の要部を示す断面図であり、本実施形態の薄膜素子付半導体装置が上述した第１の実施形態の薄膜素子付半導体装置と異なる点は、第１の実施形態の薄膜素子付半導体装置では、中層の絶縁層３７の開口部３７ａが最下層の絶縁層３６の開口部３６ａより外側で開口する様に、最上層の絶縁層３８の開口部３８ａが中層の絶縁層３７の開口部３７ａより外側で開口する様に、開口部３６ａ〜３８ａそれぞれの側面が階段状に外側に拡張する様に構成されているのに対し、本実施形態の薄膜素子付半導体装置では、中層の絶縁層３７の開口部３７ａが最下層の絶縁層３６の開口部３６ａより内側で開口する様に、また、最上層の絶縁層３８の開口部３８ａが中層の絶縁層３７の開口部３７ａ及び最下層の絶縁層３６の開口部３６ａそれぞれより外側で開口する様に構成されている点である。

「第５の実施形態」
図６は本発明の第５の実施形態の薄膜素子付半導体装置の要部を示す断面図である。本実施形態の薄膜素子付半導体装置が上述した第１の実施形態の薄膜素子付半導体装置と異なる点は、第１の実施形態の薄膜素子付半導体装置では、開口部３６ａ〜３８ａに配線層３５と薄膜素子（図示略）とを電気的に接続する薄膜素子用配線３９を形成してなる薄膜素子部のみを備えた構成とされているのに対し、本実施形態の薄膜素子付半導体装置では、開口部３６ａ〜３８ａの一部に配線層３５と薄膜素子（図示略）とを電気的に接続する薄膜素子用配線３９を形成してなる薄膜素子部６０と、開口部３６ａ〜３８ａの他の一部に外部端子接続用電極８０を形成してなる外部端子接続用パッド部７０を備えた構成とされている点である。

本実施形態の薄膜素子付半導体装置では、複数の開口部３６ａ〜３８ａのうち、一部は薄膜素子部６０を形成し、他の一部は外部端子接続用パッド部７０を形成し、残部はテスト用パッド部（図示略）やダミー用パッド部（図示略）を形成する。

また、図６では、外部端子接続用パッド部７０は、最下層の絶縁層３６の開口部３６ａより中層の絶縁層３７の開口部３７ａが外側で開口する様に、中層の絶縁層３７の開口部３７ａより最上層の絶縁層３８の開口部３８ａが外側で開口する様に、開口部３６ａ〜３８ａそれぞれの側面が階段状に外側に拡張する様に構成されているが、これを、図３〜５に示したような構成にすることもできる。

次に、本実施形態の薄膜素子付半導体装置の製造方法について説明する。この半導体装置の製造方法は、絶縁層を複数の絶縁層３６〜３８とし、薄膜素子部６０の配線層３５の一部を露出して開口部３６ａ〜３８ａを形成する際には、外部端子接続用パッド部７０の配線層３５を絶縁層で被覆したままとし、その後、外部端子接続用パッド部７０の配線層３５を被覆する絶縁層を除去して、外部端子接続用パッド部７０の開口部３６ａ〜３８ａを形成するものである。図７は、本実施形態の薄膜素子付半導体装置の製造方法を示す過程図である。ここで、外部端子接続用パッド部７０の開口の幅は８０〜１００μｍ程度であり、薄膜素子部６０の開口の幅は例えば１０μｍ程度である。

図７（ａ）に示すように、薄膜素子部６０および外部端子接続用パッド部７０の絶縁層３４及び第２配線層３５全体を覆うように絶縁層３６を成膜し、この絶縁層３６上にレジスト膜５１を形成する。その後、このレジスト膜５１をマスクとして用いてパターニングし、薄膜素子部６０および外部端子接続用パッド部７０のレジスト膜５１の所定位置に開口を形成し、露光・加熱処理を行って、開口の側面の傾斜角度（θ）がレジスト膜５１の底面に対して２０〜８０°の傾斜面であるレジスト膜５１を形成する。

次いで、図７（ｂ）に示すように、このレジスト膜５１をマスクとし、エッチングガスで、薄膜素子部６０および外部端子接続用パッド部７０の絶縁層３６を選択除去して、両方の第２配線層３５を開口する。その後、レジスト膜５１を除去する。これにより、薄膜素子部６０および外部端子接続用パッド部７０に、側面の傾斜角度（θ）が絶縁層３６の底面に対して２０〜８０°である開口部３６ａを有する絶縁層３６を形成する。

図７（ｃ）に示すように、薄膜素子部６０および外部端子接続用パッド部７０の絶縁層３６および絶縁層３６の開口部３６ａ、第２配線層３５の上に、これらを覆うように絶縁層３７を成膜する。

次いで、図７（ｄ）に示すように、この絶縁層３７上にレジスト膜５２を形成する。その後、このレジスト膜５２をマスクとして用いてパターニングし、薄膜素子部６０の上のレジスト膜５２にのみ開口を形成し、露光・加熱処理を行う。

図７（ｅ）に示すように、このレジスト膜５２をマスクとし、エッチングガスで、薄膜素子部６０の絶縁層３７のみを選択除去して、第２配線層３５を開口する。その後、レジスト膜５２を除去する。これにより、薄膜素子部６０に、側面の傾斜角度（θ）が絶縁層３７の底面に対して２０〜８０°である開口部３７ａを有する絶縁層３７を形成する。この時、外部端子接続用パッド部７０の絶縁層３７は選択除去されない。

次いで、図７（ｆ）に示すように、外部端子接続用パッド部７０の絶縁層３７と、薄膜素子部６０の絶縁層３７および絶縁層３７の開口部３７ａ、第２配線層３５の上に、これらを覆うように、絶縁層３８を成膜する。そして、この絶縁層３８上にレジスト膜５３を形成し、このレジスト膜５３をマスクとして用いてパターニングし、薄膜素子部６０および外部端子接続用パッド部７０のレジスト膜５３の所定位置に開口を形成し、露光・加熱処理を行う。

図７（ｇ）に示すように、このレジスト膜５３をマスクとし、エッチングガスで、薄膜素子部６０および外部端子接続用パッド部７０の絶縁層３８を選択除去する。その後、レジスト膜５３を除去する。この時、薄膜素子部６０の第２配線層３５は開口するが、外部端子接続用パッド部７０の第２配線層３５は、絶縁層３７で覆われているため開口しない。

この後、この半導体装置は、薄膜素子部６０の開口部３６ａ〜３８ａに薄膜素子（図示略）と薄膜素子用配線３９を形成するため、薄膜素子形成装置に搬送される。この際、外部端子接続用パッド部７０の第２配線層３５は絶縁層３７で被覆されたままであるため、この第２配線層３５が空気中の酸素・水分等で酸化されたり、腐食したりするのを防止することができる。また、薄膜素子形成装置で、薄膜素子部６０の開口部３６ａ〜３８ａに薄膜素子（図示略）と薄膜素子用配線３９を形成する際には、外部端子接続用パッド部７０の第２配線層３５は絶縁層３７で被覆されたままであるため、プラズマ等によって、この第２配線層３５が損傷を受けるのを防止することができる。

次いで、図７（ｈ）に示すように、薄膜素子用配線３９を形成後、絶縁膜４０で覆う。そして、外部端子接続用パッド部７０の絶縁層４０と薄膜素子部６０の絶縁層４０の上に、これらを覆うように、レジスト膜５４を形成し、このレジスト膜５４をマスクとして用いてパターニングし、外部端子接続用パッド部７０のレジスト膜５４の所定位置に開口を形成し、露光・加熱処理を行う。

図７（ｉ）に示すように、このレジスト膜５４をマスクとし、エッチングガスで、外部端子接続用パッド部７０の絶縁層４０と絶縁層３７を選択除去する。この時、外部端子接続用パッド部７０の第２配線層３５は開口するが、薄膜素子部６０の第２配線層３５は、レジスト膜５４で覆われているため、エッチングガスによる損傷を受けることはない。その後、レジスト膜５４を除去することで、図７（ｉ）に示した半導体装置が得られる。

本実施形態の半導体装置では、図７（ｉ）に示したように、薄膜素子部６０の開口部３６ａ〜３８ａは、最下層の絶縁層３６の開口部３６ａより中層の絶縁層３７の開口部３７ａが内側で開口する様に、また、中層の絶縁層３７の開口部３７ａより最上層の絶縁層３８の開口部３８ａが内側で開口する様に形成されているのに対し、外部端子接続用パッド部７０の開口部３６ａ〜３８ａは、中層の絶縁層３７の開口部３７ａが最下層の絶縁層３６の開口部３６ａより内側で開口する様に、また、最上層の絶縁層３８の開口部３８ａが中層の絶縁層３７の開口部３７ａより外側かつ最下層の絶縁層３６の開口部３６ａより内側で開口する様に形成されている。本実施形態の半導体装置の製造方法によれば、薄膜素子部６０の開口部３６ａ〜３８ａと外部端子接続用パッド部７０の開口部３６ａ〜３８ａの開口形状を互いに異なったものとすることができる。

また、本実施形態の半導体装置の製造方法では、外部端子接続用パッド部７０の絶縁層を除去する際に、絶縁層３８にはレジスト膜５３をマスクとして用い、絶縁層４０及び絶縁層３７にはレジスト膜５４をマスクとして用いて、二種類のレジスト膜で二段階で除去しているのに対し、一種類のレジスト膜５４をマスクとして用いて、複数の絶縁層４０，３８，３７を一度で除去して、外部端子接続用パッド部７０の開口部３６ａ〜３８ａを形成してもよい。

この場合は、例えば、図７（ｆ）において、絶縁層３８上の薄膜素子部６０のレジスト膜５３は開口するが、外部端子接続用パッド部７０のレジスト膜５３は開口せず、エッチングガスで外部端子接続用パッド部７０の絶縁層３８を選択除去しないようにする。次いで、図７（ｈ）において、外部端子接続用パッド部７０のレジスト膜５４を開口して、このレジスト膜５４をマスクとして、外部端子接続用パッド部７０の絶縁層４０，３８，３７を、エッチングガスで一度に除去すればよい。一種類のレジスト膜をマスクとして複数の絶縁層を一度に除去することにより、作業の手間を省くことができる。

本発明に係る半導体装置の薄膜素子部６０に用いられる薄膜素子の例としては、磁気抵抗効果素子（ＧＭＲ素子）などを用いることができ、その場合は、外部端子接続用パッド部７０は、マグネット膜を積層したバイアス磁石層とすることができる。

本発明は、配線層の一部を露出させるために絶縁層に形成された開口部の側面を階段状とし、この階段状の各部分を、その側面が底部から上端部に向かって漸次拡張するように傾斜した構成としたことにより、配線層と薄膜素子とを電気的に接続する薄膜素子用配線や外部端子接続用電極の断線を防止し、オープン不良等の初期特性不良を防止するものであるから、１つの基板上に複数種のデバイス機能を集積した複合チップ、あるいは、これらの機能をさらに集積した大容量複合チップ等に適用することにより、その効果は非常に大きなものとなる。

本発明の第１の実施形態の薄膜素子付半導体装置を示す断面図である。本発明の第１の実施形態の薄膜素子付半導体装置の製造方法を示す過程図である。本発明の第２の実施形態の薄膜素子付半導体装置を示す断面図である。本発明の第３の実施形態の薄膜素子付半導体装置を示す断面図である。本発明の第４の実施形態の薄膜素子付半導体装置を示す断面図である。本発明の第５の実施形態の薄膜素子付半導体装置を示す断面図である。本発明の第５の実施形態の薄膜素子付半導体装置の製造方法を示す過程図である。従来の薄膜素子を備えた半導体装置の一例を示す断面図である。従来の薄膜素子を備えた半導体装置の製造方法を示す過程図である。

符号の説明

２１…ｐ型Ｓｉ基板（半導体基板）、２２…トランジスタ、２３…フィールド絶縁膜、２４…集積回路部（ＩＣ部）、３０…ｎ^＋埋込層、３１ａ…ソース、３１ｂ…ドレイン、３１ｃ…ＳｉＯ_２膜（絶縁膜）、３１ｄ…ゲート、３２…絶縁層、３３…第１配線層、３４…絶縁層、３５…第２配線層、３６〜３８…絶縁層、３６ａ〜３８ａ…開口部、４１…コンタクト、４２…ビア、５１，５２，５３，５４…レジスト膜、５１ａ…開口、６０…薄膜素子部、７０…外部端子接続用パッド部、８０…外部端子接続用電極。

Claims

半導体基板上に形成された集積回路部と、該集積回路部の配線層上に絶縁層を介して形成された薄膜素子とを備え、
前記絶縁層に前記配線層の一部を露出する開口部を複数形成し、これらの開口部の一部に前記配線層と前記薄膜素子とを電気的に接続する薄膜素子用配線を形成してなる薄膜素子部と、
前記開口部の他の一部に外部端子接続用電極を形成してなる外部端子接続用パッド部を備えた半導体装置の製造方法であって、
前記絶縁層を複数の絶縁層とし、前記薄膜素子部の前記配線層の一部を露出して前記開口部を形成する際には、前記外部端子接続用パッド部の前記配線層を前記絶縁層で被覆したままとし、
その後、前記外部端子接続用パッド部の前記配線層を被覆する前記絶縁層を除去して、前記外部端子接続用パッド部の前記開口部を形成することを特徴とする半導体装置の製造方法。
前記外部端子接続用パッド部の前記配線層を被覆する前記絶縁層を除去する際に、一種類のレジスト膜をマスクとして前記複数の絶縁層を一度に除去して、前記外部端子接続用パッド部の前記開口部を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
前記複数の開口部の形成においては、
前記絶縁層上に、底部から上端部に向かって漸次拡張するように側面が傾斜してなる開口を有するレジスト膜を形成し、
このレジスト膜をマスクとして前記絶縁層を選択除去し、
前記絶縁層に底部から上端部に向かって漸次拡張するように側面が傾斜してなる開口部を形成することを特徴とする請求項１又は２のいずれかに記載の半導体装置の製造方法。
前記絶縁層を選択除去する際に、選択除去用ガスとしてフロン系ガスと酸素ガスを含む混合ガスを用いることを特徴とする請求項３に記載の半導体装置の製造方法。
前記絶縁層を複数の絶縁層とし、開口の面積が互いに異なる複数種のレジスト膜をマスクとして各々の絶縁層に開口面積が互いに異なる前記複数の開口部を形成することを特徴とする請求項３又は４のいずれかに記載の半導体装置の製造方法。