JPH10270386A - Ｌｓｉパッシベーションビア - Google Patents
ＬｓｉパッシベーションビアInfo
- Publication number
- JPH10270386A JPH10270386A JP9070043A JP7004397A JPH10270386A JP H10270386 A JPH10270386 A JP H10270386A JP 9070043 A JP9070043 A JP 9070043A JP 7004397 A JP7004397 A JP 7004397A JP H10270386 A JPH10270386 A JP H10270386A
- Authority
- JP
- Japan
- Prior art keywords
- passivation
- film
- resist
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 安定しためっきを得られるとともに、作業効
率の改善にも寄与するパッシベーションビアの形成方法
を提供する。 【解決手段】 Ａｌ電極配線ａ上に、ＳｉＯ2 膜ｂおよ
びＳｉ3 Ｎ4 膜ｅの２層からなるパッシベーション膜を
形成する。ここにテーパー形状のパッシベーションビア
ｄを形成する。
率の改善にも寄与するパッシベーションビアの形成方法
を提供する。 【解決手段】 Ａｌ電極配線ａ上に、ＳｉＯ2 膜ｂおよ
びＳｉ3 Ｎ4 膜ｅの２層からなるパッシベーション膜を
形成する。ここにテーパー形状のパッシベーションビア
ｄを形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩのＡｌ電
極配線を保護する膜、いわゆるパッシベーション膜のビ
ア形状に関するものである。
極配線を保護する膜、いわゆるパッシベーション膜のビ
ア形状に関するものである。
【０００２】
【従来の技術】従来、パッシベーションのビア形成方法
は、Ａｌ電極配線上に２層のパッシベーション膜を成膜
する。パッシベーション膜とは、Ａｌ電極配線を保護す
る膜であり、先ず絶縁膜であるＳｉＯ2 を成膜し、次に
Ｓｉ3 Ｎ4 を成膜する。この２層構造のパッシベーショ
ン膜にＡｌ電極と接続するためのビア（穴）を開ける。
ビアは、パッシベーション膜にレジストを塗布し、ビア
パターンを形成する。その後選択エッチング液でＳｉ3
Ｎ4 膜、次にＳｉＯ2 膜をエッチングし、パッシベーシ
ョンビアを形成する。この後ビア上に電気めっきよりパ
ターンを形成するため、カソード電極膜であるシードフ
ィルム（共通電極膜）を成膜し、めっきを析出させる。
は、Ａｌ電極配線上に２層のパッシベーション膜を成膜
する。パッシベーション膜とは、Ａｌ電極配線を保護す
る膜であり、先ず絶縁膜であるＳｉＯ2 を成膜し、次に
Ｓｉ3 Ｎ4 を成膜する。この２層構造のパッシベーショ
ン膜にＡｌ電極と接続するためのビア（穴）を開ける。
ビアは、パッシベーション膜にレジストを塗布し、ビア
パターンを形成する。その後選択エッチング液でＳｉ3
Ｎ4 膜、次にＳｉＯ2 膜をエッチングし、パッシベーシ
ョンビアを形成する。この後ビア上に電気めっきよりパ
ターンを形成するため、カソード電極膜であるシードフ
ィルム（共通電極膜）を成膜し、めっきを析出させる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記製
造工法では、ＳｉＯ2 ／Ｓｉ3 Ｎ4 のエッチング速度が
違うため、ＳｉＯ2 ビアの方がＳｉ3 Ｎ4 ビアに比べ約
３０００Å広くなり、パッシベーションビアが図１の様
なオーバーハング形状となる。そのため、めっきを析出
するためのシードフィルムは、パッシベーション表面と
Ａｌ電極配線部の断切れを防ぐため厚くする必要があっ
た。シードフィルム厚を約６０００Å以上でないと安定
しためっきが得られない事が一般的な実験の結果判って
いる。またハンダバンプの製造は、ハンダめっき後シー
ドフィルムを除去し、リフロー炉でハンダを溶解させ、
バンプと呼ばれる球形状のハンダボールにする。金属
は、加熱／冷却を行う事により、金属膜の膨張／収縮
（金属の応力）が起る。そのためシードフィルムとパッ
シベーションの境には、金属の応力によるクラックが発
生し易くなる。パッシベーションクラックは、シードフ
ィルム厚が約６０００Å以上になると起こりやすいこと
も知られている。そのため、パッシベーションクラック
の防止策として、リフロー炉の冷却槽にピンを立てる徐
冷冷却を行う必要がある。しかしシードフィルム厚を厚
くする事により、シードフィルムのエッチング時間が増
し、またシードフィルム残査が発生し易くなる事から歩
留りの低下にもなる。更にシードフィルムの使用量が増
えるため、材料の交換頻度が上がり、作業能力並びにコ
ストにも影響される。
造工法では、ＳｉＯ2 ／Ｓｉ3 Ｎ4 のエッチング速度が
違うため、ＳｉＯ2 ビアの方がＳｉ3 Ｎ4 ビアに比べ約
３０００Å広くなり、パッシベーションビアが図１の様
なオーバーハング形状となる。そのため、めっきを析出
するためのシードフィルムは、パッシベーション表面と
Ａｌ電極配線部の断切れを防ぐため厚くする必要があっ
た。シードフィルム厚を約６０００Å以上でないと安定
しためっきが得られない事が一般的な実験の結果判って
いる。またハンダバンプの製造は、ハンダめっき後シー
ドフィルムを除去し、リフロー炉でハンダを溶解させ、
バンプと呼ばれる球形状のハンダボールにする。金属
は、加熱／冷却を行う事により、金属膜の膨張／収縮
（金属の応力）が起る。そのためシードフィルムとパッ
シベーションの境には、金属の応力によるクラックが発
生し易くなる。パッシベーションクラックは、シードフ
ィルム厚が約６０００Å以上になると起こりやすいこと
も知られている。そのため、パッシベーションクラック
の防止策として、リフロー炉の冷却槽にピンを立てる徐
冷冷却を行う必要がある。しかしシードフィルム厚を厚
くする事により、シードフィルムのエッチング時間が増
し、またシードフィルム残査が発生し易くなる事から歩
留りの低下にもなる。更にシードフィルムの使用量が増
えるため、材料の交換頻度が上がり、作業能力並びにコ
ストにも影響される。
【０００４】従ってこの発明は、シードフィルム厚が薄
いままであっても安定しためっきを得ることができ、歩
留りが向上するとともに作業効率の向上にも効果のある
パッシベーションビアを提供するものである。
いままであっても安定しためっきを得ることができ、歩
留りが向上するとともに作業効率の向上にも効果のある
パッシベーションビアを提供するものである。
【０００５】
【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。まず図１および図２に、この発明に
よるパッシベーションビアの形成過程の第１の実施形態
を示す。図１は、基板上にビアを形成するまでの過程、
また図２は形成されたビアにハンダバンプを形成する過
程である。
施形態を説明する。まず図１および図２に、この発明に
よるパッシベーションビアの形成過程の第１の実施形態
を示す。図１は、基板上にビアを形成するまでの過程、
また図２は形成されたビアにハンダバンプを形成する過
程である。
【０００６】パッシベーションビアの製造は、Ａｌ電極
配線上に絶縁膜であるＳｉＯ2 膜を成膜した後、レジス
トを塗布する。レジストは、ベークで固めた後第１のビ
ア形成用マスクを使いビアパターンを作成し、エッチン
グ液にてＳｉＯ2 膜のパッシベーションビアを製造する
（図１（ａ））。
配線上に絶縁膜であるＳｉＯ2 膜を成膜した後、レジス
トを塗布する。レジストは、ベークで固めた後第１のビ
ア形成用マスクを使いビアパターンを作成し、エッチン
グ液にてＳｉＯ2 膜のパッシベーションビアを製造する
（図１（ａ））。
【０００７】レジストは、剥離液にて除去した後、約４
倍に希釈したエッチング液で数十秒間全面エッチングを
行う。全面エッチングは、パッシベーションビアに図１
（Ｃ）の様なテーパーを付けさせるために行い、これに
より約７０°の角度になる（図１（ｂ）および図１
（ｃ））。
倍に希釈したエッチング液で数十秒間全面エッチングを
行う。全面エッチングは、パッシベーションビアに図１
（Ｃ）の様なテーパーを付けさせるために行い、これに
より約７０°の角度になる（図１（ｂ）および図１
（ｃ））。
【０００８】Ｓｉ3 Ｎ4 膜は、全面エッチングが終了し
たＳｉＯ2 膜上に成膜し、レジストを塗布する。レジス
トは、固めた後第２のビア形成用マスクにてビアパター
ンを形成する（図１（ｄ））。
たＳｉＯ2 膜上に成膜し、レジストを塗布する。レジス
トは、固めた後第２のビア形成用マスクにてビアパター
ンを形成する（図１（ｄ））。
【０００９】第２のビア形成用マスクのビア径は、第１
のビア形成用マスクのビア径より大きくする。エッチン
グ液でビアを作成し、レジストは剥離液で除去し、約４
倍に希釈したエッチング液で数十秒間全面エッチングを
行う。こちらも約７０°の角度を付けたパッシベーショ
ンビアを作る。エッチング液は、選択性の液のため容易
に出来、この方法によりパッシベーションビア形状は、
角の小さいテーパー形状になる（図１（ｅ）および図１
（ｆ））。
のビア形成用マスクのビア径より大きくする。エッチン
グ液でビアを作成し、レジストは剥離液で除去し、約４
倍に希釈したエッチング液で数十秒間全面エッチングを
行う。こちらも約７０°の角度を付けたパッシベーショ
ンビアを作る。エッチング液は、選択性の液のため容易
に出来、この方法によりパッシベーションビア形状は、
角の小さいテーパー形状になる（図１（ｅ）および図１
（ｆ））。
【００１０】ハンダバンプは、電気めっき技術を用いて
パッシベーションビア上に製造するため、シードフィル
ムを全面に成膜する。シードフィルムは、パッシベーシ
ョンビアを通じてＡｌ電極配線とパッシベーション膜表
面をつなげる（図２（ａ））。これにより、電気めっき
でハンダを析出させ（図２（ｂ））、シードフィルムを
剥離した後ハンダを溶融して図２（ｃ）の様なハンダバ
ンプを製造する。
パッシベーションビア上に製造するため、シードフィル
ムを全面に成膜する。シードフィルムは、パッシベーシ
ョンビアを通じてＡｌ電極配線とパッシベーション膜表
面をつなげる（図２（ａ））。これにより、電気めっき
でハンダを析出させ（図２（ｂ））、シードフィルムを
剥離した後ハンダを溶融して図２（ｃ）の様なハンダバ
ンプを製造する。
【００１１】次に、図３および図４に、この発明による
パッシベーションビアの形成過程の第２の実施形態を示
す。第１の実施形態と同様、ビアを形成する過程と、ハ
ンダバンプを形成する過程とに分けて説明する。
パッシベーションビアの形成過程の第２の実施形態を示
す。第１の実施形態と同様、ビアを形成する過程と、ハ
ンダバンプを形成する過程とに分けて説明する。
【００１２】パッシベーションビアの形成は、従来のパ
ッシベーションビア形成と同じ工法で、Ａｌ電極配線上
にパッシベーション膜であるＳｉＯ2 膜並びにＳｉ3 Ｎ
4 を成膜する。レジストのビアパターンは、パッシベー
ション膜を成膜した後レジストを塗布し、レジストを固
め、第１のビア形成用マスクを使用してレジストのビア
パターンを作る（図３（ａ））。
ッシベーションビア形成と同じ工法で、Ａｌ電極配線上
にパッシベーション膜であるＳｉＯ2 膜並びにＳｉ3 Ｎ
4 を成膜する。レジストのビアパターンは、パッシベー
ション膜を成膜した後レジストを塗布し、レジストを固
め、第１のビア形成用マスクを使用してレジストのビア
パターンを作る（図３（ａ））。
【００１３】その後選択性のエッチング液にてパッシベ
ーションをエッチングし、パッシベーションビアを形成
する。レジストのビアパターンは除去せず、第２のビア
形成用マスクを使用してビアパターンを形成する（図３
（ｂ）および図３（ｃ））。
ーションをエッチングし、パッシベーションビアを形成
する。レジストのビアパターンは除去せず、第２のビア
形成用マスクを使用してビアパターンを形成する（図３
（ｂ）および図３（ｃ））。
【００１４】第２のビア形成用マスクは、第１のビア形
成用マスクより広くし、レジストのビアパターンを作成
した後Ｓｉ3 Ｎ4 膜のエッチングを行う。これによりパ
ッシベーションビア形状は、オーバーハング形状からテ
ーパー形状になる（図３（ｄ）および図３（ｅ））。
成用マスクより広くし、レジストのビアパターンを作成
した後Ｓｉ3 Ｎ4 膜のエッチングを行う。これによりパ
ッシベーションビア形状は、オーバーハング形状からテ
ーパー形状になる（図３（ｄ）および図３（ｅ））。
【００１５】ハンダバンプは、電気めっき技術を用いて
パッシベーションビア上に製造するため、シードフィル
ムを全面に成膜する。これにより、電気めっきでハンダ
を析出させ、シードフィルムを剥離した後ハンダを溶融
してハンダバンプを製造する（図４（ａ）および図４
（ｂ））。
パッシベーションビア上に製造するため、シードフィル
ムを全面に成膜する。これにより、電気めっきでハンダ
を析出させ、シードフィルムを剥離した後ハンダを溶融
してハンダバンプを製造する（図４（ａ）および図４
（ｂ））。
【００１６】
【発明の効果】第１の実施形態によれば、シードフィル
ム厚が約５００Åでも安定しためっきが得られる。すな
わち適用可能なシードフィルム厚の範囲が拡がり、また
ターゲットの交換、シードフィルムのエッチング時間の
短縮等、作業効率が向上し、歩留りの向上やコストの削
減という効果も得られる。次に第２の実施形態によれ
ば、レジストの塗布が１回で済み、またパッシベーショ
ン膜の成膜が連続して可能なため、より作業効率が向上
する。
ム厚が約５００Åでも安定しためっきが得られる。すな
わち適用可能なシードフィルム厚の範囲が拡がり、また
ターゲットの交換、シードフィルムのエッチング時間の
短縮等、作業効率が向上し、歩留りの向上やコストの削
減という効果も得られる。次に第２の実施形態によれ
ば、レジストの塗布が１回で済み、またパッシベーショ
ン膜の成膜が連続して可能なため、より作業効率が向上
する。
【図１】この発明の第１の実施形態におけるビアの形成
過程を示す図である。
過程を示す図である。
【図２】この発明の第１の実施形態におけるハンダバン
プの形成過程を示す図である。
プの形成過程を示す図である。
【図３】この発明の第２の実施形態におけるビアの形成
過程を示す図である。
過程を示す図である。
【図４】この発明の第２の実施形態におけるハンダバン
プの形成過程を示す図である。
プの形成過程を示す図である。
ａ Ａｌ電極配線 ｂ ＳｉＯ2 膜 ｃ レジスト ｄ パッシベーションビア ｅ Ｓｉ3 Ｎ4 膜 ｆ シードフィルム ｇ ハンダめっき ｈ ハンダバンプ
Claims (1)
- 【請求項１】 Ａｌ配線電極上に第１層のパッシベーシ
ョンを形成後、所定位置に第１のビアを形成し、 前記第１層のパッシベーション上に第２層のパッシベー
ションを形成し、 前記第１のビアに相当する位置に第２のビアを形成し、 前記第１および第２のビアによってテーパー状の開口部
を形成したことを特徴とするＬＳＩパッシベーションビ
ア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9070043A JPH10270386A (ja) | 1997-03-24 | 1997-03-24 | Ｌｓｉパッシベーションビア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9070043A JPH10270386A (ja) | 1997-03-24 | 1997-03-24 | Ｌｓｉパッシベーションビア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270386A true JPH10270386A (ja) | 1998-10-09 |
Family
ID=13420167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9070043A Pending JPH10270386A (ja) | 1997-03-24 | 1997-03-24 | Ｌｓｉパッシベーションビア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270386A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6908311B2 (en) | 2002-04-26 | 2005-06-21 | Sharp Kabushiki Kaisha | Connection terminal and a semiconductor device including at least one connection terminal |
| JP2005317932A (ja) * | 2004-03-29 | 2005-11-10 | Yamaha Corp | 半導体装置及びその製造方法 |
| US7728423B2 (en) | 2004-03-29 | 2010-06-01 | Yamaha Corporation | Semiconductor device having step-wise connection structures for thin film elements |
| JP2010278154A (ja) * | 2009-05-27 | 2010-12-09 | Sumitomo Electric Ind Ltd | 半導体レーザ素子の製造方法及び半導体レーザ素子 |
-
1997
- 1997-03-24 JP JP9070043A patent/JPH10270386A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6908311B2 (en) | 2002-04-26 | 2005-06-21 | Sharp Kabushiki Kaisha | Connection terminal and a semiconductor device including at least one connection terminal |
| JP2005317932A (ja) * | 2004-03-29 | 2005-11-10 | Yamaha Corp | 半導体装置及びその製造方法 |
| US7728423B2 (en) | 2004-03-29 | 2010-06-01 | Yamaha Corporation | Semiconductor device having step-wise connection structures for thin film elements |
| US8008127B2 (en) | 2004-03-29 | 2011-08-30 | Yamaha Corporation | Method of fabricating an integrated circuit having a multi-layer structure with a seal ring |
| JP2010278154A (ja) * | 2009-05-27 | 2010-12-09 | Sumitomo Electric Ind Ltd | 半導体レーザ素子の製造方法及び半導体レーザ素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232212B1 (en) | Flip chip bump bonding | |
| US20040198022A1 (en) | Method for forming a wafer level chip scale package, and package formed thereby | |
| JPH0715910B2 (ja) | 金属接点パッド形成方法及び金属接点ターミナル形成方法 | |
| EP0485582B1 (en) | Method of producing microbump circuits for flip chip mounting | |
| US20030219987A1 (en) | Method of protecting a passivation layer during solder bump formation | |
| JP2785338B2 (ja) | 半導体装置の製造方法 | |
| CN114496809A (zh) | Htcc基板薄膜多层布线的制作方法 | |
| JPH10270386A (ja) | Ｌｓｉパッシベーションビア | |
| JP7076551B2 (ja) | ウェハレベル低融点相互接続体の製造方法 | |
| JPH031830B2 (ja) | ||
| JPH09237857A (ja) | 半導体装置 | |
| JPS62160744A (ja) | 半導体素子の製造方法 | |
| JP3598564B2 (ja) | バンプ形成方法 | |
| JP2004146770A (ja) | 後段ウェハー級パッケージのソルダバンプの図案製作方法 | |
| JP2003152007A (ja) | バンプ形成方法および半導体装置の実装構造体 | |
| JP2007266381A (ja) | 半導体装置の製造方法 | |
| JPH0845941A (ja) | 半導体装置バンプの形成方法 | |
| JP2773635B2 (ja) | Ｉｎバンプの製造方法 | |
| JPH09306918A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 | |
| JPH11214418A (ja) | 半導体装置の半田バンプの形成方法 | |
| JP2005129665A (ja) | 半導体装置およびその製造方法 | |
| JP2005322825A (ja) | 配線基板の製造方法 | |
| US20070020909A1 (en) | Forming of conductive bumps for an integrated circuit | |
| JPH02260443A (ja) | 半導体装置およびその製造方法 | |
| JPH01160042A (ja) | 転写用バンプ形成基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031104 |