JP2005322825A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2005322825A JP2005322825A JP2004140800A JP2004140800A JP2005322825A JP 2005322825 A JP2005322825 A JP 2005322825A JP 2004140800 A JP2004140800 A JP 2004140800A JP 2004140800 A JP2004140800 A JP 2004140800A JP 2005322825 A JP2005322825 A JP 2005322825A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- bump
- forming
- solder
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】バンプ形成用金属のリフロー処理を工夫することで、ソルダーレジスト層にダメージを与えることなくバンプ形成用レジスト層を除去して、モジュール製品の信頼性を確保するとともにプロセスの短時間化を可能とする。
【解決手段】基板11上に形成されたソルダーレジスト層12に、基板12に形成された電極(図示せず)に連通する第1孔13を形成し、ソルダーレジスト層12上にバンプ形成用レジスト層14を形成し、バンプ形成用レジスト層14にバンプを形成するための第2孔15を第1孔13上に形成し、第2、第1孔15、13を埋め込むバンプ形成用金属21を充填する工程を備え、バンプ形成用金属21の熱処理を、バンプ形成用金属21が溶融しかつバンプ形成用レジスト層14のみにクラックが生じる温度で行い、その後バンプ形成用レジスト層14をソルダーレジスト層12上より剥離する。
【選択図】図1
【解決手段】基板11上に形成されたソルダーレジスト層12に、基板12に形成された電極(図示せず)に連通する第1孔13を形成し、ソルダーレジスト層12上にバンプ形成用レジスト層14を形成し、バンプ形成用レジスト層14にバンプを形成するための第2孔15を第1孔13上に形成し、第2、第1孔15、13を埋め込むバンプ形成用金属21を充填する工程を備え、バンプ形成用金属21の熱処理を、バンプ形成用金属21が溶融しかつバンプ形成用レジスト層14のみにクラックが生じる温度で行い、その後バンプ形成用レジスト層14をソルダーレジスト層12上より剥離する。
【選択図】図1
Description
本発明は、配線基板にバンプを形成する際に用いるものでソルダーレジスト上に形成されるバンプ形成用レジストの剥離が容易な配線基板の製造方法に関するものである。
近年、携帯電子機器の発展により、小型/高密度実装技術を使用した、モジュール製品の要求が強くなってきている。これに対応するため、各種基板材料を用い、その基板上に高密度な金属バンプを形成し実装する手法がよくとられている。
従来、高密度で狭ピッチのバンプを高さ50μm以上に形成する製造方法の一例としては、基板上に形成したソルダーレジスト層上にレジスト用樹脂層を形成し、露光、現像処理もしくはレーザ処理によって、レジスト用樹脂層に半田バンプ形成用開口部となる領域上に貫通孔を形成した半田ペースト印刷用レジストを形成する。この半田ペースト印刷用レジストを介して半田バンプ形成用開口に半田ペーストを印刷し、この半田ペーストにリフロー処理を施して半田バンプを形成した後、バンプを印刷やめっき法などにより形成し加熱して金属を溶融させ、バンプを形成した後、半田ペースト印刷用レジストを有機溶剤等で剥離または除去する製造方法が開示されている(例えば、特許文献1参照。)。
しかし、従来の技術では、半田バンプ(金属バンプ)を形成するためのレジストを除去する際に、ソルダーレジスト層と金属バンプを形成するための半田ペースト印刷用レジスト(バンプ形成用レジスト)層の主成分が両方とも樹脂成分ということもあり、両者の密着性が強く、なかなか溶液では剥離できないという問題点があった。さらに、剥離が難しいために、高温で長時間、アルカリ溶剤等を用いた浸漬処理もしくはスプレー処理する必要が生じ、これによって、ソルダーレジスト層にもダメージが加わり、モジュール製品の信頼性にも影響を与えていた。
解決しようとする問題点は、ソルダーレジスト層との密着性を確保した金属バンプを形成するためのバンプ形成用レジスト層は、ソルダーレジスト層上から剥離することが困難である点である。また、剥離するために高温で長時間溶液に浸漬もしくはスプレー処理する場合には、ソルダーレジスト層にもダメージが加わり、モジュール製品の信頼性に悪影響を与えるという点である。
本発明の配線基板の製造方法は、基板上に形成されたソルダーレジスト層に前記基板に形成された電極に連通する第1孔を形成し、前記ソルダーレジスト層上にバンプ形成用レジスト層を形成する工程と、前記バンプ形成用レジスト層にバンプを形成するための第2孔を前記第1孔上に形成する工程と、前記第2孔および第1孔を埋め込むようにバンプ形成用金属を加熱しながら充填する工程とを備え、前記バンプ形成用金属を加熱する熱処理を、前記バンプ形成用金属を溶融するとともに前記バンプ形成用レジスト層のみにクラックを生じさせる温度で行い、その後前記バンプ形成用レジスト層を前記ソルダーレジスト層上より剥離することを最も主要な特徴とする。
本発明の配線基板の製造方法は、バンプ形成用金属を溶融する熱処理によってバンプ形成用レジスト層のみにクラックを生じさせるため、ソルダーレジスト層上よりバンプ形成用レジスト層のみを剥離することができるので、ソルダーレジスト層にダメージを与えることがなくなり、モジュール製品の信頼性の確保ができるという利点がある。またバンプ形成用レジスト層を剥離する液温度を従来技術よりも上昇させる必要がなく、バンプ形成用レジスト層の剥離装置は従来のものを使用することができ、プロセスコストの増大を抑制できる。
ソルダーレジスト層にダメージを与えることなくバンプ形成用レジストの除去を可能にして、モジュール製品の信頼性の確保するとともにプロセスの短時間化という目的を、バンプ形成用レジスト層のみにクラックを生じさせる温度で熱処理を行うことで実現した。
本発明の配線基板の製造方法に係る一実施例を、図1の製造工程図によって説明する。
図1(1)に示すように、基板11上に形成されたソルダーレジスト層12にこの基板11に形成された電極(図示せず)に連通するバンプ形成用の第1孔13を形成し、上記ソルダーレジスト層12上にバンプ形成用レジスト層14を形成する。上記ソルダーレジスト層12は、一般的に、エポキシ樹脂、ポリイミド樹脂が用いられている。上記バンプ形成用レジスト層14の材料としては、酸または酸化剤に難溶性の樹脂で、エポキシ樹脂、アクリル系樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂、ポリスルフォン樹脂、ポリエーテル樹脂などを用いることができるが、ソルダーレジスト層12との密着性に優れた材料を選択することが好ましく、例えばソルダーレジストと同種の材料を用いる。
上記工程の一例として、上記ソルダーレジスト材料には、主剤の成分は、エポキシ系樹脂34.0%、グリコール系溶剤23.6%、芳香族系溶剤14.0%、顔料20.3%、光重合開始剤4.8%、添加剤3.3%を有するものを用いた。このソルダーレジストは塗布、露光、現像後、150℃で60分のベーキング工程により最終硬化を行った。または上記ソルダーレジスト材料には、1−メトキシ−2−プロピルアセテート40.2%、ビスフェノールA型エポキシ樹脂中間体25.3%、ノボラック樹脂及び感光剤34.5%を有するものを用いた。このソルダーレジスト材料は塗布、露光、現像を行って、はんだバンプと上記電極とを接続する箇所を開口して第1孔13を形成した後、135℃で30分と205℃で135分のベーキング工程により最終硬化を行った。このように、上記ソルダーレジスト層12はソルダーレジストを塗布した後に行うベーキング工程により硬化されて形成される。
上記ソルダーレジスト材料としては、バンプ形成用レジストと同種のソルダーレジストであるアクリレート系樹脂でももちろん可能であり、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂、ポリスルフォン樹脂、ポリエーテル樹脂でも対応可能である。
その後、バンプ形成用レジスト層14を、例えば2層構造のレジストを使用して形成した。例えば、スピンコーターを用いて、上記ソルダーレジスト層12表面に、上記ソルダーレジスト層12表面と剥離しやすいアクリル系樹脂20%〜30%(乳酸エチル70%〜80%)含んだレジストを例えば約5μmの厚さに塗布した後、90℃でプリベークを行って、バンプ形成用レジスト層14の1層目を形成した。その後、アクリル系樹脂27%〜37%(多官能アクリレートA:15%〜21%、多官能アクリレートB:1%〜10%、感光剤A:3%〜21%、感光剤B:1%〜10%、乳酸エチル:32%〜42%)有するレジストを例えば40μm〜120μmの厚さに塗布した。ここでは、一例として約120μmの厚さに塗布した後、120℃でプリベークを行って、バンプ形成用レジスト層14の2層目を形成した。
上記バンプ形成用レジスト材料としては、半硬化状態で使用し、後工程で除去してしまう特徴を有していることから、アクリル系樹脂の他にも、エポキシ系樹脂、ポリイミド樹脂は対応可能である。
次に、図1(2)に示すように、上記バンプ形成用レジスト層14にバンプを形成するための第2孔を上記第1孔13上に形成するように、露光マスク31を用いて露光を行う。
続いて図1(3)に示すように、バンプ形成用レジスト層14の現像、ポスト露光、ポストベークを行い、上記第1孔13上のはんだバンプを形成する箇所に第2孔15を形成する。上記ポストベークは例えば100℃で行う。これによって、バンプ形成用レジスト層14の硬化処理が終了する。
このように、上記金属バンプ形成用レジスト層14のプリベークおよびポストベークでは80℃〜150℃の熱が加えられ、バンプ形成用レジスト層14の硬化が進行する。このバンプ形成用レジスト層14は、後の工程で行う金属バンプを形成するための金属を溶融させるリフロー時に加えられる熱によっても硬化が進行される。したがって、ポストベーク終了時においても、半硬化状態となっているのが特徴である。
次に、図1(4)に示すように、上記第2孔15および第1孔13を埋め込むようにバンプ形成用の金属を充填する。例えば、真空印刷機で真空度を例えば133Paまで下げ、上記第2孔15および第1孔13にバンプ形成用金属(例えばはんだペーストを用いる、以下、はんだペーストとして説明する)21を埋め込んだ。その際、バンプ形成用レジスト層14上の余剰なはんだペースト211は、例えばスキージ41によって除去する。
その後に、図2の熱処理(リフロー処理)温度と処理時間との関係図に一例を示すように、実装分野で標準的な鉛(Pb)フリーリフロープロファイルになるような温度プロファイル、例えば、プリヒートを150℃〜180℃で75秒〜90秒間行い、リフローのピーク温度を上記はんだペーストが溶融し、かつ上記バンプ形成用レジスト層14のみにクラックが生じる温度である260℃〜280℃に設定し、かつ230℃以上の温度を55秒〜75秒間保持するようにリフロー炉を調整してリフローを行った。
このように、従来技術で行われてきた通常のリフロー温度(240℃〜250℃)よりも10℃〜30℃程度高い温度でリフロー処理(熱処理)することにより、表面の金属バンプを形成するためのレジストにクラックもしくはソルダーレジストとの間に界面剥離を生じさせることができる。この界面剥離は、例えば、十分に硬化されていなかった(半硬化状態)のはんだバンプ用レジスト層14中の溶剤が気化して、その一部がはんだバンプ用レジスト層14と十分に硬化処理(ベーキング)がなされたソルダーレジスト層12との界面に溜まって生じたものと考えられる。したがって、はんだバンプ用レジスト層14を形成した時点では、十分な硬化処理を行わず、半硬化状態としておくことが重要である。一方、通常の金属を溶融させる温度(240℃〜250℃)でリフロー処理(熱処理)を行うと、バンプ形成用レジスト層14の硬化は進行していくが、クラックが生じない場合がある。他方、リフロー温度を280℃よりも高温にし過ぎると基板材料にダメージを与える可能性がある。したがって、上記温度範囲に設定した。
なお、参考として、従来技術のリフロー処理温度と処理時間との関係図を図3に示す。図3に示すように、例えば、プリヒートを150℃〜180℃で75秒〜90秒間行い、リフローのピーク温度を上記はんだペーストが溶融する温度である240℃〜250℃に設定し、かつ230℃以上の温度を20秒〜40秒間保持するようにリフロー炉を調整してリフローを行っていた。
上記プロセスでは、バンプ形成用レジスト層14にクラックや界面剥離が生じさせているが、その時点では、はんだ埋め込み、リフローによる金属の溶解は終了し、金属バンプは形成されていることから、クラックや界面剥離発生による問題は生じない。また、はんだが溶融された状態のときにバンプ形成用レジスト層14にクラックが発生したとしても、そのクラックの隙間は非常に狭いものであり、表面張力の大きな溶融はんだがクラック内に侵入することはなく、そのような事実がないことも確認している。
その後、図1(5)に示すように、アルカリ溶液を用いて、上記バンプ形成用レジスト層14〔前記図1(4)参照〕を上記ソルダーレジスト層12上より剥離する。この結果、ソルダーレジスト層12上に、基板11に形成された電極(図示せず)に第1孔13を通じて接続するものではんだペースト21からなるバンプ22が形成される。上記アルカリ溶液には、例えばDMSO(ジメチルスルフォキシド)を用いた。このDMSO(ジメチルスルフォキシド)を用いた剥離処理は、例えばDMSOの液温を、30℃〜50℃、処理時間を10分〜30分とすればよい。一例として、DMSOの液温を30℃とした場合、処理時間を10分〜30分間とすることで、バンプ形成用レジスト層14を完全に剥離することができた。一方、従来のリフロー処理を行ったバンプ形成用レジスト層の場合、DMSOの液温が30℃の低温では90分間処理しても剥離が完了せず、またDMSOの液温を80℃の高温にすると剥離は10分ほどで完了するが、有機基板の下地のソルダーレジスト層がエポキシ系樹脂34%を含んでいるため、DMSOで剥離時にダメージを受けてしまい、パターン間絶縁性などに問題を生じる可能性があった。そこで、上記リフロー条件およびDMSO処理条件を採用した。また、上記DMSOを用いてバンプ形成用レジスト層14を除去する工程では、1層目のレジストがまずDMSOにより膨潤し、2層目も含めたバンプ形成用レジスト層14全体をソルダーレジスト層12から除去することを容易にするという特長を持っている。なお、バンプ形成用レジスト層14は1層構造であっても上記同様なる剥離作用が得られる。
上記バンプ形成用レジスト層14のみを上記ソルダーレジスト層12上より除去する処理では、上記リフロー処理(熱処理)によって上記バンプ形成用レジスト層14にクラックもしくはバンプ形成用レジスト層14とソルダーレジスト層12との間に界面剥離を生じさせたことにより、アルカリ溶液に浸漬もしくはアルカリ溶液のスプレー処理を行うことにより、ソルダーレジスト層12とバンプ形成用レジスト層14との間の液の浸透性が良くなり、短時間で剥離することが可能となる。実験では、従来技術では30分以上かかっていた剥離処理が本発明の製造方法における剥離処理は10分程度となり、処理時間の大幅な短縮が可能となった。さらにアルカリ溶液の温度を高めることにより、さらなる処理時間の短縮が可能となる。その短時間化により、ソルダーレジスト層12へのアルカリ溶剤へのアタックも低減されるため、モジュール基板等の信頼性向上が図れる。このソルダーレジストのダメージについては、従来では青緑色の市販のソルダーレジストインクが白色化しダメージを受けていたものが、変色はほとんど起こらなかったことで確認ができている。
本発明の配線基板の製造方法は、通常のはんだバンプを形成する配線基板の製造方法という用途に適用するのに好適である。
11…基板、12…ソルダーレジスト層、13…第1孔、14…バンプ形成用レジスト層、15…第2孔
Claims (3)
- 基板上に形成されたソルダーレジスト層に前記基板に形成された電極に連通する第1孔を形成し、前記ソルダーレジスト層上にバンプ形成用レジスト層を形成する工程と、
前記バンプ形成用レジスト層にバンプを形成するための第2孔を前記第1孔上に形成する工程と、
前記第2孔および第1孔を埋め込むようにバンプ形成用金属を加熱しながら充填する工程とを備え、
前記バンプ形成用金属を加熱する熱処理を、前記バンプ形成用金属を溶融するとともに前記バンプ形成用レジスト層のみにクラックを生じさせる温度で行い、その後前記バンプ形成用レジスト層を前記ソルダーレジスト層上より剥離する
ことを特徴とする配線基板の製造方法。 - 前記ソルダーレジスト層はソルダーレジストを塗布した後に行うベーキング工程により硬化させて形成され、
前記バンプ形成用レジスト層はバンプ用レジストを塗布した後にベーキング工程を行う際に当該レジストの硬化温度よりも低い温度でベーキングを行うことで半硬化状態に形成される
ことを特徴とする請求項1記載の配線基板の製造方法。 - 前記バンプ形成用レジスト層は前記ソルダーレジスト層と同種の材料で形成される
ことを特徴とする請求項1記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004140800A JP2005322825A (ja) | 2004-05-11 | 2004-05-11 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004140800A JP2005322825A (ja) | 2004-05-11 | 2004-05-11 | 配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005322825A true JP2005322825A (ja) | 2005-11-17 |
Family
ID=35469862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004140800A Pending JP2005322825A (ja) | 2004-05-11 | 2004-05-11 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005322825A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2009119821A1 (ja) * | 2008-03-28 | 2011-07-28 | 太陽ホールディングス株式会社 | 硬化性樹脂組成物とその硬化物、およびプリント配線板 |
KR101258869B1 (ko) | 2009-09-04 | 2013-04-29 | 아페리오(주) | 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법 |
JP2017162979A (ja) * | 2016-03-09 | 2017-09-14 | 富士通株式会社 | バンプ形成用材料、電子部品の製造方法、半導体装置の製造方法、及び半導体装置 |
-
2004
- 2004-05-11 JP JP2004140800A patent/JP2005322825A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2009119821A1 (ja) * | 2008-03-28 | 2011-07-28 | 太陽ホールディングス株式会社 | 硬化性樹脂組成物とその硬化物、およびプリント配線板 |
JP5787516B2 (ja) * | 2008-03-28 | 2015-09-30 | 太陽ホールディングス株式会社 | 硬化性樹脂組成物とその硬化物、およびプリント配線板 |
KR101258869B1 (ko) | 2009-09-04 | 2013-04-29 | 아페리오(주) | 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법 |
JP2017162979A (ja) * | 2016-03-09 | 2017-09-14 | 富士通株式会社 | バンプ形成用材料、電子部品の製造方法、半導体装置の製造方法、及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6416324B2 (ja) | 配線基板の製造方法 | |
JP6416323B2 (ja) | 配線基板の製造方法 | |
JP2008182279A (ja) | ハンダバンプの形成方法および電子部品の製造方法 | |
JP2002093947A (ja) | 半導体装置およびその製造方法並びに半導体装置実装構造体 | |
KR20190000927U (ko) | 프린트 배선판 | |
JP2006210937A (ja) | ハンダバンプの形成方法 | |
CN110392491B (zh) | 一种防止盲孔内残留油墨的pcb阻焊制作方法 | |
JP2006287099A (ja) | レジスト付きプリント配線板の製造方法 | |
JP4087876B2 (ja) | ハンダバンプの形成方法 | |
JP2005322825A (ja) | 配線基板の製造方法 | |
KR20140005664U (ko) | 프린트 배선판 | |
JP2944523B2 (ja) | 印刷配線板の製造方法 | |
JP2003152316A (ja) | プリントボードのはんだ付け防止処理方法 | |
JPH066018A (ja) | プリント基板及びその製造方法 | |
JP4502214B2 (ja) | ハンダバンプの形成方法 | |
JP2005333162A (ja) | ハンダバンプの形成方法 | |
JP2014078633A (ja) | はんだバンプ形成方法 | |
JPH06132617A (ja) | プリント回路基板及びその製造方法 | |
JP2006203236A (ja) | ハンダバンプの形成方法 | |
JPH10247785A (ja) | 多層プリント基板の製造方法 | |
JPS6140087A (ja) | スル−ホ−ルプリント配線板の製法 | |
JPH10242655A (ja) | 多層プリント基板の製造方法 | |
JP2002202613A (ja) | 基板の製造方法 | |
JP2006157060A (ja) | ハンダバンプの形成方法 | |
JPH06291163A (ja) | 半導体装置及びその接続方法 |