JPH06132617A - プリント回路基板及びその製造方法 - Google Patents
プリント回路基板及びその製造方法Info
- Publication number
- JPH06132617A JPH06132617A JP27843992A JP27843992A JPH06132617A JP H06132617 A JPH06132617 A JP H06132617A JP 27843992 A JP27843992 A JP 27843992A JP 27843992 A JP27843992 A JP 27843992A JP H06132617 A JPH06132617 A JP H06132617A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- circuit pattern
- layer
- pattern
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 半田浴時のアンダーソルダーレジスト層の浮
き上がりを防止する。 【構成】 銅箔回路パターン１１、１１ａを形成した基
板１２のその回路パターン１１の凹部１１ｂに液状フォ
トソルダーレジストをスクリーン印刷により埋め込み、
そのレジスト１６上に、前記回路パターンのポジフィル
ムを重ねてＵＶ照射して凹部１１ｂ内のレジスト１６の
みを硬化させたのち、パターン１１、１１ａ上のレジス
ト１６を溶解除去する。この上に、グランドパターンの
上面を除いて熱硬化性アンダーソルダーレジスト層１３
ａ、１３ｂをスクリーン印刷し、その上に、導電ペース
トをスクリーン印刷して導電層１４を形成し、その上に
オーバソルダーレジスト層１５をスクリーン印刷する。
このプリント回路基板Ｐは、回路パターン１１と熱硬化
性アンダーソルダーレジスト層１３ａが接し、そのレジ
スト層１３ａは密着性がよいため、半田浴をしても浮き
上がる恐れはない。
き上がりを防止する。 【構成】 銅箔回路パターン１１、１１ａを形成した基
板１２のその回路パターン１１の凹部１１ｂに液状フォ
トソルダーレジストをスクリーン印刷により埋め込み、
そのレジスト１６上に、前記回路パターンのポジフィル
ムを重ねてＵＶ照射して凹部１１ｂ内のレジスト１６の
みを硬化させたのち、パターン１１、１１ａ上のレジス
ト１６を溶解除去する。この上に、グランドパターンの
上面を除いて熱硬化性アンダーソルダーレジスト層１３
ａ、１３ｂをスクリーン印刷し、その上に、導電ペース
トをスクリーン印刷して導電層１４を形成し、その上に
オーバソルダーレジスト層１５をスクリーン印刷する。
このプリント回路基板Ｐは、回路パターン１１と熱硬化
性アンダーソルダーレジスト層１３ａが接し、そのレジ
スト層１３ａは密着性がよいため、半田浴をしても浮き
上がる恐れはない。
Description
【０００１】
【産業上の利用分野】この発明は、ノイズ（ＥＭＩ）対
策を施したプリント回路基板であって、そのプリント回
路基板に半田槽ディピング法により回路素子を実装する
際、その熱で回路パターンとアンダーソルダーレジスト
層との界面で密着不良によるレジスト層の浮き上がりが
生ずることのないプリント回路基板に関するものであ
る。
策を施したプリント回路基板であって、そのプリント回
路基板に半田槽ディピング法により回路素子を実装する
際、その熱で回路パターンとアンダーソルダーレジスト
層との界面で密着不良によるレジスト層の浮き上がりが
生ずることのないプリント回路基板に関するものであ
る。
【０００２】
【従来の技術及びその課題】これまでのノイズ対策プリ
ント回路基板Ｑの断面構造は、図８に示すように、回路
パターン１を形成した基板２の上面に液状フォトソルダ
ーレジスト６を塗布して紫外線照射により硬化し、次い
で、その上にアンダーソルダーレジスト層３を少なくと
も一層設け、その上に導電ペーストを塗布した導電層４
及びオーバソルダーレジスト層５を設けてなるものが一
般的である。
ント回路基板Ｑの断面構造は、図８に示すように、回路
パターン１を形成した基板２の上面に液状フォトソルダ
ーレジスト６を塗布して紫外線照射により硬化し、次い
で、その上にアンダーソルダーレジスト層３を少なくと
も一層設け、その上に導電ペーストを塗布した導電層４
及びオーバソルダーレジスト層５を設けてなるものが一
般的である。
【０００３】上記液状フォトソルダーレジスト６は、流
動性に富むため、回路パターン１の凹部１ｂにも円滑に
流れ込み、その役目を十分に果すが、銅箔との密着性が
悪い欠点を有する。このため、このプリント回路基板Ｑ
に、半田浴ディッピングにより、回路素子を実装する
際、その半田浴の熱で、レジスト層６が回路パターン１
から剥れ、回路パターン１とレジスト６との間で浮き上
がりが生ずる場合がある。浮き上がりが生ずると、その
レジスト６の剥離が簡単に生じ、剥離が生じれば、隣接
する回路パターン１間の短絡が生じる。
動性に富むため、回路パターン１の凹部１ｂにも円滑に
流れ込み、その役目を十分に果すが、銅箔との密着性が
悪い欠点を有する。このため、このプリント回路基板Ｑ
に、半田浴ディッピングにより、回路素子を実装する
際、その半田浴の熱で、レジスト層６が回路パターン１
から剥れ、回路パターン１とレジスト６との間で浮き上
がりが生ずる場合がある。浮き上がりが生ずると、その
レジスト６の剥離が簡単に生じ、剥離が生じれば、隣接
する回路パターン１間の短絡が生じる。
【０００４】このレジスト６の浮き上がりを防止する手
段として、銅箔（回路パターン１）との密着性のよい熱
硬化性のソルダーレジストを使用することが考えられる
が、その熱硬化性レジストは流動性が劣るため、回路パ
ターン１の凹部１ｂに円滑に流れ込まず、その役目を果
せない恐れがある。
段として、銅箔（回路パターン１）との密着性のよい熱
硬化性のソルダーレジストを使用することが考えられる
が、その熱硬化性レジストは流動性が劣るため、回路パ
ターン１の凹部１ｂに円滑に流れ込まず、その役目を果
せない恐れがある。
【０００５】今日、電子回路の高集積化が進むととも
に、回路パターン１の形成においても、写真製版技術
（フォトリソグラフィック技術）の進歩と相まって回路
パターン１のファインピッチ化が進み、そのピッチは３
００μｍ以下になってきている。そのなかでも、クワッ
ドフラットパッケージ（ＱＦＰ）型ＩＣの実装部分では
この傾向は一層強くなり、ＱＦＰのリードのピッチに合
わせて２００μｍ程度にまでなってきている。このよう
なファインピッチのプリント回路においては、上記熱硬
化性のレジスト６では回路パターン凹部１ｂに十分に流
れ込ます（埋め込む）のは不可能に近い。
に、回路パターン１の形成においても、写真製版技術
（フォトリソグラフィック技術）の進歩と相まって回路
パターン１のファインピッチ化が進み、そのピッチは３
００μｍ以下になってきている。そのなかでも、クワッ
ドフラットパッケージ（ＱＦＰ）型ＩＣの実装部分では
この傾向は一層強くなり、ＱＦＰのリードのピッチに合
わせて２００μｍ程度にまでなってきている。このよう
なファインピッチのプリント回路においては、上記熱硬
化性のレジスト６では回路パターン凹部１ｂに十分に流
れ込ます（埋め込む）のは不可能に近い。
【０００６】この発明は、以上の点に鑑み、回路パター
ン凹部へのレジストにフォトソルダーレジストを使用
し、その上記浮き上がりを防止することを課題とする。
ン凹部へのレジストにフォトソルダーレジストを使用
し、その上記浮き上がりを防止することを課題とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、この発明にあっては、基板の少なくとも片面に回路
パターンが形成され、その回路パターンの凹部にフォト
ソルダーレジストがその上面を回路パターン上面に至ら
ないように埋め込み硬化され、そのレジスト及び回路パ
ターン上に、グランドパターン上を除いて熱硬化性アン
ダーソルダーレジスト層が設けられ、その上に、グラン
ドパターンに接する導電層が設けられ、さらにその上に
熱硬化性オーバソルダーレジスト層が設けられた構成と
したのである。
に、この発明にあっては、基板の少なくとも片面に回路
パターンが形成され、その回路パターンの凹部にフォト
ソルダーレジストがその上面を回路パターン上面に至ら
ないように埋め込み硬化され、そのレジスト及び回路パ
ターン上に、グランドパターン上を除いて熱硬化性アン
ダーソルダーレジスト層が設けられ、その上に、グラン
ドパターンに接する導電層が設けられ、さらにその上に
熱硬化性オーバソルダーレジスト層が設けられた構成と
したのである。
【０００８】上記構成のプリント回路基板は、回路パタ
ーンを形成した基板のその回路パターンの凹部に液状フ
ォトソルダーレジストを埋め込み、その基板上に、前記
回路パターンのポジフィルムをそのポジ部分と回路パタ
ーンをぴったり重ねて紫外線露光して前記レジストを硬
化させたのち、現象して硬化していないレジストを溶解
除去し、その上に、グランドパターンの上面を除いて熱
硬化性アンダーソルダーレジスト層を塗布し、更に、そ
のレジストを加熱硬化後、その上に、導電ペーストを塗
布して導電層を形成し、さらにその上にオーバソルダー
レジスト層を塗布して製作し得る。
ーンを形成した基板のその回路パターンの凹部に液状フ
ォトソルダーレジストを埋め込み、その基板上に、前記
回路パターンのポジフィルムをそのポジ部分と回路パタ
ーンをぴったり重ねて紫外線露光して前記レジストを硬
化させたのち、現象して硬化していないレジストを溶解
除去し、その上に、グランドパターンの上面を除いて熱
硬化性アンダーソルダーレジスト層を塗布し、更に、そ
のレジストを加熱硬化後、その上に、導電ペーストを塗
布して導電層を形成し、さらにその上にオーバソルダー
レジスト層を塗布して製作し得る。
【０００９】上記導電塗料には、銀ペーストのみなら
ず、本出願人に係る特願平２−１１２２２２号、同２−
８５１５３号、同３−１２９９７１号等で示した銅ペー
ストなどを使用し得る。
ず、本出願人に係る特願平２−１１２２２２号、同２−
８５１５３号、同３−１２９９７１号等で示した銅ペー
ストなどを使用し得る。
【００１０】
【作用】上記のごとく構成する本発明にあっては、フォ
トソルダーレジストは、回路パターンの凹部のみに充填
し、回路パターン上面には塗布せず、その上には回路パ
ターンに対し密着性が良く且つ電気絶縁の信頼性のある
熱硬化性アンダーソルダーレジストを直接に設けている
ので、上記のようなレジストの剥離による浮き上がりは
生じない。
トソルダーレジストは、回路パターンの凹部のみに充填
し、回路パターン上面には塗布せず、その上には回路パ
ターンに対し密着性が良く且つ電気絶縁の信頼性のある
熱硬化性アンダーソルダーレジストを直接に設けている
ので、上記のようなレジストの剥離による浮き上がりは
生じない。
【００１１】
【実施例】次に、本発明の実施例を図面とともに説明す
る。
る。
【００１２】まず、図１に示すように、従来周知のサブ
トラクティブ法、アディティブ法等により基板１２上
に、電力および信号の回路パターン１１およびグラント
パターン１１ａを形成し、図２に示すように、その上
に、液状フォトソルダーレジスト１６（例えば、太陽イ
ンキ製造（株）商品名：ＰＳＲ４０００）をスクリーン
印刷又はスプレー法によりコーティングする。このと
き、レジスト１６は回路パターン１１、１１ａ上面に極
力被らないようにする。しかし、このスクリーン印刷等
によれば、図２のごとく、レジスト１６が回路パターン
１１、１１ａの端に盛り上がるのは避けがたい。
トラクティブ法、アディティブ法等により基板１２上
に、電力および信号の回路パターン１１およびグラント
パターン１１ａを形成し、図２に示すように、その上
に、液状フォトソルダーレジスト１６（例えば、太陽イ
ンキ製造（株）商品名：ＰＳＲ４０００）をスクリーン
印刷又はスプレー法によりコーティングする。このと
き、レジスト１６は回路パターン１１、１１ａ上面に極
力被らないようにする。しかし、このスクリーン印刷等
によれば、図２のごとく、レジスト１６が回路パターン
１１、１１ａの端に盛り上がるのは避けがたい。
【００１３】つぎに、図３に示すように、レジスト１６
上に、前記回路パターン１１、１１ａのポジフィルム１
７をそのポジ部分と回路パターン１１、１１ａをぴった
り重ねて、紫外線（ＵＶ）露光し、回路パターン１１、
１１ａの凹部１１ｂのレジスト１６を硬化する。この基
板をアルカリ現象して、図４に示すように回路パターン
１１、１１ａ上面のレジスト１６を溶解除去し、水洗、
乾燥（ポストキュア）する。この状態の基板の回路パタ
ーン１１、１１ａ上面にはレジスト１６が存在せず、回
路パターン１１、１１ａとレジスト６の上面は面一とな
っている。
上に、前記回路パターン１１、１１ａのポジフィルム１
７をそのポジ部分と回路パターン１１、１１ａをぴった
り重ねて、紫外線（ＵＶ）露光し、回路パターン１１、
１１ａの凹部１１ｂのレジスト１６を硬化する。この基
板をアルカリ現象して、図４に示すように回路パターン
１１、１１ａ上面のレジスト１６を溶解除去し、水洗、
乾燥（ポストキュア）する。この状態の基板の回路パタ
ーン１１、１１ａ上面にはレジスト１６が存在せず、回
路パターン１１、１１ａとレジスト６の上面は面一とな
っている。
【００１４】次いでこの基板上に、図５に示すようにグ
ランドパターン１１ａの上面を除いて第１の熱硬化性ア
ンダーソルダーレジスト１３ａ（例えば太陽インキ製造
（株）商品名：Ｓ−２２２）をスクリーン印刷法により
塗布し、そのレジスト１３ａを１５０℃×２０分エアー
オーブンして硬化し、更にその上に、図６に示すよう
に、第２の熱硬化性アンダーソルダーレジスト層１３ｂ
（同Ｓ−２２２）を第１のアンダーソルダーレジスト層
１３ａのグランドパターン１１ａ上の端から少し後退さ
せてスクリーン印刷法により塗布し、同じく硬化させ
る。
ランドパターン１１ａの上面を除いて第１の熱硬化性ア
ンダーソルダーレジスト１３ａ（例えば太陽インキ製造
（株）商品名：Ｓ−２２２）をスクリーン印刷法により
塗布し、そのレジスト１３ａを１５０℃×２０分エアー
オーブンして硬化し、更にその上に、図６に示すよう
に、第２の熱硬化性アンダーソルダーレジスト層１３ｂ
（同Ｓ−２２２）を第１のアンダーソルダーレジスト層
１３ａのグランドパターン１１ａ上の端から少し後退さ
せてスクリーン印刷法により塗布し、同じく硬化させ
る。
【００１５】このようにして回路パターン１１、グラン
ドパターン１１ａ上にアンダーソルダーレジスト層１３
ａ、１３ｂを設けた上に、図７に示すように下記（Ａ）
乃至（Ｄ）の配合の導電銅ペーストをスクリーン印刷法
により塗布して導電層１４を形成し、さらにその上に熱
硬化性オーバソルダーレジスト層１５（同Ｓ−２２２）
を同様の手法により塗布して本発明のプリント回路基板
Ｐをうる。
ドパターン１１ａ上にアンダーソルダーレジスト層１３
ａ、１３ｂを設けた上に、図７に示すように下記（Ａ）
乃至（Ｄ）の配合の導電銅ペーストをスクリーン印刷法
により塗布して導電層１４を形成し、さらにその上に熱
硬化性オーバソルダーレジスト層１５（同Ｓ−２２２）
を同様の手法により塗布して本発明のプリント回路基板
Ｐをうる。
【００１６】記 （Ａ）０．０５〜０．２重量部のチタネート、ジルコネ
ート、またはその混合物により表面被覆した、金属銅粉
１００重量部 （Ｂ）レゾール型フェノール樹脂５〜３３重量部 （Ｃ）アミノ化合物０．５〜３．５重量部 （Ｄ）キレート層形成剤３．０〜１０重量部。
ート、またはその混合物により表面被覆した、金属銅粉
１００重量部 （Ｂ）レゾール型フェノール樹脂５〜３３重量部 （Ｃ）アミノ化合物０．５〜３．５重量部 （Ｄ）キレート層形成剤３．０〜１０重量部。
【００１７】このプリント回路基板Ｐにおいては、アン
ダーソルダーレジスト層１３ａ、１３ｂが順次後退し
て、そのレジスト層１３ａ、１３ｂのグランドパターン
１１ａに向う上面が傾斜面となっているため、導電銅ペ
ーストがグランドパターン１１ａに向ってスムースに塗
布されて導電層１４が確実にグランドパターン１１ａに
接続される。
ダーソルダーレジスト層１３ａ、１３ｂが順次後退し
て、そのレジスト層１３ａ、１３ｂのグランドパターン
１１ａに向う上面が傾斜面となっているため、導電銅ペ
ーストがグランドパターン１１ａに向ってスムースに塗
布されて導電層１４が確実にグランドパターン１１ａに
接続される。
【００１８】また、回路パターン１とレジスト１６の上
面が面一となるため、その上のレジスト層１３ａ、１３
ｂを平滑かつ均一とし得て、回路パターン１上面全域の
レジスト層１３の厚みが均一となり、十分な絶縁性を担
保し得るとともに、導電層１４も平滑かつ均一に塗布す
ることが可能となって、前記レジスト１３ｂの後退とと
もに、導電層１４とグランドパターン１１ａとの接続部
における凸凹を緩和して、その接続性を向上させてい
る。因みに、回路パターン１上の凹凸がレジスト層１３
ａ等にそのまま生じると、回路パターン１の肩部のレジ
スト層が薄くなり、絶縁不良の原因となったり、導電層
１４も薄くなって、電気抵抗が高くなる。
面が面一となるため、その上のレジスト層１３ａ、１３
ｂを平滑かつ均一とし得て、回路パターン１上面全域の
レジスト層１３の厚みが均一となり、十分な絶縁性を担
保し得るとともに、導電層１４も平滑かつ均一に塗布す
ることが可能となって、前記レジスト１３ｂの後退とと
もに、導電層１４とグランドパターン１１ａとの接続部
における凸凹を緩和して、その接続性を向上させてい
る。因みに、回路パターン１上の凹凸がレジスト層１３
ａ等にそのまま生じると、回路パターン１の肩部のレジ
スト層が薄くなり、絶縁不良の原因となったり、導電層
１４も薄くなって、電気抵抗が高くなる。
【００１９】なお、上記アンダーソルダーレジスト層１
３ｂ、導電銅ペースト層１４、オーバソルダーレジスト
層１５の形成の際には、アンダーソルダーレジスト層１
３ａと同様に公知の方法・装置によりその都度加熱硬化
処理をすることは言うまでもない。
３ｂ、導電銅ペースト層１４、オーバソルダーレジスト
層１５の形成の際には、アンダーソルダーレジスト層１
３ａと同様に公知の方法・装置によりその都度加熱硬化
処理をすることは言うまでもない。
【００２０】このノイズ対策プリント回路基板Ｐと、従
来のノイズ対策プリント回路基板Ｑから５個のサンプル
をそれぞれ採取し、２６０℃±５deg の半田浴に５sec
５回浸せきしたのち、浮き上がりの有無を目視で観察し
た。その結果、実施例のものＰはいずれも浮き上がりが
認められず、従来のものＱは５個の内３個に浮き上がり
が認められた。
来のノイズ対策プリント回路基板Ｑから５個のサンプル
をそれぞれ採取し、２６０℃±５deg の半田浴に５sec
５回浸せきしたのち、浮き上がりの有無を目視で観察し
た。その結果、実施例のものＰはいずれも浮き上がりが
認められず、従来のものＱは５個の内３個に浮き上がり
が認められた。
【００２１】実施例では、図２のごとく、液状フォトソ
ルダーレジスト１６を回路パターン１１、１１ａと極力
面一となるようにしたが、図８のレジスト６のように、
回路パターン１１、１１ａ上に被さるようにしても、ポ
ジフィルム１７を介したＵＶ照射によって、凹部１１ｂ
内のみのレジスト１６が硬化し、回路パターン１１上の
レジスト１６は溶解除去されるため、上記浮き上がりは
防止し得る。
ルダーレジスト１６を回路パターン１１、１１ａと極力
面一となるようにしたが、図８のレジスト６のように、
回路パターン１１、１１ａ上に被さるようにしても、ポ
ジフィルム１７を介したＵＶ照射によって、凹部１１ｂ
内のみのレジスト１６が硬化し、回路パターン１１上の
レジスト１６は溶解除去されるため、上記浮き上がりは
防止し得る。
【００２２】
【発明の効果】この発明は以上のように構成したので、
レジストの浮き上がりが生じず、安定したノイズ対策の
施されたものとなる。
レジストの浮き上がりが生じず、安定したノイズ対策の
施されたものとなる。
【図１】一実施例の製作説明用縦断面図
【図２】同実施例の製作説明用縦断面図
【図３】同実施例の製作説明用縦断面図
【図４】同実施例の製作説明用縦断面図
【図５】同実施例の製作説明用縦断面図
【図６】同実施例の製作説明用縦断面図
【図７】同実施例の縦断面図
【図８】従来のノイズ対策プリント回路基板の縦断面図
Ｐ この発明に係わるプリント回路基板 Ｑ 従来のプリント回路基板 １、１１ 回路パターン １１ａ グランドパターン １１ｂ 回路パターン凹部 ２、１２ 基板 ３、１３ａ、１３ｂ アンダーソルダーレジスト層 ４、１４ 導電層 ５、１５ オーバソルダーレジスト層 １６ フォトソルダーレジスト １７ 回路パターンのポジフィルム
Claims (2)
- 【請求項１】 基板の少なくとも片面に回路パターンが
形成され、その回路パターンの凹部にフォトソルダーレ
ジストがその上面を回路パターン上面に至らないように
埋め込み硬化され、そのレジスト及び回路パターン上
に、グランドパターン上を除いて熱硬化性アンダーソル
ダーレジスト層が設けられ、その上に、グランドパター
ンに接する導電層が設けられ、さらにその上にオーバソ
ルダーレジスト層が設けられたプリント回路基板。 - 【請求項２】 回路パターンを形成した基板のその回路
パターンの凹部に液状フォトソルダーレジストを埋め込
み、その基板上に、前記回路パターンのポジフィルムを
そのポジ部分と回路パターンをぴったり重ねて紫外線露
光して前記レジストを硬化させたのち、現象して硬化し
ていないレジストを溶解除去し、その上に、グランドパ
ターンの上面を除いて熱硬化性アンダーソルダーレジス
ト層を塗布し、更に、そのレジストを加熱硬化後、その
上に、導電ペーストを塗布して導電層を形成し、さらに
その上にオーバソルダーレジスト層を塗布して請求項１
記載のプリント回路基板を製造する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27843992A JPH06132617A (ja) | 1992-10-16 | 1992-10-16 | プリント回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27843992A JPH06132617A (ja) | 1992-10-16 | 1992-10-16 | プリント回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132617A true JPH06132617A (ja) | 1994-05-13 |
Family
ID=17597359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27843992A Pending JPH06132617A (ja) | 1992-10-16 | 1992-10-16 | プリント回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132617A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049076A (ja) * | 2005-08-12 | 2007-02-22 | Nippon Mektron Ltd | 混成多層回路基板の製造方法 |
| JP2012227556A (ja) * | 2012-08-20 | 2012-11-15 | Tatsuta Electric Wire & Cable Co Ltd | シールド層付リジッド配線基板及びその製造方法 |
| CN104134402A (zh) * | 2014-07-29 | 2014-11-05 | 博敏电子股份有限公司 | 一种耐久性强的标示牌及其制造方法 |
-
1992
- 1992-10-16 JP JP27843992A patent/JPH06132617A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049076A (ja) * | 2005-08-12 | 2007-02-22 | Nippon Mektron Ltd | 混成多層回路基板の製造方法 |
| JP2012227556A (ja) * | 2012-08-20 | 2012-11-15 | Tatsuta Electric Wire & Cable Co Ltd | シールド層付リジッド配線基板及びその製造方法 |
| CN104134402A (zh) * | 2014-07-29 | 2014-11-05 | 博敏电子股份有限公司 | 一种耐久性强的标示牌及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8288266B2 (en) | Circuitized substrate assembly | |
| JPH06132617A (ja) | プリント回路基板及びその製造方法 | |
| JPH04186792A (ja) | プリント配線板およびその製造方法 | |
| JPH09232741A (ja) | プリント配線板 | |
| TWM590842U (zh) | 具有抗雷射填縫層的電路結構 | |
| JPS58134497A (ja) | 印刷配線板の製造方法及び印刷配線板 | |
| TWM590841U (zh) | 具有填縫層的電路結構 | |
| KR100714773B1 (ko) | 인쇄회로기판의 솔더 레지스트층 형성 방법 | |
| JP3616657B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| TWI722572B (zh) | 具有填縫層的電路結構及其製法 | |
| JP2004296465A (ja) | ソルダーレジスト膜形成回路基板及びその製造方法 | |
| TWI708538B (zh) | 具有抗雷射填縫層的電路結構及其製法 | |
| KR20150107141A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JPH04318993A (ja) | プリント配線板およびその製造方法 | |
| JPH05259614A (ja) | プリント配線板の樹脂埋め法 | |
| JPH0946027A (ja) | プリント配線板のレジスト印刷方法 | |
| JPH11307934A (ja) | 多層プリント配線板及びその製造方法 | |
| JPH08264955A (ja) | 多層回路基板及びその製造方法 | |
| JP2000309151A (ja) | ペースト状物質の印刷方法 | |
| JP2002231756A (ja) | チップ部品の実装構造 | |
| JPH01295489A (ja) | 印刷配線板の製造法及びその製造法によって得られる配線板 | |
| JPH08316602A (ja) | 回路基板 | |
| JPH0430494A (ja) | 印刷配線板及びその製造法 | |
| JPH0382095A (ja) | 半導体ｉｃの接続方法 | |
| JP2586790B2 (ja) | 印刷配線板の製造方法 |