JP2011009795A - 半導体装置 - Google Patents

Abstract

【課題】半導体装置においてクラックによるシールリング破壊をより効率良く強力に防止する。
【解決手段】比誘電率が３．５未満の低誘電率膜を含む半導体装置であって、平面的に見て閉ループ形となる水分遮蔽壁であるシールリング１２３を１本以上備え、シールリング１２３のうち少なくとも１本は、チップコーナー４近傍においてシールリング凸形部１０を含み、シールリング凸形部１０は前記閉ループ形の内側に凸形状となっており、平面的に見て閉ループ形となる水分遮蔽壁でありかつシールリング１２３を取り囲む外部シールリング２５をさらに備え、シールリング１２３と外部シールリング２５とは平面的に見て分離されている。
【選択図】図１２

Description

本発明は、半導体装置に関するものである。

半導体装置の微細化が進むことにより、銅配線の寄生容量がトランジスタ自体の入出力容量と同等の大きさになってしまい、素子動作の高速化の妨げとなっている。そこで、従来の酸化珪素（ＳｉＯ₂、比誘電率ｋ≒４）よりも比誘電率が低い絶縁膜を導入すること
が盛んに検討されている。しかし、比誘電率ｋが小さくなると、絶縁膜の機械的強度が劣る。特に比誘電率ｋが３．５より小さくなると十分な機械的強度が確保できなくなるため問題となっていた。以下、本発明においては、比誘電率ｋが３．５より小さい膜を「低誘電率膜」と呼ぶものとする。

半導体装置をパッケージ化した後の熱サイクル試験においては、たとえば−６５℃から１５０℃まで温度を変化させるため、低誘電体膜はレジン部分からストレスを受け、その結果、低誘電体膜が剥離してしまう場合があった。低誘電体膜の機械的強度が弱いほど剥離は顕著となる。また、場所に関していうと、特にストレスが集中するチップコーナー近傍で剥離が顕著である。

一般に、半導体装置のチップは、内部に水分が浸入するとデバイスの動作特性を劣化させてしまうので、チップ外周側面からの水分浸入を防止するためにシールリング（「ガードリング」ともいう。）と呼ばれるパタンが形成されている。シールリングとしては、チップ内に用いられているコンタクト、配線などの金属部分が上下方向に並び、これら各層の間をやはり金属の溝状構造でつないで金属の壁のように構成したものが平面的に見て閉ループ状となるように配置されている。シールリングは、平面的に見てチップの外周から一定間隔をあけて外周に沿った四角形となる。

上述のようにレジンから受けるストレスにより低誘電率膜が破壊されると、やがてクラックは進展し、シールリングに達する。クラックがシールリングに達すると、シールリングは容易に破壊されてしまう。シールリングが一旦破壊されると、チップ内部に水分が浸透し、デバイスの動作に支障をきたす。さらに極端な例ではクラックは５００μｍも進行し、チップ内部の配線を直接切断する場合もある。

クラックがシールリングを破壊することを防止するために、いくつかの技術が提案されている。たとえば、米国特許ＵＳ６，３６５，９５８Ｂ１号（特許文献１）には、格子配線が上下方向に重なって複数層配置され、上下に隣接する格子配線同士は金属からなるビアで接続された構造の部材を、クラック進行を止める犠牲パタンとしてシールリングより外側に配置することが開示されている。米国特許ＵＳ５，５７２，０６７号（特許文献２）には、チップのコーナーから中心に向かう向きに平行な下層配線とこれに垂直な向きの上層配線とが交差し、互いにビアによって接続された犠牲コーナー構造をチップコーナー部に配置することが開示されている。米国特許出願公開ＵＳ２００４／０００２１９８Ａ１号（特許文献３）には、非四角形のシールリングを用い、かつ、シールリングのチップコーナー部において、下層配線と上層配線とを格子状に接続したダミー金属パタンをシールリング両側に置くことが開示されている。

特開２００４−１７２１６９号公報（特許文献４）には、下層配線と上層配線とをビアによって接続した補強パタンや、銅からなる壁状の補強パタンをチップコーナー近傍に配置することが開示されている。

米国特許ＵＳ６，３６５，９５８Ｂ１号 米国特許ＵＳ５，５７２，０６７号 米国特許出願公開ＵＳ２００４／０００２１９８Ａ１号 特開２００４−１７２１６９号公報

上述のようにそれぞれ提案されている技術によってチップコーナー近傍に犠牲パタンとなる構造を配置したとしてもクラックによってシールリングが破壊されることを十分に防止できていなかった。また、犠牲パタンをあまり大きくすると回路などを配置する面積が狭くなるという問題もあった。

そこで、本発明は、クラックによるシールリング破壊をより効率良く強力に防止することができる半導体装置を提供することを目的とする。

上記目的を達成するため、本発明に基づく半導体装置は、比誘電率が３．５未満の低誘電率膜を含む半導体装置であって、平面的に見て閉ループ形となる水分遮蔽壁であるシールリングを１本以上備え、上記シールリングのうち少なくとも１本は、チップコーナー近傍においてシールリング凸形部を含み、上記シールリング凸形部は上記閉ループ形の内側に凸形状となっており、平面的に見て閉ループ形となる水分遮蔽壁でありかつ上記シールリングを取り囲む外部シールリングをさらに備え、上記シールリングと上記外部シールリングとは平面的に見て分離されている。

本発明によれば、チップコーナーを起点として広がるように進行してくるクラックに対して、実際のクラック先端が描く形状により近い形でシールリングがぶつかることとなるので、クラックの進行をより効率良く防ぐことができる。

発明者らが見出したクラックの進行状態を説明するために示した半導体装置の部分断面図である。 発明者らが見出したクラックの進行状態を説明するために示した半導体装置の部分平面図である。 発明者らが見出したクラックの性質の第１の説明図である。 発明者らが見出したクラックの性質の第２の説明図である。 本発明に基づく実施の形態１における半導体装置の部分平面図である。 本発明に基づく実施の形態１における半導体装置の部分断面図である。 本発明に基づく実施の形態１における半導体装置の他の例の部分断面図である。 本発明に基づく実施の形態１における半導体装置のさらに他の例の部分平面図である。 本発明に基づく実施の形態２における半導体装置の部分平面図である。 本発明に基づく実施の形態３における半導体装置の部分平面図である。 本発明に基づく実施の形態４における半導体装置の部分平面図である。 本発明に基づく実施の形態５における半導体装置の部分平面図である。 本発明に基づく実施の形態６における半導体装置の部分平面図である。

まず、本発明をなすに先立って、発明者らはクラックがどのように発生しているかを詳細に検証した。その結果わかった実際のクラックの発生状態を、図１、図２を参照して説明する。図１では、半導体装置のチップコーナー近傍の断面図を示す。半導体装置基板１００の上側に、下から順に酸化珪素膜１０１、炭窒化珪素膜１０２、酸化珪素膜１０３、炭窒化珪素膜１０４ａ、低誘電率膜１０５ａ、炭窒化珪素膜１０４ｂ、低誘電率膜１０５ｂ、炭窒化珪素膜１０４ｃ、低誘電率膜１０５ｃ、炭窒化珪素膜１０４ｄ、酸化珪素膜１０６、炭窒化珪素膜１０４ｅ、酸化珪素膜１０７ａ、酸化珪素膜１０７ｂ、窒化珪素膜１０８が積層されている。酸化珪素膜１０１を貫通するようにコンタクト１１０が配置されている。酸化珪素膜１０１の上側に銅配線１１１が配置されている。低誘電率膜１０５ａを貫通して銅配線１１１に対して上から接続するように層間接続部１１２が設けられている。層間接続部１１２の上側で低誘電率膜１０５ａの中に埋め込まれるように銅配線１１３が配置されている。さらに上に向かって同様に繰り返しながら、層間接続部１１４、銅配線１１５、層間接続部１１６、銅配線１１７が順に配置されている。酸化珪素膜１０６を貫通して銅配線１１７に対して上から接続するように層間接続部１１８が配置されている。層間接続部１１８の上側で酸化珪素膜の中に埋め込まれるように銅配線１１９が配置されている。酸化珪素膜１０７ａを貫通して銅配線１１９に対して上から接続するように層間接続部１２０が配置されている。層間接続部１２０の上側にアルミニウム配線１２１が配置されている。アルミニウム配線１２１は酸化珪素膜１０７ａの上側に載るように配置され、酸化珪素膜１０７ｂによって覆われている。チップの端に近いところには酸化珪素膜１０７ｂおよび窒化珪素膜１０８を掘り抜くように窒化珪素膜剥離防止溝１２２が設けられている。コンタクト１１０からアルミニウム配線１２１までが壁状となっており、水分浸入を防止するためのシールリング１２３を構成している。

熱サイクル試験では上側を覆うレジン（図示せず）の収縮に引っ張られて矢印２の向きに力が加わる。低誘電率膜は機械的強度が弱いので、チップコーナーを起点としてクラック１が発生する。発明者らは低誘電率膜のクラックを詳細に調べた結果、以下のことを見出した。

まず第一に、クラック１は特に低誘電率膜の下側の界面で発生しやすいことがわかった。さらに発明者らは、クラック１は複数ある低誘電率膜のうちの最も下にある低誘電率膜において発生する確率が最も高いことを突き止めた。

第二に、平面的に見たクラックの進行時の形状の実態を明らかにした。この半導体装置の平面図を図２に示す。従来の考え方では、チップコーナー４を起点とするクラックの先端はチップコーナー４を挟む２つの辺にそれぞれ４５°の角度をなす直線２２の状態で矢印２０の向きに進行すると考えられていたが、発明者らは、実際にはクラックの先端は単なる直線ではなく、矢印２１の向きに折れ線２４ａから折れ線２４ｂへと広がるように進行することを見出した。

第三に、クラックは、図３に示すように低誘電率膜１０５ａの下側の界面で発生してそのままこの界面に沿って進行していくだけでなく、図４に示すように進行した先で低誘電率膜１０５ａを完全に遮るような銅配線１１１に出会った場合には、銅配線１１１の上側を乗り越えてさらに低誘電率膜１０５ｂに沿って進行することもわかった。

これらの知見に基づいて、本発明はなされた。
（実施の形態１）
（構成）
図５、図６を参照して、本発明に基づく実施の形態１における半導体装置について説明する。この半導体装置は、比誘電率が３．５未満の低誘電率膜１０５ａ，１０５ｂ，１０５ｃを含む半導体装置であって、平面的に見て閉ループ形となる水分遮蔽壁であるシールリング１２３を１本以上備え、シールリング１２３のうち少なくとも１本は、チップコーナー４近傍において内向きに凸形状になるシールリング凸形部１０を含む。シールリング凸形部１０は、チップコーナー４近傍において内向きに凸形状となっているだけでも一応の効果は得られるが、ここではより好ましい構成として、チップコーナー４を挟む２つのチップ端面５，６に対してほぼ等しい角度をなしかつチップコーナー４に対向するシールリング斜辺９を有する。シールリング凸形部１０は、シールリング斜辺９を有するだけでも一応の効果は得られるが、ここではより好ましい構成として、チップコーナー４を挟む２つのチップ端面５，６にそれぞれ平行な第１辺７および第２辺８を有する。

この半導体装置は、チップ中心から見てシールリング凸形部１０よりも外側に、クラックの進展を防止するための壁状構造物である犠牲パタン１２４を備える。図５のＶＩ−ＶＩ線に関する矢視断面図を図６に示す。犠牲パタン１２４は、シールリング１２３の上部をなくした構成、すなわち、低誘電率膜１０５ａ，１０５ｂ，１０５ｃの層に対応する部分にのみシールリング１２３と同様の壁を築いた構成であってよい。クラックの進行を防ぐ壁となるべき犠牲パタン１２４は、複数の配線層を層間接続部で上下に接続した構造となっている。犠牲パタン１２４に含まれる各々の層間接続部は孔状の部材ではなく溝状の部材からなる。

なお、犠牲パタン１２４は、図７に示すように、シールリング１２３と同じ高さ、すなわちアルミニウム配線の層まで達する構造であってもよい。あるいは、たとえば、図６の構成において犠牲パタン１２４を上に延長して配線１１９の高さと同じところまで存在する構成、すなわち、図６と図７との中間の構成としてもよい。

犠牲パタン１２４は１つ以上あれば本発明の効果は一応得られるが、複数あることが好ましいので、図５の例では複数の犠牲パタン１２４が設けられることによって犠牲パタン群３を構成している。犠牲パタン群３には、複数の折れ線形状の犠牲パタン１２４のほかに直線状の犠牲パタン１３も含まれている。折れ線形状の犠牲パタン１２４の各々は、チップコーナー４を挟む２つのチップ端面５，６にほぼ等しい角度をなしかつチップコーナー４に対向する犠牲パタン斜辺１１を有する。犠牲パタン斜辺１１は、チップ中心に近いものほど長くなっている。

（作用・効果）
本実施の形態では、シールリング１２３のうち少なくとも１本は、チップコーナー４近傍において内向きに凸形状になるシールリング凸形部１０を含む形となっているので、チップコーナー４を起点として進行するクラックに対して実際のクラック先端が描く形状により近い形でシールリングがぶつかることとなり、その結果、より効率良くクラックの進行を妨げることが可能となる。さらに、本実施の形態では、シールリング凸形部１０がシールリング斜辺９を有するので、進行するクラック先端の中央の斜辺部分に対して平行にシールリング１２３が立ちはだかることとなる。したがって、シールリング１２３がクラックによって破壊されにくくなる。さらに、本実施の形態では、シールリング凸形部１０が第１辺７および第２辺８を有するので、シールリング１２３は図２に示した折れ線２４ａ，２４ｂのように進行するクラックに対して各所で平行に配置されていることとなり、クラックに対してより強固となる。

本実施の形態では、犠牲パタン１２４が配置されているので、チップコーナー４から広がるように進行してくるクラックはシールリング１２３に到達する前に犠牲パタン１２４に到達して進行を妨げられることとなる。犠牲パタン１２４は溝状の層間接続部を利用して全体として壁状に形成されている金属製の構造物であるので、ある一つの低誘電率膜の下側界面に沿って進行してきたクラックが犠牲パタン１２４のある高さの配線層にぶつかって一つ上側の低誘電率膜に乗り上げた場合であっても、それ以上の進行を妨げることができる。

本実施の形態では、図５に示すように犠牲パタン１２４が複数設けられているが、このように複数設けられていれば、たとえクラックが一部の犠牲パタン１２４を破壊してさらに内側に進行してきたとしても、クラックがシールリング１２３にまで達する前にクラックの進行をくい止められる確率が高くなる。さらに本実施の形態では好ましいことに、犠牲パタン１２４の各々が犠牲パタン斜辺１１を有するので、犠牲パタン１２４はクラック先端の描く線に対して平行に立ちはだかることとなる。したがって、犠牲パタン１２４はクラックの進行をより有効に妨げることができる。さらに、クラックはチップ中心に向かって進展するにつれて図２に示すようにクラック先端のなす斜辺部分も長くなっていくが、本実施の形態における半導体装置のように、犠牲パタン斜辺１１が、チップ中心に近いものほど長くなるように配置しておけば、クラックが進展するにつれてクラック先端の斜辺に対してより長くなった犠牲パタン斜辺１１が次々とぶつかるようになるので、クラックの進行をより効果的に妨げることができるようになる。

特に図５に示したような好ましい構成においては、クラックがシールリング１２３に到達するのはすべての犠牲パタン１２４が破壊された後に限られるので、限られた面積に配置される犠牲パタン１２４の働きを最も有効に利用できるようになる。

なお、図５に示した例では、犠牲パタン群３が複数の直線状の犠牲パタン１３と複数の折れ線状の犠牲パタン１２４とを含んでいたが、犠牲パタン群３に代えて、図８に示すように直線状の犠牲パタン１３のみを平行に複数配置した犠牲パタン群１４としてもよい。
この場合、進展するクラックの先端が描く線と犠牲パタンの形状とは必ずしも完全には一致しないが、進行するクラックに対して複数の犠牲パタン１３が次々とたちはだかることによって進行を妨げるという効果は得られる上、設計が容易になるというメリットがある。犠牲パタン１３も犠牲パタン斜辺１１を有している。

シールリング凸形部１０に囲まれる領域内に、犠牲パタン群の代わりに、直線状の犠牲パタン１３を１本のみ配置した構成や、折れ線状の犠牲パタン１２４を１本のみ配置した構成や、直線状の犠牲パタン１３を１本と折れ線状の犠牲パタン１２４を１本との合計２本のみを配置した構成も、上述した例に比べればクラック進行抑止効果は小さくなるが、本発明の技術的思想の意図する範囲内である。

なお、犠牲パタン群３に含まれる複数の犠牲パタン１２４は、チップ中心に近い犠牲パタン１２４ほど犠牲パタン斜辺１１が長くなるように配置されていることが好ましいが、犠牲パタン群３に含まれるすべての犠牲パタン１２４がこの順序に従って並んでいる場合に限られず、犠牲パタン群３に含まれる複数の犠牲パタン１２４のうちの一部のみがこの順序に従って並んでいる場合であってもある程度の効果は得ることができる。したがって、複数の犠牲パタンのうち少なくとも一部については、チップ中心に近い犠牲パタンほど犠牲パタン斜辺が長くなるように配置されていることが好ましいといえる。

（実施の形態２）
（構成）
図９を参照して、本発明に基づく実施の形態２における半導体装置について説明する。この半導体装置では、チップ中心から見てシールリング凸形部１０より外側の領域内に複数の犠牲パタンからなる犠牲パタン群１２が配置されている。犠牲パタン群１２は、閉ループ状の犠牲パタン２３を含む。図９に示した例では、特に好ましいことに、犠牲パタン群１２は複数の閉ループ状の犠牲パタン２３を含み、これら複数の閉ループ状の犠牲パタン２３は同心状に配置されている。犠牲パタン群１２に含まれる犠牲パタンは、シールリング１２３の近くではシールリング１２３と平行になっている。犠牲パタン群１２に含まれる複数の犠牲パタンのうちチップコーナー４に近い部分のものは、直線状の犠牲パタン１３となっている。他の部分の構成は、実施の形態１で説明したものと同様である。

（作用・効果）
本実施の形態では、閉ループ状の犠牲パタン２３が含まれているので、犠牲パタン２３に取り囲まれた領域への水分の浸入を防止することができる。低誘電率膜は酸化珪素膜などに比べれば水分を非常に浸透させやすい。低誘電率膜はもし水分が浸入すれば機械的強度がさらに劣化するが、閉ループ状の犠牲パタン２３の内部では犠牲パタン２３が破壊されない限り水分が浸入しないので、低誘電率膜の機械的強度の劣化を防ぐことができ、クラックの進行を抑えることができる。特に複数の閉ループ状の犠牲パタン２３が同心状に配置されている場合、最も外側の犠牲パタン２３によって一括して広い範囲を水分の浸入しない領域とすることができるので好ましい。仮に、外側の閉ループ状の犠牲パタンが破壊されたとしても内側に閉ループ状の犠牲パタンが１つ以上残っていれば一部の領域については水分浸入を防ぐことができる。

なお、本実施の形態では、半導体装置は犠牲パタン群１２を備えることとしたが、犠牲パタン群１２に代えて１つの閉ループ状の犠牲パタンを配置するのみであっても、上述の例に比べれば効果が劣るもののある程度の効果は得られる。

（実施の形態３）
（構成）
図１０を参照して、本発明に基づく実施の形態３における半導体装置について説明する。この半導体装置は、実施の形態１で図８に示した例においてシールリングを２重にしたものに相当する。すなわち、この半導体装置は、シールリング１２３ａとシールリング１２３ｂを備える。チップ中心から見てシールリング１２３ａの外側には直線状の犠牲パタン１３を平行に複数配置した犠牲パタン群１４が配置されている。各犠牲パタン１３は、チップコーナー４を挟む２つのチップ端面５，６にほぼ等しい角度をなしかつチップコーナー４に対向するように配置されている。

（作用・効果）
本実施の形態では、シールリングが多重になっているのでクラックが進行したときに最もチップ中心に近い側のシールリングが破壊されてデバイスの動作に支障をきたす確率を低く抑えることができる。

本実施の形態では、シールリングを２重にしたが、２重に限らず３重以上にしてもよい。ただし、シールリングの数を増すとシールリングの内部で利用できる面積が減ることも留意する必要がある。本実施の形態では、図８の例においてシールリングを多重にした構成を示したが、同様の考え方は他の構成にも適用できる。たとえば、図５、図９の例においてシールリングを多重にしてもよい。後述の図１１〜図１３の例においてシールリングを多重にしてもよい。

（実施の形態４）
（構成）
図１１を参照して、本発明に基づく実施の形態４における半導体装置について説明する。この半導体装置は、複数の犠牲パタンからなる犠牲パタン群１７を備える。犠牲パタン群１７は、チップコーナー４を挟む２つのチップ端面５，６にほぼ等しい角度をなしかつチップコーナー４に対向する犠牲パタン斜辺１１を含む複数の犠牲パタン１３からなる内部犠牲パタン群１６と、内部犠牲パタン群１６を外側から取り囲むように配置され、チップコーナー４を挟む２つのチップ端面５，６にそれぞれ平行な２辺を含み略Ｌ字形のＬ字形犠牲パタン１５とを含む。

（作用・効果）
本実施の形態では、Ｌ字形犠牲パタン１５を備えているので、ウエハをダイシングする際にチップ端面５，６で初期クラックが発生したとしてもＬ字形犠牲パタン１５によってある程度抑えることができる。もしその初期クラックが起点となって、熱サイクル試験中にチップ中心に向かってクラックが進行した場合、内部犠牲パタン群１６に含まれる複数の犠牲パタン１３がクラックの進行を抑制する。このようにＬ字形犠牲パタン１５と内部犠牲パタン群１６との組合せによってクラックの進行抑制に有効となる。なお、図１１の例では、Ｌ字形犠牲パタン１５を１本としたが、Ｌ字形犠牲パタン１５は２重以上としてもよい。また、図１１の例は、図８の例にＬ字形犠牲パタン１５を組み合わせたような構成となっているが、他の実施の形態に対してＬ字形犠牲パタンを組み合わせてもよい。

（実施の形態５）
（構成）
図１２を参照して、本発明に基づく実施の形態５における半導体装置について説明する。この半導体装置は、実施の形態１で図８に示した例において外部シールリング２５を追加した構成に相当する。すなわち、この半導体装置は、複数の犠牲パタン１３からなる犠牲パタン群１４を備えるが、この犠牲パタン群１４より外側から犠牲パタン群１４およびシールリング１２３を取り囲むように、平面的に見て閉ループ形となる水分遮蔽壁である外部シールリング２５を備える。図１２では半導体装置の一部分しか表示していないが、外部シールリング２５は図示しない部分においてもつながっており、半導体装置全体の外形線に沿って閉ループ形に配置されている。

（作用・効果）
本実施の形態では、外部シールリング２５を備えるので、ウエハをダイシングする際にチップ端面５，６で初期クラックが発生したとしても外部シールリング２５によってある程度抑えることができる。そのため、実施の形態４と同様な効果を得ることができる。さらに、外部シールリング２５は、その内側の領域を水分浸入から守る役割も果たすので、外部シールリング２５よりも内側の領域の機械的強度が水分浸入によって低下することを防止することもできる。

なお、図１２の例では、外部シールリング２５は犠牲パタン群１４およびシールリング１２３を取り囲んでいるが、犠牲パタン群１４の代わりに犠牲パタンが１つしかない場合であっても、同様に外部シールリングを設けてもよい。

なお、図１２の例では、外部シールリング２５を１本としたが、外部シールリング２５は２重以上としてもよい。また、図１２の例は、図８の例に外部シールリング２５を組み合わせたような構成となっているが、他の実施の形態に対して外部シールリングを組み合わせてもよい。

（実施の形態６）
（構成）
図１３を参照して、本発明に基づく実施の形態６における半導体装置について説明する。この半導体装置は、犠牲パタン群１９を備える。この半導体装置は、図１２の例において犠牲パタン群１４を犠牲パタン群１９に置き換えたものに相当する。犠牲パタン群１９は、犠牲パタン群１４と似ているが、互いに接続されている連結層１８を含む。犠牲パタン群１９も基本的には個々の犠牲パタンの集まりである。図１３の例では犠牲パタン群１９は直線状の犠牲パタン２６が複数集まったものである。犠牲パタン２６は厚み方向に見て複数の配線層を含んでいるが、図１３の例ではそのように複数存在する配線層のうちの少なくとも１つの層において犠牲パタン２６同士が連結されている。このように犠牲パタン同士が接続されている層を「連結層」１８と呼ぶものとする。犠牲パタン群１９は連結層１８を介して相互に連結した状態の複数の犠牲パタン２６の集合体であるといえる。

（作用・効果）
本実施の形態では、犠牲パタン２６同士が連結層１８によって互いに接続されているので、犠牲パタン群１９全体としては強度を上げることができ、クラックの進行に対抗する能力がさらに向上する。

連結層１８は、図１３に示した例のように平面的に見て網目状となっていることが好ましい。このようになっていることによって効率良く全体の強度を上げることができるからである。なお、連結層は１つの層のみであっても複数の層であってもよい。

なお、これまでの実施の形態のすべてに渡って共通していえることとして、犠牲パタンは、低誘電率膜のうち最下層にあるものを遮るように配置されていることが好ましい。「低誘電率膜のうち最下層にあるもの」とは、低誘電率膜が１層しかない場合はその１層を指すものとする。クラックは、低誘電率膜のうち最下層において発生しやすいので、低誘電率膜のうち最下層にあるものを遮るように犠牲パタンが配置されていれば、図３においてクラックが低誘電率膜の下側の界面に沿って進展した末にシールリング１２３に到達する現象と同じことが、クラックと犠牲パタンとの間で起こるようになる。すなわち、クラックの進行を抑止する上で特に効果が顕著となる。犠牲パタンは、特に低誘電率膜のうち最下層にあるものの下側の界面を遮るように配置されていることが好ましい。

低誘電率膜が複数含まれている半導体装置においても本発明は顕著な効果を得ることができる。低誘電率膜が複数含まれている半導体装置において犠牲パタンは、複数の低誘電率膜をいずれも遮るように配置されていることが好ましい。図４を参照して説明したように、クラックは進行中に配線層のようなものに到達すると１つ上側の層に乗り上げて引き続き進行しようとする。しかし、犠牲パタンが、複数の低誘電率膜をいずれも遮るように配置されていれば、たとえクラックが１つ上側に乗り上げたとしても効果的に抑止することができるので好ましい。

さらに、これまでの実施の形態のすべてに渡って共通していえることとして、犠牲パタンは、平面的に見てシールリングとは分離して配置されていることが好ましい。これまで図示したものはいずれも犠牲パタンが平面的に見てシールリングから分離して配置されていたが、このようになっていることによって、犠牲パタンがもし破壊されて剥離したときにその剥離部分の変位に引っ張られてシールリングも剥離するような事態が起こる確率を低減することができる。

なお、上記各実施の形態において、シールリング斜辺９、犠牲パタン斜辺１１などの姿勢に言及する際に「チップコーナー４を挟む２つのチップ端面５，６に対してほぼ等しい角度をなし…」といった表現を用いたが、これはたとえばチップコーナー４が直角な角である場合、２つのチップ端面５，６に対してそれぞれ４５°の角度をなす姿勢である場合を意味するのみならず、４０〜５０°の角度をなす場合も含まれるものとする。すなわち、たとえば、チップ端面５に対して４０°傾いていてチップ端面６に対して５０°傾いているような状況も含まれる。ただし、チップ端面５，６の両方に対してほぼ４５°の角度をなす場合が最も好ましい。なぜなら、そのようになっていれば、進行してくるクラックに対してより正確に真正面から対向することができるからである。

なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。

１ クラック、２ （収縮の向きを示す）矢印、３，１２，１４，１７，１９ 犠牲パタン群、４ チップコーナー、５，６ チップ端面、７ 第１辺、８ 第２辺、９ シールリング斜辺、１０ シールリング凸形部、１１ 犠牲パタン斜辺、１３，２６ （直線状の）犠牲パタン、１５ Ｌ字形犠牲パタン、１６ 内部犠牲パタン群、２５ 外部シール、１８ 連結層、２０，２１ （クラックの進行を示す）矢印、２２ （クラック先端を表す）直線、２３ （閉ループ状の）犠牲パタン、２４ａ，２４ｂ （クラック先端を表す）折れ線、２５ 外部シールリング、１００ 半導体基板、１０１，１０３，１０６，１０７ａ，１０７ｂ 酸化珪素膜、１０２，１０４ａ，１０４ｂ，１０４ｃ，１０４ｄ，１０４ｅ 炭窒化珪素膜、１０５ａ，１０５ｂ，１０５ｃ 低誘電率膜、１０８ 窒化珪素膜、１１０ コンタクト、１１１，１１３，１１５，１１７，１１９ 銅配線、１１２，１１４，１１６，１１８，１２０ 層間接続部、１２１ アルミニウム配線、１２２ 窒化珪素膜剥離防止溝、１２３，１２３ａ，１２３ｂ シールリング、１２４ （折れ線形の）犠牲パタン。

Claims (34)

1. 比誘電率が３．５未満の低誘電率膜を含む半導体装置であって、平面的に見て閉ループ形となる水分遮蔽壁であるシールリングを１本以上備え、
   前記シールリングのうち少なくとも１本は、チップコーナー近傍においてシールリング凸形部を含み、前記シールリング凸形部は前記閉ループ形の内側に凸形状となっており、 平面的に見て閉ループ形となる水分遮蔽壁でありかつ前記シールリングを取り囲む外部シールリングをさらに備え、
   前記シールリングと前記外部シールリングとは平面的に見て分離されている、半導体装置。
2. 前記シールリング凸形部は、前記チップコーナーを挟む２つのチップ端面に対してほぼ等しい角度をなしかつ前記チップコーナーに対向するシールリング斜辺を有する、請求項１に記載の半導体装置。
3. 前記シールリング凸形部は、前記チップコーナーを挟む２つのチップ端面にそれぞれ平行な第１辺および第２辺を有する、請求項２に記載の半導体装置。
4. チップ中心から見て前記シールリング凸形部よりも外側に、クラックの進展を防止するための壁状構造物である犠牲パタンを備え、前記シールリングと前記外部シールリングとの間に前記犠牲パタンが形成されている、請求項１から３のいずれかに記載の半導体装置。
5. 前記犠牲パタンは、前記チップコーナーを挟む２つのチップ端面にほぼ等しい角度をなしかつ前記チップコーナーに対向する犠牲パタン斜辺を有する、請求項４に記載の半導体装置。
6. 前記犠牲パタンを複数含む犠牲パタン群を備える、請求項４に記載の半導体装置。
7. 前記犠牲パタン群に含まれる複数の犠牲パタンが、前記チップコーナーを挟む２つのチップ端面にほぼ等しい角度をなしかつ前記チップコーナーに対向する犠牲パタン斜辺をそれぞれ有する、請求項６に記載の半導体装置。
8. 前記複数の犠牲パタンのうち少なくとも一部については、チップ中心に近い前記犠牲パタンほど前記犠牲パタン斜辺が長くなるように配置されている、請求項７に記載の半導体装置。
9. 前記犠牲パタンは閉ループ状の犠牲パタンである、請求項４または５に記載の半導体装置。
10. 前記犠牲パタン群は閉ループ状の犠牲パタンを含む、請求項６または７に記載の半導体装置。
11. 前記犠牲パタン群は複数の閉ループ状の犠牲パタンを含み、前記複数の閉ループ状の犠牲パタンは同心状に配置されている、請求項６または７に記載の半導体装置。
12. 前記犠牲パタン群は、前記チップコーナーを挟む２つのチップ端面にほぼ等しい角度をなしかつ前記チップコーナーに対向する犠牲パタン斜辺を含む内部犠牲パタン群と、前記内部犠牲パタン群を外側から取り囲むように配置され、前記チップコーナーを挟む２つのチップ端面にそれぞれ平行な２辺を含み略Ｌ字形のＬ字形犠牲パタンとを含む、請求項６に記載の半導体装置。
13. 前記複数の犠牲パタンは、互いに接続されている連結層を含む、請求項６に記載の半導体装置。
14. 前記連結層は、平面的に見て網目状となっている、請求項１３に記載の半導体装置。
15. 前記犠牲パタンは、前記低誘電率膜のうち最下層にあるものを遮るように配置されている、請求項４から１４のいずれかに記載の半導体装置。
16. 前記低誘電率膜は複数含まれており、前記犠牲パタンは、前記複数の低誘電率膜をいずれも遮るように配置されている、請求項４から１４のいずれかに記載の半導体装置。
17. 前記半導体装置の上面および前記シールリングを覆う窒化珪素膜をさらに有し、
    前記窒化珪素膜には、前記シールリングと前記チップ端面との間に溝が形成されている、請求項４から１６のいずれかに記載の半導体装置。
18. 前記犠牲パタンは、平面的に見て前記シールリングおよび前記外部シールリングとは分離して配置されている、請求項４から１７のいずれかに記載の半導体装置。
19. 半導体基板と、
    前記半導体基板上に形成された第一絶縁層と、
    前記第一絶縁層上に形成され、比誘電率が３．５以下の低誘電率膜を含む第二絶縁層と、
    前記第二絶縁層上に形成された第三絶縁層と、
    前記第一絶縁層、前記第二絶縁層および前記第三絶縁層内に形成され、平面的に見て閉ループ形状になっているシールリングと、を有し、
    前記シールリングはチップのコーナー近傍にシールリング凸形部を有し、
    少なくとも前記第一絶縁層と前記第二絶縁層との間においては、前記シールリング凸形部は前記閉ループ形状の内側に凸形状となっており、
    前記低誘電率膜の比誘電率は前記第一絶縁層の比誘電率よりも小さく、
    平面的に見て閉ループ形となる水分遮蔽壁でありかつ前記シールリングを取り囲む外部シールリングをさらに備え、
    前記シールリングと前記外部シールリングとは平面的に見て分離されている、半導体装置。
20. 前記シールリングは平面的に見て前記チップの外周に沿った四角形状である、請求項１９に記載の半導体装置。
21. 前記シールリング凸形部は、前記第一絶縁層と前記第二絶縁層との間に引き起こされるクラックの進展を妨げるように形成される、請求項１９に記載の半導体装置。
22. クラックの進展を妨げるように形成された壁形状の犠牲パタンをさらに有し、
    前記犠牲パターンは前記チップの中央から見て、前記シールリング凸形部の外側に設けられ、
    前記シールリングと前記外部シールリングとの間に前記犠牲パタンが形成されており、
    前記犠牲パタンは、平面的に見て前記シールリングおよび前記外部シールリングとは分離して配置されている、請求項１９に記載の半導体装置。
23. 前記シールリングは水分遮断壁であり、
    前記シールリング凸形部は、前記チップのコーナーを挟む２つのチップ端面に対してほぼ等しい角度をなしかつ前記チップのコーナーに対向するシールリング斜辺を有する、請求項１９に記載の半導体装置。
24. 前記チップを覆うレジンをさらに有する、請求項１９に記載の半導体装置。
25. 半導体基板と、
    前記半導体基板上に形成された第一絶縁層と、
    前記第一絶縁層上に形成され、比誘電率が３．５以下の低誘電率膜を含む第二絶縁層と、
    前記第二絶縁層上に形成された第三絶縁層と、
    前記第一絶縁層、前記第二絶縁層および前記第三絶縁層内に形成され、平面的に見て閉ループ形状になっているシールリングと、を有し、
    前記シールリングは、
    第一チップ端面に沿うように形成された第一辺と、
    前記第一辺の一端と一端が接続され、第二チップ端面とおおよそ平行に形成された第二辺と、
    前記第二辺の他端と一端が電気的に接続され、前記第一チップ端面とおおよそ平行に形成された第三辺と、
    前記第三辺の他端と一端が接続され、前記第二チップ端面に沿うように形成された第四辺とを有し、
    前記第一辺、前記第二辺、前記第三辺および前記第四辺は少なくとも前記第一絶縁層と前記第二絶縁層の間には存在し、
    前記低誘電率膜の比誘電率は前記第一絶縁層の比誘電率よりも小さく、
    前記第一チップ端面と前記第二チップ端面によりチップのコーナー部を形成しており、
    前記シールリングは前記チップのコーナー近傍においてシールリング凸形部を含み、
    前記シールリング凸形部は前記閉ループ形の内側に凸形状となっており、
    前記シールリング凸形部は、前記第二辺、前記第三辺を有し、
    平面的に見て閉ループ形となる水分遮蔽壁でありかつ前記シールリングを取り囲む外部シールリングをさらに備え、
    前記シールリングと前記外部シールリングとは平面的に見て分離されている、半導体装置。
26. 前記シールリングは平面的に見て前記チップの外周に沿った四角形状である、請求項２５に記載の半導体装置。
    
27. 前記第二辺および第三辺は、前記第一絶縁層と前記第二絶縁層との間に引き起こされるクラックの進展を妨げるように形成される、請求項２５に記載の半導体装置。
    
28. クラックの進展を妨げるように形成された壁形状の犠牲パターンをさらに有し、前記犠牲パターンは前記チップの中央から見て、前記第二辺および第三辺よりも遠い所に設けられる、請求項２５に記載の半導体装置。
    
29. 前記シールリングは水分遮断壁であることを特徴とする、請求項２５に記載の半導体装置。
30. 前記チップの上側はレジンに覆われている、請求項２５に記載の半導体装置。
31. 前記シールリングは、前記第二辺の他端と一端が接続され、前記第三辺の一端と他端が接続された第五辺をさらに有し、
    前記第五辺は前記第一チップ端面および前記第二チップ端面に対してほぼ等しい角度を有する、請求項２５に記載の半導体装置。
32. 前記第二辺、前記第三辺および前記第五辺により、前記閉ループ形状の内側に凸形状となっている前記シールリング凸形部を構成している、請求項３１に記載の半導体装置。
33. チップ中心から見て前記シールリング凸形部よりも外側に、クラックの進展を防止するための壁状構造物である犠牲パタンを備え、
    前記シールリングと前記外部シールリングとの間に前記犠牲パタンが形成されている、請求項２５に記載の半導体装置。
34. 前記犠牲パタンは、平面的に見て前記シールリングおよび前記外部シールリングとは分離して配置されている、請求項３３に記載の半導体装置。

Images