JP2006147626A - 半導体装置 - Google Patents

Abstract

【課題】 ウェハのダイシングにより半導体チップの端部に発生するクラック（裂け目）が回路領域に到達するのを抑制する。
【解決手段】 シリコン基板１上に形成した半導体チップの端部付近で回路領域の周囲を覆うように形成されたシールリング５として、底面および側面をバリア膜で被覆した埋め込み銅配線１４、１８、２２を積層し、それぞれの上層に積層される埋め込み配線１８、２２、２６の第一の面６側の側面位置が、上層ほど半導体チップの端部側（左側）にずれるようにした。
このような構成とすることにより、層間絶縁膜２の中で埋め込み銅配線１４、１８、２２の上面の銅が第一の面６側に露出するのを抑制することができる。これによりウェハをダイシングする際に半導体チップの端部からクラックが入った場合、銅の酸化による新たなクラック発生を抑制し、クラックが回路領域に侵入するのを防ぐことができる。
【選択図】 図２

Description

本発明は半導体装置に関し、特に埋め込み銅配線を用いた半導体装置に関する。

サブクォーターミクロン半導体デバイスの多層配線工程においては、微細配線の形成と配線抵抗の低減を両立させるため、アルミニウム配線に代わり銅配線が用いられるようになってきた。
上記銅配線の構造としては、層間絶縁膜の中に埋め込まれた銅の底面および側面をバリア膜で被覆した埋め込み銅配線が一般的である。そして、この埋め込み銅配線を積層することにより、多層配線を形成する。

一方、半導体装置の製造においてウェハ上での製造工程が終了すると、ウェハは半導体チップにダイシングされる。このとき、半導体チップの端部の側面には層間絶縁膜が露出する。しかし、この層間絶縁膜として用いられるシリコン酸化膜は水分を阻止する能力が十分でないため、半導体チップの端部から水分が浸入するおそれがある。
これを防ぐため、半導体チップの端部付近には回路領域の周囲を覆うようにシールリングが形成されている。（例えば、特許文献１参照）。

特開２０００−２７７４６５号公報

前述した埋め込み銅配線を用いてシールリングを形成する場合、半導体チップの端部付近で、層間絶縁膜の中に埋め込み銅配線を積層することにより形成する。そして、シールリングの最上面を覆うようにキャップ配線を形成する。
ウェハをダイシングする際には半導体チップの端部に機械的ストレスが加わり、半導体チップの端部から回路領域に向かって層間絶縁膜にクラック（裂け目）が発生することがある。このとき発生したクラックがシールリングで終端すれば、回路領域への水分の浸入を防ぐことができる。

しかし、埋め込み銅配線を積層するとき、リソグラフィの合わせずれなどにより、上層の配線が下層の配線より回路領域側に大きくずれた場合には、層間絶縁膜の中で、シールリングの半導体チップ端部側に下層の配線の上面の銅が、層間絶縁膜の中に露出してしまうおそれがあった。
そしてダイシングによりクラックが発生して銅が外気に晒されると、その部分に水分が浸入して銅が酸化され、応力により新たなクラックを発生させ、デバイスの品質が損なわれてしまうという問題があった。

本発明は上記課題を解決するためになされたもので、複数の埋め込み銅配線を積層したシールリングを用いた半導体装置において、層間絶縁膜の中でシールリングの半導体チップ端部側に銅が露出するのを抑え、ダイシングにより半導体チップの端部に発生したクラックが回路領域に到達するのを防止することができる、優れた半導体装置を提供することを目的とする。

本発明に係る半導体装置は、基板上に層間絶縁膜を形成した半導体チップの前記層間絶縁膜の中で、前記半導体チップの端部より内側位置に形成された回路領域と、前記層間絶縁膜の中で前記回路領域の周囲を覆うように前記半導体チップの端部より内側位置に形成され前記半導体チップの端部と対向する第一の面と前記回路領域と対向する第二の面とを有するシールリングと、前記層間絶縁膜の中で前記シールリングの最上面を覆うように形成したキャップ配線とを含み、前記シールリングとして底面および側面をバリア膜で被覆した埋め込み銅配線を複数積層し、前記積層した埋め込み銅配線の前記第一の面側の側面位置が、上層ほど前記半導体チップの端部側にずれるようにしたことを特徴とする。

また、本発明に係る別の半導体装置は、基板上に層間絶縁膜を形成した半導体チップの前記層間絶縁膜の中で、前記半導体チップの端部より内側位置に形成され、銅配線を含む回路領域と、前記層間絶縁膜の中で前記回路領域の周囲を覆うように前記半導体チップの端部より内側位置に形成されたシールリングと、前記層間絶縁膜の中で前記シールリングの最上面を覆うように形成したキャップ配線とを含み、前記シールリングとして底面および側面をバリア膜で被覆した埋め込みタングステン配線を形成し、上端部を前記回路領域に含まれる前記銅配線のうち最上層の銅配線の上面の高さ以上の高さとなるようにし、下端部を前記基板に接続したことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。

本発明によれば、複数の埋め込み銅配線を積層したシールリングを用いた半導体装置において、層間絶縁膜の中でシールリングの半導体チップ端部側に銅が露出するのを抑え、ダイシングにより半導体チップの端部に発生したクラックが回路領域に到達するのを防止することができる、優れた半導体装置を得ることができる。

以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。

実施の形態１．
図１（ａ）に本実施の形態に係る半導体装置の平面図を示す。また、図１（ｂ）に図１（ａ）のＡ−Ａ’の断面図を示す。
図１（ａ）および図１（ｂ）に示すように、シリコン基板１の上に層間絶縁膜２を形成した半導体チップ３の層間絶縁膜２の中で、半導体チップ３の端部より内側位置に回路領域４が形成されている。
そして、層間絶縁膜２の中で回路領域４の周囲を覆うように、半導体チップ３の端部より内側位置に半導体チップ３の端部と対向する第一の面６と、回路領域４と対向する第二の面７とを有するシールリング５が形成されている。

図２に、図１（ｂ）の点線部分Ｂの拡大図を示す。
シリコン基板１の上にシリコン酸化膜などの第一絶縁膜８が形成されている。その中で底面および側面をＴａＮ膜（窒化タンタル膜）などの第一バリア膜９で被覆した埋め込みタングステン配線１０が形成されている（以下、第一バリア膜９および埋め込みタングステン配線１０を全体として「第一配線１１」という）。
また、第一絶縁膜８および第一配線１１の上に、第二絶縁膜１２が形成されている。その中で第一配線１１の直上に積層するように、底面および側面をＴａＮ膜などの第二バリア膜１３で被覆した埋め込み銅配線１４が形成されている（以下、第二バリア膜１３および埋め込み銅配線１４を全体として「第二配線１５」という）。

さらに、第二絶縁膜１２および第二配線１５の上に、第三絶縁膜１６が形成されている。その中で第二配線１５の上に積層するように、底面および側面をＴａＮ膜などの第三バリア膜１７で被覆した埋め込み銅配線１８が形成されている（以下、第三バリア膜１７および埋め込み銅配線１８を全体として「第三配線１９」という）。このとき、埋め込み銅配線１８の第一の面６側の側面位置が、埋め込み銅配線１４の第一の面６側の側面位置より半導体チップ３（図１参照）の端部側にずれるように形成されている。
同様に、第三絶縁膜１６および第三配線１９の上に、第四絶縁膜２０が形成されている。その中で第三配線１９の上に積層するように、底面および側面をＴａＮ膜などの第四バリア膜２１で被覆した埋め込み銅配線２２が形成されている（以下、第四バリア膜２１および埋め込み銅配線２２を全体として「第四配線２３」という）。このとき、埋め込み銅配線２２の第一の面６側の側面位置が、埋め込み銅配線１８の第一の面６側の側面位置より半導体チップ３の端部側にずれるように形成されている。

さらに、第四絶縁膜２０および第四配線２３の上に、第五絶縁膜２４が形成されている。その中で第四配線２３の上に積層するように、底面および側面をＴａＮ膜などの第五バリア膜２５で被覆した埋め込みタングステン配線２６が形成されている（以下、第五バリア膜２５および埋め込みタングステン配線２６を全体として「第五配線２７」という）。このとき、埋め込みタングステン配線２６の第一の面６側の側面位置が、埋め込み銅配線２２の第一の面６側の側面位置より半導体チップ３の端部側にずれるように形成されている。ここで、前述した「シールリング５」は、埋め込みタングステン配線１０、２６、埋め込み銅配線１４、１８、２２の全体を指すものと定義する。

そして、シールリング５の最上面を覆うように、キャップ配線２８としてアルミニウム配線が形成されている。
さらに第五絶縁膜２４およびキャップ配線２８の上に全面にパッシベーション膜２９が形成されている。ここで、前述した「層間絶縁膜２」は、第一絶縁膜８、第二絶縁膜１２、第三絶縁膜１６、第四絶縁膜２０、第五絶縁膜２４、およびパッシベーション膜２９の全体を指すものと定義する。

このように、層間絶縁膜２の中でシールリング５の最上面を覆うように形成したキャップ配線２８を含み、シールリング５として底面および側面をバリア膜で被覆した埋め込み銅配線を複数積層し、積層した埋め込み銅配線の第一の面６側の側面位置が、上層ほど半導体チップ３の端部側にずれるようにした。

例えば埋め込みタングステン配線１０、２６、埋め込み銅配線１４、１８、２２の配線幅を全て同一（０．５μｍ程度）として、埋め込み銅配線１８の第一の面６側の側面位置が、埋め込み銅配線１４の第一の面６側の側面位置より半導体チップ３の端部側に０．１〜０．２μｍ程度ずれるように形成した。同様に、埋め込み銅配線２２の第一の面６側の側面位置が、埋め込み銅配線１８の第一の面６側の側面位置より半導体チップ３の端部側に０．１〜０．２μｍ程度ずれるように形成した。さらに、埋め込みタングステン配線２６の第一の面６側の側面位置が、埋め込み銅配線２２の第一の面６側の側面位置より半導体チップ３の端部側に０．１〜０．２μｍ程度ずれるように形成した。

すなわち、上層に積層される埋め込み銅配線（または埋め込みタングステン配線）の第一の面６側の側面位置を、その直下の埋め込み銅配線の第一の面６側の側面位置より半導体チップ３の端部側に０．１〜０．２μｍ程度ずれるように形成した。
このように形成したことにより、層間絶縁膜２の中で、シールリング５の埋め込み銅配線１４、１８、２２の上面の銅が第一の面６側に露出するのを抑制することができる。

なお、上述した第一配線１１の上に埋め込み銅配線１４を積層するとき、埋め込み銅配線１４の第一の面６側の側面位置を、埋め込みタングステン配線１０の第一の面６側の側面位置より半導体チップ３の端部側にずれるようにする必要はない。
これは、埋め込みタングステン配線１０の上面が露出しても層間絶縁膜２の中で第一の面６側に銅が露出することはないからである。

また、埋め込みタングステン配線１０、２６、埋め込み銅配線１４、１８、２２の配線幅を全て同一（０．５μｍ程度）として、積層した埋め込み銅配線の第二の面側７の側面位置が上層ほど半導体チップ３の端部側にずれるようにした。
このように形成したことにより、シールリング５の積層された埋め込み配線の上層と下層の機械的強度のばらつきを小さくして、外部からの応力集中を避けることができる。

また、前述したようにキャップ配線２８としてアルミニウム配線を形成したことにより、アルミニウムを用いたボンディングパッド（図示しない）を形成する工程と同時に、キャップ配線２８を形成することができる。これにより、工程を簡略化することができる。

図３は、ウェハをダイシングする際に半導体チップ３（図１参照）の端部からクラック（裂け目）が入った場合の、図２に示した第三絶縁膜１６、第四絶縁膜２０、第五絶縁膜２４の中に形成された第三配線１９、第四配線２３、第五配線２７の拡大図である。
半導体チップ３の端部から回路領域に向かってクラック３０が入り、これが第四配線２３の下端部で終端している。

ここで、埋め込み銅配線２２の第一の面６側の側面位置が、埋め込み銅配線１８の第一の面６側の側面位置より回路領域４（図１参照）側にずれていたとすると、クラック３０が埋め込み銅配線１８の上面に達してしまうおそれがある。そうするとクラックを通して水分が浸入し銅配線１８の上面の銅を酸化させ、応力により新たなクラックを発生させてしまう。
しかし前述したように層間絶縁膜２の中で埋め込み銅配線１４、１８、２２の上面の銅が第一の面６側に露出するのを抑制したことにより、ウェハのダイシングにおいて半導体チップ３の端部にクラックが発生しても、これをシールリング５で終端させ新たなクラックの発生を防ぐことができる。

以上説明したように本実施の形態に係る半導体装置は、シリコン基板１上に層間絶縁膜２を形成した半導体チップ３の層間絶縁膜２の中で、半導体チップ３の端部より内側位置に形成された回路領域４と、層間絶縁膜２の中で回路領域４の周囲を覆うように半導体チップ３の端部より内側位置に形成され半導体チップ３の端部と対向する第一の面６と、回路領域４と対向する第二の面７とを有するシールリング５と、層間絶縁膜２の中でシールリング５の最上面を覆うように形成したキャップ配線２８とを含むようにした。
そして、シールリング５として底面および側面をバリア膜で被覆した埋め込み銅配線を複数積層し、積層した埋め込み銅配線の第一の面６側の側面位置が、上層ほど半導体チップ３の端部側にずれるようにした。

また本実施の形態に示した例では、積層した埋め込みタングステン配線１０、２６、埋め込み銅配線１４、１８、２２（図２参照）の配線幅を全て同一の幅とした。そして、上述の埋め込み銅配線が上層ほど半導体チップ３（図１参照）の外側（端部側）にずれるようにして、埋め込み銅配線の銅表面が半導体チップ３の外側に対し露出しない構造とした。

このような構成とすることにより、層間絶縁膜２の中でシールリング５の埋め込み銅配線の上面の銅が第一の面６側に露出するのを抑制することができる。これによりウェハのダイシングにおいて半導体チップ３の端部にクラックが発生しても、これをシールリング５で終端させ新たなクラックの発生を防ぐことができる。
従って、ダイシングの際にクラックが入っても信頼性が損なわれることを抑制した、優れた半導体装置を得ることができる。

実施の形態２．
本実施の形態に係る半導体装置は、実施の形態１で示した半導体装置において、積層した埋め込み銅配線の第二の面７側の側面位置が同一平面上にあるようにしたものである。

図４は、ウェハをダイシングする際に半導体チップ３（図１参照）の端部からクラックが入った場合の、実施の形態１で示した図１（ｂ）の点線部分Ｂに相当する部分の拡大図である。このとき、積層した埋め込み銅配線の第一の面６側の側面位置は、実施の形態１と同様に上層ほど半導体チップ３の端部側にずれるように形成されている。
一方、積層した埋め込み銅配線１８、２２、および埋め込みタングステン配線２６の第二の面７側の側面位置が同一平面上にあるように形成されている。

例えば、埋め込み銅配線１８、２２、埋め込みタングステン配線２６の幅をそれぞれ０．５μｍ、０．６μｍ、０．７μｍとする。そして、上層に積層される配線の第一の面６側の側面位置が、直下の配線の第一の面６側の側面位置より０．１μｍだけ半導体チップ３の端部にずれるようにする。また、これらの配線の第二の面７側の側面位置が同一平面上にあるようにする。
このとき、埋め込み銅配線２２は埋め込み銅配線１８より配線幅が大きいので機械的強度も大きくなる。同様に、埋め込みタングステン配線２６は埋め込み銅配線２２より配線幅が大きいので機械的強度も大きくなる。すなわちシールリング５として積層された埋め込み配線は上層ほど配線幅が大きくなるように形成されているので、上層ほど機械的強度を大きくすることができる。
その他の構成については、実施の形態１と同様であるので説明を省略する。

以上、説明したように本実施の形態では、実施の形態１で示した半導体装置において、積層した埋め込み銅配線の第二の面７側の側面位置が同一平面上にあるようにした。そして、上層ほど埋め込み銅配線の配線幅が半導体チップ３（図１参照）の外側（端部側）に向かって順次大きくなるようにして、埋め込み銅配線の銅表面が半導体チップ３の外側に対し露出しない構造とした。

このような構成とすることにより、シールリング５として積層される埋め込み配線は上層ほど幅が大きくなるように形成され、シールリング５の機械的強度を上層ほど大きくすることができる。
これにより、実施の形態１の効果に加えて、層間絶縁膜２の上層部分にクラックが入りやすい膜（低誘電率膜など）の膜を用いた場合には、回路領域４へのクラックの侵入を効果的に抑えることができる。

次に、本実施の形態の変形例について説明する。
本変形例に係る半導体装置は、実施の形態１で示した半導体装置において、積層した埋め込み銅配線の第二の面７側の側面位置が上層ほど回路領域４側にずれるようにしたものである。

図５は、ウェハをダイシングする際に半導体チップ３（図１参照）の端部からクラックが入った場合の、実施の形態１で示した図１（ｂ）の点線部分Ｂに相当する部分の拡大図である。このとき、積層した埋め込み銅配線の第一の面６側の側面位置は、実施の形態１と同様に上層ほど半導体チップ３の端部側にずれるように形成されている。
一方、積層した埋め込み銅配線の第二の面７側の側面位置が上層ほど回路領域４側にずれるように形成されている。

例えば、埋め込み銅配線１８、２２、埋め込みタングステン配線２６の幅をそれぞれ０．５μｍ、０．７μｍ、０．９μｍとする。そして、上層に積層される配線の第一の面６側の側面位置が、直下の配線の第一の面６側の側面位置より０．１μｍだけ半導体チップ３の端部側にずれるようにする。さらに、上層に積層される配線の第二の面７側の側面位置が、直下の配線の第二の面７側の側面位置より０．１μｍだけ回路領域４側にずれるようにする。

このように形成したことにより、上層に積層される配線幅とその直下の配線幅の差を大きくすることができ、上記実施の形態よりもさらに、シールリング５の機械的強度を上層ほど大きくすることができる。
これにより、層間絶縁膜２の上層部分にクラックが入りやすい膜（低誘電率膜などの膜）を用いた場合には、回路領域４へのクラックの侵入を、上記実施の形態よりもさらに効果的に抑えることができる。
その他の構成については、実施の形態１と同様であるので説明を省略する。

以上、説明したように本変形例では、実施の形態１で示した半導体装置において、積層した埋め込み銅配線の前記第二の面７側の側面位置が上層ほど回路領域４側にずれるようにした。そして、上層ほど埋め込み銅配線の配線幅が半導体チップ３（図１参照）の外側（端部側）および半導体チップ３の内側（回路領域側）の両方に向かって順次大きくなるようにして、埋め込み銅配線の銅表面が半導体チップ３の外側に対し露出しない構造とした。

このような構成とすることにより、上記実施の形態よりもさらに、シールリング５の機械的強度を上層ほど大きくすることができる。
これにより、実施の形態１の効果に加えて、層間絶縁膜２の上層部分にクラックが入りやすい膜（低誘電率膜などの膜）を用いた場合には、上記実施の形態よりもさらに、回路領域４へのクラックの侵入を効果的に抑えることができる。

実施の形態３．
本実施の形態に係る半導体装置は、実施の形態１、２で示したシールリングとして用いた複数の埋め込み銅配線を積層したものに置き換えて、底面および側面をバリア膜で被覆したタングステン配線を一層のみ形成して、その上端部を回路領域に含まれる銅配線のうち最上層の銅配線の上面の高さ以上の高さとなるようにし、下端部をシリコン基板に接続するようにしたものである。

図６（ａ）および図６（ｂ）に示すように、シリコン基板１の上に層間絶縁膜２を形成した半導体チップ３の層間絶縁膜２の中で、半導体チップ３の端部より内側位置に銅配線を含む回路領域４ａが形成されている。
そして、層間絶縁膜２の中で回路領域４ａの周囲を覆うように半導体チップ３の端部より内側位置にシールリング５が形成されている。

図７は、ウェハをダイシングする際に半導体チップ３（図１参照）の端部からクラックが入った場合の、図６（ｂ）の点線部分Ｂの拡大図である。
シールリング５として、底面および側面をバリア膜３１で被覆したタングステン配線３２が、層間絶縁膜２の中で第一絶縁膜８、第二絶縁膜１２、第三絶縁膜１６、第四絶縁膜２０、および第五絶縁膜２４を貫通するように形成されている。このとき、シールリング５の上端部は回路領域４ａに含まれる銅配線（図示しない）のうち最上層の銅配線の上面の高さ以上の高さとなるようにした。

またシールリング５の最上面を覆うように、キャップ配線２８として、アルミニウム配線が形成されている。
このように、層間絶縁膜２の中でシールリング５の最上面を覆うようにキャップ配線２８が形成され、シールリング５として底面および側面をバリア膜３１で被覆したタングステン配線３２を形成して、上端部を回路領域４ａに含まれる銅配線のうち最上層の銅配線の上面の高さ以上の高さとなるようにし、下端部をシリコン基板１に接続するようにした。
その他の構成については実施の形態１と同様であるので、説明を省略する。

このように形成したことにより、ダイシングにより半導体チップ３の端部にクラックが入った場合、これをシールリング５で終端させることができる。また、シールリング５は銅を含む埋め込み配線を用いていないため、層間絶縁膜２の中で、第一の面６側に銅を露出させることがない。従って実施の形態１と同様の効果を得ることができる。
さらに、シールリングの形成において複数の埋め込み配線を積層する必要がない。従ってリソグラフィの合わせずれなど、位置ずれに対する制約を小さくすることができる。

なお、以上説明した実施の形態１〜３においては、回路領域４（または回路領域４ａ）の周囲を覆うシールリングが一本である例を示したが、シールリングを複数本設けるようにしても良い。これにより同等もしくはそれ以上の効果を有する。

以上説明したように、本実施の形態に係る半導体装置はシリコン基板１上に層間絶縁膜２を形成した半導体チップ３の層間絶縁膜２の中で、半導体チップ３の端部より内側位置に形成され、銅配線を含む回路領域４ａと、層間絶縁膜２の中で回路領域４ａの周囲を覆うように半導体チップ３の端部より内側位置に形成されたシールリング５と、層間絶縁膜２の中でシールリング５の最上面を覆うように形成したキャップ配線２８とを含むようにした。
そして、シールリング５として底面および側面をバリア膜３１で被覆した埋め込みタングステン配線３２を形成し、上端部を回路領域４ａに含まれる銅配線のうち最上層の銅配線の上面の高さ以上の高さとなるようにし、下端部をシリコン基板１に接続するようにした。

このような構成とすることにより、実施の形態１の効果に加えて、シールリング形成における位置ずれに対する制約を小さくすることができる。

本発明の実施の形態１に係る半導体装置を示す断面図。 本発明の実施の形態１に係る半導体装置を示す断面図。 本発明の実施の形態１に係る半導体装置を示す断面図。 本発明の実施の形態２に係る半導体装置を示す断面図。 本発明の実施の形態２に係る半導体装置を示す断面図。 本発明の実施の形態３に係る半導体装置を示す断面図。 本発明の実施の形態３に係る半導体装置を示す断面図。

符号の説明

１ シリコン基板、２ 層間絶縁膜、３ 半導体チップ、４ 回路領域、４ａ （銅配線を含む）回路領域、５ シールリング、６ 第一の面、７ 第二の面、１０、２６ 埋め込みタングステン配線、１４、１８、２２ 埋め込み銅配線、２８ キャップ配線、３０ クラック。

Claims (6)

1. 基板上に層間絶縁膜を形成した半導体チップの前記層間絶縁膜の中で、前記半導体チップの端部より内側位置に形成された回路領域と、
   前記層間絶縁膜の中で前記回路領域の周囲を覆うように前記半導体チップの端部より内側位置に形成され前記半導体チップの端部と対向する第一の面と前記回路領域と対向する第二の面とを有するシールリングと、
   前記層間絶縁膜の中で前記シールリングの最上面を覆うように形成したキャップ配線とを含み、
   前記シールリングとして底面および側面をバリア膜で被覆した埋め込み銅配線を複数積層し、前記積層した埋め込み銅配線の前記第一の面側の側面位置が、上層ほど前記半導体チップの端部側にずれるようにしたことを特徴とする半導体装置。
2. 前記積層した埋め込み銅配線の前記第二の面側の側面位置が上層ほど前記半導体チップの端部側にずれるようにしたことを特徴とする請求項１に記載の半導体装置。
3. 前記積層した埋め込み銅配線の前記第二の面側の側面位置が同一平面上にあるようにしたことを特徴とする請求項１に記載の半導体装置。
4. 前記積層した埋め込み銅配線の前記第二の面側の側面位置が上層ほど前記回路領域側にずれるようにしたことを特徴とする請求項１に記載の半導体装置。
5. 基板上に層間絶縁膜を形成した半導体チップの前記層間絶縁膜の中で、前記半導体チップの端部より内側位置に形成され、銅配線を含む回路領域と、
   前記層間絶縁膜の中で前記回路領域の周囲を覆うように前記半導体チップの端部より内側位置に形成されたシールリングと、
   前記層間絶縁膜の中で前記シールリングの最上面を覆うように形成したキャップ配線とを含み、
   前記シールリングとして底面および側面をバリア膜で被覆した埋め込みタングステン配線を形成し、上端部を前記回路領域に含まれる前記銅配線のうち最上層の銅配線の上面の高さ以上の高さとなるようにし、下端部を前記基板に接続したことを特徴とする半導体装置。
6. 前記キャップ配線として、アルミニウム配線を形成したことを特徴とする請求項１〜５のいずれかに記載の半導体装置。

Images