JP2010087354A - 半導体ウエハ及び半導体装置 - Google Patents

Abstract

【課題】スクライブ領域の幅を狭くするのに適した半導体ウエハを提供する。
【解決手段】半導体ウエハは、半導体素子の形成された複数のチップ領域が、隣接するチップ領域間にスクライブ領域を介して画定されており、スクライブ領域内に配置されたモニタ素子と、チップ領域内に配置されたパッドと、モニタ素子とパッドとを接続する配線とを有する。
【選択図】図１

Description

本発明は、半導体ウエハ及び半導体装置に関し、特に、多数の半導体チップが形成された半導体ウエハ、及びそのような半導体ウエハから分割された半導体チップを含む半導体装置に関する。

半導体装置の製造において、半導体ウエハ上に半導体チップが多数同時に形成され、その後のダイシングで個々の半導体チップに分割される。ダイシングされるスクライブ領域内に、モニタ素子と、モニタ素子の動作試験を行うためのパッドとが形成される。各半導体チップは、その縁に沿って配置されたガードリングを有する。ガードリングは、半導体チップの端面からの水分等の浸入を抑制して、耐湿性等を高める。

特開２００７−１２３３２８号公報 特開平７−２０１８５５号公報

スクライブ領域内にモニタ素子用のパッドが配置されていることにより、スクライブ領域の幅を狭めることが容易ではない。

本発明の一目的は、スクライブ領域の幅を狭くするのに適した半導体ウエハ、及びそれを用いて形成される半導体装置を提供することである。

本発明の一観点によれば、半導体素子の形成された複数のチップ領域が、隣接するチップ領域間にスクライブ領域を介して画定された半導体ウエハであって、前記スクライブ領域内に配置されたモニタ素子と、前記チップ領域内に配置されたパッドと、前記モニタ素子と前記パッドとを接続する配線とを有する半導体ウエハが提供される。

モニタ素子に接続されるパッドをチップ領域内に配置することにより、例えば、パッドがスクライブ領域内に配置された半導体ウエハと比べて、スクライブ領域の幅を狭くすることが容易になる。

まず、比較例の半導体ウエハについて説明する。

図９は、比較例の半導体ウエハのスクライブ領域近傍を示す概略平面図である。半導体ウエハに、半導体素子の形成された複数のチップ領域１００と、隣接するチップ領域１００の間に介在するスクライブ領域１０１とが画定されている。後の工程において、半導体ウエハがスクライブ領域１０１上でダイシングされて、個々の半導体チップに分割される。

分割された各半導体チップは、その縁に沿って延在するガードリング１０２を有する。ガードリング１０２により、半導体チップの端面からの水分等の浸入が抑制され、耐湿性等が高められる。

スクライブ領域１０１内に、モニタ素子１０３と、モニタ素子１０３に電気的に接続されたパッド１０４が形成されている。モニタ素子１０３は、例えば、トランジスタや配線等であり、チップ領域１００内の対応するトランジスタや配線等と同一工程で形成されたものである。パッド１０４に探針を当てて、モニタ素子１０３の動作状態が試験される。

図１０は、図９の破線ＡＡ´に沿った、比較例の半導体ウエハの概略断面図であり、ガードリング１０２及びパッド１０４の断面を示す。半導体基板１１０に、例えばシャロートレンチアイソレーション（ＳＴＩ）により素子分離膜１１１が形成され、素子分離膜１１１が活性領域を画定している。チップ領域内の活性領域にトランジスタ等の半導体素子が形成され、半導体素子の上方に多層配線が形成される。ガードリング１０２及びパッド１０４は、多層配線の形成工程を流用し、多層配線と同時に形成することができる。

ガードリング１０２が、例えば以下のようにして形成される。半導体基板１１０の上に、化学気相堆積（ＣＶＤ）で酸化シリコンを堆積して、第１の層間絶縁膜１１２を形成する。層間絶縁膜１１２にエッチングで形成した凹部を覆って、層間絶縁膜１１２上にスパッタリングでＴｉＮを成膜し、さらにＴｉＮ上にＣＶＤでＷを成膜する。層間絶縁膜１１２上の余分なＷ膜及びＴｉＮ膜を化学機械研磨（ＣＭＰ）で除去して、層間絶縁膜１１２の凹部内に金属層Ｍ１Ｃを残す。

次に、層間絶縁膜１１２上にアルミニウムまたは銅含有アルミニウムを成膜し、パターニングすることにより、金属層Ｍ１Ｃの上に金属層Ｍ１Ｌを形成する。

次に、金属層Ｍ１Ｌを覆って第１の層間絶縁膜１１２の上に、ＣＶＤで酸化シリコンを堆積して、第２の層間絶縁膜１１３を形成する。層間絶縁膜１１３の、金属層Ｍ１Ｌ上にエッチングで形成した凹部に、金属層Ｍ１Ｃと同様にして金属層Ｍ２Ｃを形成する。

以後、層間絶縁膜１１３及び金属層Ｍ１Ｌ、Ｍ２Ｃ形成と同様な工程を繰り返し、層間絶縁膜１１３の上に、金属層Ｍ２Ｌ、Ｍ３Ｃの埋め込まれた第３の層間絶縁膜１１４等が積層される。最上層の層間絶縁膜上に、最上層の金属層（この例では、層間絶縁膜１１５上の金属層Ｍ５Ｌ）が、金属層Ｍ１Ｌと同様にして形成される。

最上層の層間絶縁膜上に、ＣＶＤで窒化シリコンを堆積して、カバー膜１１６を形成する。このようにして、半導体基板上面から層間絶縁膜最上面まで繋がった金属層の積層構造であるガードリング１０２を形成できる。

パッド１０４も、ガードリング１０２と同時に形成することができる。ただし、パッド１０４の積層深さは、対応するモニタ素子の配置深さ等に応じて適宜定められ、必ずしも半導体基板上面まで達するものではない。この例では、パッド１０４として金属層Ｍ１Ｌ以上の金属層が利用されている。なお、パッド１０４の最上面は、探針を接触させるため、カバー膜１１６が除去されて露出している。

図９に戻って説明を続ける。パッド１０４は、例えば１辺７１μｍの正方形形状である。スクライブ幅Ｗ１０１は、例えば１０６μｍである。パッド１０４からガードリング１０２までの距離は、例えば１２．５μｍであり、ガードリング１０２の幅は、例えば５μｍである。ここで、ガードリング１０２のチップ側の端までスクライブ領域として取り扱いスクライブ幅Ｗ１０１を規定している。ただし、ガードリング１０２は、分割された各半導体チップ内に残る。

比較例では、モニタ素子１０３用のパッド１０４をスクライブ領域１０１内に配置している。スクライブ領域１０１の幅は、ダイシングの観点からはもっと狭くすることができるが、パッド１０４が配置されていると狭くすることが難しい。スクライブ領域を狭くすることが容易となる技術が望まれる。

次に、本発明の第１の実施例による半導体ウエハについて説明する。

図１Ａは、第１の実施例の半導体ウエハを示す概略平面図である。半導体ウエハに、半導体素子の形成された複数のチップ領域１０と、隣接するチップ領域１０の間に介在するスクライブ領域１１とが画定されている。各チップ領域１０の縁に沿ったガードリング１２が形成されている。スクライブ領域１１内に、モニタ素子１３が形成されている。

第１の実施例では比較例と異なり、モニタ素子１３用のパッド１４が、スクライブ領域１１内ではなく、ガードリング１２より内側のチップ領域１０内に配置されている。これにより、スクライブ幅Ｗ１１を狭めることが容易となる。スクライブ幅Ｗ１１は、例えば４０μｍ程度である。なお、チップ領域１０は、例えば、１辺５ｍｍ程度の正方形形状である。

図１Ｂは、図１Ａのスクライブ領域近傍（破線で囲んだ領域Ｂ）の拡大図である。配線１５がモニタ素子１３とパッド１４とを接続している。モニタ素子１３、配線１５、及びパッド１４は、ガードリング１２と電気的に絶縁したい。ガードリング１２に切り込み部１６を設けることにより、配線１５が切り込み部１６を通ってガードリング１２を横切り、モニタ素子１３とパッド１４とが接続される。

ただし、ガードリング１２に切り込み部１６を設けると、ガードリング１２のバリア性低下が懸念される。バリア性低下を抑制するため、ガードリング１２の切り込み部１６近傍に、侵入物の障害となるガード構造体１７を配置する。

なお、図１Ａに示すように、チップ領域１０内に、半導体チップ用のパッド１８が形成されている。パッド１８は、チップ領域１０に形成された半導体素子と電気的に接続されており、パッド１８に探針を当てて、半導体チップの動作状態が試験される。第１の実施例では、モニタ素子用のパッド１４と、半導体チップ試験用のパッド１８とが別々に形成されている。

次に、第２の実施例の半導体ウエハについて説明する。

図２は、第２の実施例の半導体ウエハを示す概略平面図である。第２の実施例では、チップ領域１０内に形成されたパッド２０が、モニタ素子用のパッド及び半導体チップ試験用のパッドを兼ねる。他は第１の実施例と同様である。第２の実施例では、モニタ素子用のパッドと半導体チップ試験用のパッドを別々に形成しなくてよい。

なお、モニタ素子用と半導体チップ試験用のパッドを共通とすると、１つのパッドに探針が当たる回数が増える。パッドの損傷が懸念される場合は、例えば、パッドを長方形形状とし、モニタ素子の動作試験時と半導体チップの動作試験時とで、探針の接触する位置を分けることができる。

以下、さらに、モニタ素子とパッドを繋ぐ配線、ガードリングの切り込み部、ガード構造体の具体的な構造（まとめて、モニタ・パッド配線構造と呼ぶこととする）について説明する。なお、以下の実施例のモニタ・パッド配線構造は、第１及び第２の実施例どちらの半導体ウエハに対しても（つまり、モニタ素子用と半導体チップ試験用のパッドが別々でも共通でも）用いることができる。

まず、第３の実施例のモニタ・パッド配線構造について説明する。

図３は、第３の実施例のモニタ・パッド配線構造の切り込み部１６近傍を示す概略平面図である。配線１５が、切り込み部１６を通ってガードリング１２を横切り、パッド３０に接続されている。ガードリング１２とパッド３０との間に、平面視上配線１５と交差して、ガードリング１２の延在方向に沿って長い形状のガード構造体１７が配置されている。

図４Ａは、図３の破線Ｄ１Ｄ１´に沿った概略断面図であり、ガードリング１２の側面に垂直な視線で切り込み部１６近傍を見たガードリング１２の断面図である。

半導体基板３１の上に、第１〜第３の層間絶縁膜３２〜３４が積層されている。第１の層間絶縁膜３２中に金属層Ｍ１Ｃが形成され、第２の層間絶縁膜３３中に金属層Ｍ１Ｌ及びＭ２Ｃが形成され、第３の層間絶縁膜３４中に金属層Ｍ２Ｌ及びＭ３Ｃが形成され、第３の層間絶縁膜３４の上に金属層Ｍ３Ｌが形成されている。半導体ウエハの最表面にカバー膜３５が形成されている。

ガードリング１２が、最下層の金属層Ｍ１Ｃから最上層の金属層Ｍ３Ｌまでの積層で形成されており、配線１５が、金属層Ｍ１Ｌで形成されている。切り込み部１６は、金属層Ｍ１Ｃ〜Ｍ３Ｌが形成されておらず、配線１５の通過を許している。

なお、図５Ａに示すように、配線１５を複数層の金属層で形成してもよい。図５Ａの例では、金属層Ｍ１Ｌ、Ｍ２Ｃ及びＭ２Ｌの積層で配線１５を形成している。

図４Ｂは、図３の破線Ｅ１Ｅ１´に沿った概略断面図であり、ガードリング１２の側面に垂直な視線で見たガード構造体１７の断面図である。ガード構造体１７が、金属層Ｍ１Ｌ〜Ｍ３Ｌで壁状に形成されている。なお、半導体基板３１の所定位置に素子分離膜３６が形成されている。

ガード構造体１７はガードリング１２の延在方向に沿って長く、その両端がガードリング１２の裏側に入り込んでいる。ガード構造体１７は、ガードリング１２の側面に垂直な視線で見て、切り込み部１６と重なりを持つ形状なので、切り込み部１６を通過する侵入物が、半導体チップ内部にそのまま真っ直ぐ入り込むことを抑制する障害物となる。配線１５とガード構造体１７とは共通に金属層Ｍ１Ｌを用いて形成されており、金属層Ｍ１Ｌの高さで配線１５とガード構造体１７とが交差している。

図４Ｃは、図３の破線Ｆ１Ｆ１´に沿った概略断面図であり、ガードリング１２の延在方向に平行な視線で見たガードリング１２、ガード構造体１７、及びパッド３０の断面図である。ガードリング１２が金属層Ｍ１Ｃ〜Ｍ３Ｌで形成され、ガード構造体１７が金属層Ｍ１Ｌ〜Ｍ３Ｌで形成され、パッド３０が金属層Ｍ１Ｌ〜Ｍ３Ｌで形成されている。

図４Ｄは、図３の破線Ｇ１Ｇ１´に沿った概略断面図であり、ガードリング１２の延在方向に平行な視線で見た配線１５、ガード構造体１７、及びパッド３０の断面図である。配線１５、ガード構造体１７、及びパッド３０の金属層Ｍ１Ｌが繋がった構造となっており、配線１５とパッド３０とが電気的に接続する。なお、ガード構造体１７及びパッド３０が金属層Ｍ２Ｌ及びＭ３Ｌでも繋がっている。

なお、図５Ｂに示すように、例えば、ガード構造体１７とパッド３０との間で金属層Ｍ２Ｌ及びＭ３Ｌを切り離す構造としてもよい。

以上説明したように、ガードリングに設けた切り込み部の近傍に、侵入物の障害となるガード構造体を配置することで、切り込み部を設けたことによるバリア性の低下を抑制できる。ガード構造体は、（モニタ素子からの）配線、ガードリング、（モニタ素子に接続される）パッドと同様に、多層配線形成工程を流用して、所望の構造に形成することができる。

次に、第４の実施例のモニタ・パッド配線構造について説明する。

図６Ａは、第４の実施例のモニタ・パッド配線構造の切り込み部１６近傍を示す概略平面図である。図６Ｂ及び図６Ｃは、それぞれ、図６Ａに対応する下層側及び上層側の平面断面図である。

図６Ａに示すように、第３の実施例と同様に、配線１５Ａが切り込み部１６を通ってパッド３０に接続されており、ガードリング１２とパッド３０との間に、平面視上配線１５Ａと交差して、ガードリング１２の延在方向に沿って長い形状のガード構造体１７Ａが配置されている。

図６Ｂに示すように、下層側では、切り込み部１６の両端部分で、ガードリング１２と、ガード構造体１７Ａの下側部分１７Ｌとが繋がっている。下層側では、配線１５Ａがガードリング１２を横切ることができず、切り込み部１６で終端している。

図６Ｃに示すように、上層側で、配線１５Ａがガードリング１２の切り込み部１６を横切って、パッド３０に接続されている。

図７Ａは、図６Ａの破線Ｄ２Ｄ２´に沿った概略断面図であり、ガードリング１２の側面に垂直な視線で切り込み部１６近傍を見たガードリング１２の断面図である。第３の実施例と同様に、金属層Ｍ１Ｃ〜Ｍ３Ｌでガードリング１２が形成され、ガードリング１２に、金属層Ｍ１Ｃ〜Ｍ３Ｌの形成されない切り込み部１６が配置されている。

図７Ｂは、図６Ａの破線Ｅ２Ｅ２´に沿った概略断面図であり、ガードリング１２の側面に垂直な視線で見たガード構造体１７Ａの断面図である。第４の実施例では、ガード構造体１７Ａが、金属層Ｍ１Ｃ〜Ｍ２Ｌの積層部分（下側ガード構造体１７Ｌと呼ぶこととする）と、金属層Ｍ３Ｌの部分（上側ガード構造体１７Ｕと呼ぶこととする）とで形成されている。上側ガード構造体１７Ｕは、層間絶縁膜３４を挟んで、下側ガード構造体１７Ｌと絶縁されている。

下側及び上側ガード構造体１７Ｌ、１７Ｕはガードリング１２の延在方向に沿って長く、その両端がガードリング１２の裏側に入り込んでいる。第４の実施例でも第３の実施例と同様に、ガード構造体１７Ａが、切り込み部１６と重なりを持つ形状で形成されており、切り込み部１６を通る侵入物の障害物として働く。

図７Ｃは、図６Ａの破線Ｆ２Ｆ２´に沿った概略断面図であり、ガードリング１２の延在方向に平行な視線で見たガードリング１２、ガード構造体１７Ａ、及びパッド３０の断面図である。ガードリング１２と下側ガード構造体１７Ｌとが、金属層Ｍ１Ｃ〜Ｍ２Ｌで繋がっている。ガードリング１２と下側ガード構造体１７Ｌとの間に接続部分を設けたことにより、この接続部分も侵入物の障害物として働く。上側ガード構造体１７Ｕは、ガードリング１２と絶縁されている。

図７Ｄは、図６Ａの破線Ｇ２Ｇ２´に沿った概略断面図であり、ガードリング１２の延在方向に平行な視線で見た配線１５Ａ、ガード構造体１７Ａ、及びパッド３０の断面図である。

配線１５Ａが、切り込み部１６から外側では金属層Ｍ１Ｌ〜Ｍ３Ｌで形成され、切り込み部１６より内側では最上層の金属層Ｍ３Ｌの１層で形成されている（図７Ａも参照）。金属層Ｍ３Ｌの配線１５Ａが、下側ガード構造体１７Ｌの上方を越えて、パッド３０に接続される。上側ガード構造体１７Ｕと配線１５Ａは共通に金属層Ｍ３Ｌを用いており、金属層Ｍ３Ｌの高さで配線１５Ａと上側ガード構造体１７Ｕとが交差している（図７Ｂも参照）。

第４の実施例では、ガード構造体の下側部分を、切り込み部の両端部分のガードリングと繋ぎ、ガード構造体とガードリングとの間を侵入物が通りにくくしている。ガードリングと繋がれたガード構造体を、その上方の金属層で形成した配線が越えて、配線とパッドとが接続する構造としている。

なお、以下の実施例のように、バリア性低下を抑制するため、ガードリングの切り込み部の形状自体を工夫することもできる。

まず、第５の実施例のモニタ・パッド配線構造について説明する。

図８Ａは、第５の実施例のモニタ・パッド配線構造の切り込み部１６Ｂ近傍を示す概略平面図である。第５の実施例では、ガードリング１２に屈曲した内面形状の切り込み部１６Ｂが設けられており、それに対応して、切り込み部１６Ｂを通る配線１５Ｂも屈曲した形状となっている。

切り込み部１６Ｂを通る侵入物の経路が屈曲することにより、入口（切り込み部１６Ｂの半導体チップ外側の開口）から出口（切り込み部１６Ｂの半導体チップ内側の開口）までの距離が長くなり、侵入が抑制される。

次に、第６の実施例のモニタ・パッド配線構造について説明する。

図８Ｂは、第６の実施例のモニタ・パッド配線構造の切り込み部１６Ｃ近傍を示す概略平面図である。第６の実施例では、ガードリング１２の厚さ方向内部に、第３の実施例で説明したような（図３参照）ガード構造体１７Ｃが形成されており、それを迂回するような屈曲した内面形状の切り込み部１６Ｃが形成されている。

ガード構造体１７Ｃにより侵入抑制効果がある。また、第５の実施例と同様に、屈曲した経路により侵入物の通過が抑制される。

なお、第５、第６の実施例で、例えば切り込み部の出口近傍に、さらに、第３の実施例で説明したようなガード構造体を設けて、侵入抑制効果を高めることもできる。

なお、以上の実施例では、ガードリングよりも内側、あるいはガードリングの厚さ方向内部にガード構造体を設けたが、ガード構造体は切り込み部近傍に配置されていればよく、（分割された半導体チップの内部に配置されるならば）ガードリングの外側に設けることも可能である。

なお、モニタ素子を含むスクライブ領域で半導体ウエハがダイシングされて、半導体チップが個々に分割される。個々の半導体チップに分割されたとき、半導体ウエハの状態でモニタ素子に接続されていた配線の一端が、半導体チップの端面に露出することとなる。ガード構造体は、半導体チップの端面からモニタ素子用のパッドまでの間に配置される。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

以上の第１〜第６の実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
半導体素子の形成された複数のチップ領域が、隣接するチップ領域間にスクライブ領域を介して画定された半導体ウエハであって、
前記スクライブ領域内に配置されたモニタ素子と、
前記チップ領域内に配置されたパッドと、
前記モニタ素子と前記パッドとを接続する配線と
を有する半導体ウエハ。
（付記２）
さらに、前記チップ領域の縁に沿って配置され、前記配線を通す切り込み部が形成されたガードリングを有する付記１に記載の半導体ウエハ。
（付記３）
さらに、前記ガードリングの側面に垂直な視線で前記切り込み部を見たとき、該切り込み部の少なくとも一部と重なる形状であり、該切り込み部の近傍に配置されたガード構造体を有する付記２に記載の半導体ウエハ。
（付記４）
前記ガード構造体は、前記チップ領域内に形成された多層配線と共通の金属層を用いて形成されている付記３に記載の半導体ウエハ。
（付記５）
前記ガード構造体の少なくとも一部が前記ガードリングと繋がっている付記３または４に記載の半導体ウエハ。
（付記６）
前記切り込み部は、屈曲した内面形状を持つ付記２に記載の半導体ウエハ。
（付記７）
前記パッドが、該パッドの配置されたチップ領域に形成された半導体素子とも電気的に接続されている付記１〜６のいずれか１つに記載の半導体ウエハ。
（付記８）
半導体チップを含む半導体装置であって、前記半導体チップは、
前記半導体チップの縁に沿って配置され、切り込み部が形成されたガードリングと、
前記ガードリングの内側に配置されたパッドと、
一端が前記半導体チップの端面に達し、前記切り込み部を通って、他端が前記パッドに接続された配線と
を有する半導体装置。
（付記９）
さらに、前記ガードリングの側面に垂直な視線で前記切り込み部を見たとき、該切り込み部の少なくとも一部と重なる形状であり、前記半導体チップの端面から前記パッドまでの間に配置されたガード構造体を有する付記８に記載の半導体装置。
（付記１０）
前記切り込み部は、屈曲した内面形状を持つ付記８に記載の半導体装置。

図１Ａは、第１の実施例の半導体ウエハを示す概略平面図であり、図１Ｂは、図１Ａのスクライブ領域近傍の拡大図である。 図２は、第２の実施例の半導体ウエハを示す概略平面図である。 図３は、第３の実施例のモニタ・パッド配線構造を示す概略平面図である。 図４Ａ〜図４Ｄは、それぞれ、図３の破線Ｄ１Ｄ１´、Ｅ１Ｅ１´、Ｆ１Ｆ１´、及びＧ１Ｇ１´に沿った概略断面図である。 図５Ａ及び図５Ｂは、第３の実施例の変形例のモニタ・パッド配線構造を示す概略断面図である。 図６Ａは、第４の実施例のモニタ・パッド配線構造を示す概略平面図であり、図６Ｂ及び図６Ｃは、それぞれ、図６Ａに対応する下層側及び上層側の平面断面図である。 図７Ａ〜図７Ｄは、それぞれ、図６Ａの破線Ｄ２Ｄ２´、Ｅ２Ｅ２´、Ｆ２Ｆ２´、及びＧ２Ｇ２´に沿った概略断面図である。 図８Ａ及び図８Ｂは、それぞれ、第５及び第６の実施例のモニタ・パッド配線構造を示す概略平面図である。 図９は、比較例の半導体ウエハのスクライブ領域近傍を示す概略平面図である。 図１０は、比較例の半導体ウエハの概略断面図である。

符号の説明

１０ チップ領域
１１ スクライブ領域
１２ ガードリング
１３ モニタ素子
１４、２０、３０ （モニタ素子と接続される）パッド
１５ 配線
１６ 切り込み部
１７ ガード構造体

Claims (5)

1. 半導体素子の形成された複数のチップ領域が、隣接するチップ領域間にスクライブ領域を介して画定された半導体ウエハであって、
   前記スクライブ領域内に配置されたモニタ素子と、
   前記チップ領域内に配置されたパッドと、
   前記モニタ素子と前記パッドとを接続する配線と
   を有する半導体ウエハ。
2. さらに、前記チップ領域の縁に沿って配置され、前記配線を通す切り込み部が形成されたガードリングを有する請求項１に記載の半導体ウエハ。
3. さらに、前記ガードリングの側面に垂直な視線で前記切り込み部を見たとき、該切り込み部の少なくとも一部と重なる形状であり、該切り込み部の近傍に配置されたガード構造体を有する請求項２に記載の半導体ウエハ。
4. 前記パッドが、該パッドの配置されたチップ領域に形成された半導体素子とも電気的に接続されている請求項１〜３のいずれか１項に記載の半導体ウエハ。
5. 半導体チップを含む半導体装置であって、前記半導体チップは、
   前記半導体チップの縁に沿って配置され、切り込み部が形成されたガードリングと、
   前記ガードリングの内側に配置されたパッドと、
   一端が前記半導体チップの端面に達し、前記切り込み部を通って、他端が前記パッドに接続された配線と
   を有する半導体装置。

Images