JP5712875B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5712875B2 JP5712875B2 JP2011194648A JP2011194648A JP5712875B2 JP 5712875 B2 JP5712875 B2 JP 5712875B2 JP 2011194648 A JP2011194648 A JP 2011194648A JP 2011194648 A JP2011194648 A JP 2011194648A JP 5712875 B2 JP5712875 B2 JP 5712875B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- fuse
- film
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
第1実施形態による半導体装置及びその製造方法について図1乃至図14を用いて説明する。
第2実施形態による半導体装置及びその製造方法について図15及び図16を用いて説明する。図1乃至図14に示す第1実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
第3実施形態による半導体装置及びその製造方法について図17及び図18を用いて説明する。図1乃至図16に示す第1及び第2実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
上記実施形態に限らず種々の変形が可能である。
前記第1の絶縁膜上に形成されたヒューズと、
前記第1の絶縁膜及び前記ヒューズの上に形成され、前記ヒューズ上に達する開口部を有する第2の絶縁膜と、
前記第2の絶縁膜上及び前記開口部内に形成された第3の絶縁膜と
を有することを特徴とする半導体装置。
前記第3の絶縁膜の融点は、前記第2の絶縁膜の融点よりも低い
ことを特徴とする半導体装置。
前記開口部内の前記第3の絶縁膜は、他の領域よりも融点の低い絶縁材料により形成されている
ことを特徴とする半導体装置。
前記融点の低い絶縁材料は、不純物を含有する酸化シリコン又はSOGである
ことを特徴とする半導体装置。
前記ヒューズ下の前記第1の絶縁膜内に形成された空隙を更に有する
ことを特徴とする半導体装置。
前記第2の絶縁膜が前記半導体基板に与える応力は、前記第1の絶縁膜及び前記第3の絶縁膜が前記半導体基板に与える応力よりも大きい
ことを特徴とする半導体装置。
前記第2の絶縁膜は、エッチングストッパ膜であり、
前記第3の絶縁膜は、層間絶縁膜である
ことを特徴とする半導体装置。
前記第2の絶縁膜は、窒化シリコンを主体とする絶縁材料により形成されており、
前記第3の絶縁膜は、酸化シリコンを主体とする絶縁材料により形成されている
ことを特徴とする半導体装置。
前記第1の絶縁膜上に、ヒューズを形成する工程と、
前記ヒューズ及び前記第1の絶縁膜上に、第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に、前記ヒューズに達する開口部を形成する工程と、
前記第2の絶縁膜上及び前記開口部内に第3の絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
前記第3の絶縁膜の融点は、前記第2の絶縁膜の融点よりも低い
ことを特徴とする半導体装置の製造方法。
前記第1の絶縁膜上に、ヒューズを形成する工程と、
前記ヒューズが形成された前記半導体基板上に、前記第1の絶縁膜に接して第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に、第3の絶縁膜を形成する工程と、
前記ヒューズ上の前記第2の絶縁膜及び前記第3の絶縁膜に、開口部を形成する工程と、
前記開口部内に、前記第3の絶縁膜よりも融点の低い絶縁材料よりなる第4の絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
前記第4の絶縁膜は、不純物を含有する酸化シリコン又はSOGにより形成する
ことを特徴とする半導体装置の製造方法。
前記開口部を形成する工程では、前記第2の絶縁膜及び前記第3の絶縁膜に開口部を形成した後、更に前記第1の絶縁膜を等方的にエッチングし、前記開口部内に前記ヒューズの下面を露出する
ことを特徴とする半導体装置の製造方法。
前記第4の絶縁膜を形成する工程では、前記ヒューズ下に空隙が残存するように前記第4の絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
前記第2の絶縁膜が前記半導体基板に与える応力は、前記第1の絶縁膜及び前記第3の絶縁膜が前記半導体基板に与える応力よりも大きい
ことを特徴とする半導体装置の製造方法。
前記第2の絶縁膜は、エッチングストッパ膜であり、
前記第3の絶縁膜は、層間絶縁膜である
ことを特徴とする半導体装置の製造方法。
前記第2の絶縁膜は、窒化シリコンを主体とする絶縁材料により形成されており、
前記第3の絶縁膜は、酸化シリコンを主体とする絶縁材料により形成されている
ことを特徴とする半導体装置の製造方法。
12…素子分離絶縁膜
14…ゲート絶縁膜
16…ヒューズ
18…ダミー配線
20…ゲート電極
22,26,62…シリコン酸化膜
24,32…不純物拡散領域
28,40…フォトレジスト膜
30…側壁絶縁膜
34…ソース/ドレイン領域
36…金属シリサイド膜
38…エッチングストッパ膜
42,50,56…層間絶縁膜
44…コンタクトホール
46,52,58…コンタクトプラグ
48,54,60…配線層
64…シリコン窒化膜
70…溶融領域
80…開口部
82…低融点絶縁膜
84…空隙
Claims (6)
- 半導体基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたヒューズと、
前記第1の絶縁膜及び前記ヒューズの上に形成された第2の絶縁膜と、
前記第1の絶縁膜及び前記第2の絶縁膜に形成され、前記ヒューズ上に達し、前記ヒューズの下に位置する開口部と、
前記開口部内に形成され、前記第1の絶縁膜及び前記第2の絶縁膜よりも融点が低く、前記ヒューズの下面の一部に接する第3の絶縁膜と、
前記ヒューズの下で前記第1の絶縁膜と前記第3の絶縁膜の間に位置する空隙と、
を有することを特徴とする半導体装置。 - 前記第2の絶縁膜が前記半導体基板に与える応力は、前記第1の絶縁膜及び前記第3の絶縁膜が前記半導体基板に与える応力よりも大きい
ことを特徴とする請求項1に記載の半導体装置。 - 前記第2の絶縁膜上に形成された第4の絶縁膜を有し、
前記空隙は前記第4の絶縁膜にも形成され、
前記第2の絶縁膜は、エッチングストッパ膜であり、
前記第4の絶縁膜は、層間絶縁膜である
ことを特徴とする請求項1又は2に記載の半導体装置。 - 前記第2の絶縁膜は、窒化シリコンを主体とする絶縁材料により形成されており、
前記第4の絶縁膜は、酸化シリコンを主体とする絶縁材料により形成されている
ことを特徴とする請求項3に記載の半導体装置。 - 半導体基板上に、第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に、ヒューズを形成する工程と、
前記ヒューズが形成された前記半導体基板上に、前記第1の絶縁膜に接して第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に、第3の絶縁膜を形成する工程と、
前記ヒューズ上の前記第2の絶縁膜及び前記第3の絶縁膜に、開口部を形成する工程と、
前記開口部を形成する工程の後、前記第1の絶縁膜を等方的にエッチングして前記ヒューズの下面の一部を露出する工程と、
前記ヒューズの下面の一部を露出する工程の後、前記開口部内に、前記第3の絶縁膜よりも融点の低い絶縁材料よりなる第4の絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記第4の絶縁膜を形成する工程では、前記ヒューズ下に空隙が残存するように前記第4の絶縁膜を形成する
ことを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011194648A JP5712875B2 (ja) | 2011-09-07 | 2011-09-07 | 半導体装置及びその製造方法 |
US13/606,710 US9024410B2 (en) | 2011-09-07 | 2012-09-07 | Semiconductor device and method of manufacturing semiconductor device |
US14/678,431 US9349685B2 (en) | 2011-09-07 | 2015-04-03 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011194648A JP5712875B2 (ja) | 2011-09-07 | 2011-09-07 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013058524A JP2013058524A (ja) | 2013-03-28 |
JP5712875B2 true JP5712875B2 (ja) | 2015-05-07 |
Family
ID=47752478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011194648A Active JP5712875B2 (ja) | 2011-09-07 | 2011-09-07 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9024410B2 (ja) |
JP (1) | JP5712875B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103794549B (zh) * | 2012-10-31 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
US9293414B2 (en) * | 2013-06-26 | 2016-03-22 | Globalfoundries Inc. | Electronic fuse having a substantially uniform thermal profile |
US10366921B2 (en) * | 2014-08-15 | 2019-07-30 | United Microelectronics Corp. | Integrated circuit structure including fuse and method thereof |
CN109037190B (zh) * | 2018-07-27 | 2020-07-10 | 上海华力集成电路制造有限公司 | 一种电熔丝结构及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6130060A (ja) * | 1984-07-20 | 1986-02-12 | Nec Corp | 半導体ヒユ−ズ素子の製造方法 |
JPS6289338A (ja) * | 1985-10-16 | 1987-04-23 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JPH0969570A (ja) * | 1995-08-31 | 1997-03-11 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US6368902B1 (en) * | 2000-05-30 | 2002-04-09 | International Business Machines Corporation | Enhanced efuses by the local degradation of the fuse link |
JP4164054B2 (ja) * | 2003-10-10 | 2008-10-08 | 松下電器産業株式会社 | ポリシリコンヒューズを有する半導体装置 |
US20050077594A1 (en) * | 2003-10-10 | 2005-04-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with polysilicon fuse and method for trimming the same |
JP2005209903A (ja) * | 2004-01-23 | 2005-08-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2007311372A (ja) * | 2006-05-16 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7491585B2 (en) | 2006-10-19 | 2009-02-17 | International Business Machines Corporation | Electrical fuse and method of making |
-
2011
- 2011-09-07 JP JP2011194648A patent/JP5712875B2/ja active Active
-
2012
- 2012-09-07 US US13/606,710 patent/US9024410B2/en active Active
-
2015
- 2015-04-03 US US14/678,431 patent/US9349685B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150214151A1 (en) | 2015-07-30 |
US9349685B2 (en) | 2016-05-24 |
US20130056846A1 (en) | 2013-03-07 |
JP2013058524A (ja) | 2013-03-28 |
US9024410B2 (en) | 2015-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8299570B2 (en) | Efuse containing sige stack | |
TWI313041B (en) | Self-aligned gate isolation | |
US7960809B2 (en) | eFuse with partial SiGe layer and design structure therefor | |
US20050085072A1 (en) | Formation of self-aligned contact plugs | |
US9312185B2 (en) | Formation of metal resistor and e-fuse | |
KR20170030137A (ko) | 반도체 소자 및 이를 제조하기 위한 방법 | |
JP5712875B2 (ja) | 半導体装置及びその製造方法 | |
KR100735529B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
KR20140058220A (ko) | 반도체 소자의 안티퓨즈 및 그 제조 방법 | |
KR100731096B1 (ko) | 반도체 소자 및 이의 제조방법 | |
JP6629159B2 (ja) | 半導体装置の製造方法 | |
US9524962B2 (en) | Semiconductor device comprising an e-fuse and a FET | |
US20070296054A1 (en) | Fuse with silicon nitride removed from fuse surface in cutting region | |
US10115637B2 (en) | Method for fabricating auto-aligned interconnection elements for a 3D integrated circuit | |
KR100568514B1 (ko) | 필드 영역들을 덮는 퓨즈를 갖는 비휘발성 메모리소자 및그것을 제조하는 방법 | |
US11107730B1 (en) | Method of manufacturing semiconductor device with anti-fuse structures | |
JP6989460B2 (ja) | 半導体装置およびその製造方法 | |
JP2008078358A (ja) | 半導体装置及びその製造方法 | |
KR100550345B1 (ko) | 반도체 장치의 실리사이드막 형성방법 | |
TWI767850B (zh) | 反熔絲元件及其製造方法 | |
TWI779462B (zh) | 製造半導體結構的方法 | |
US11916016B2 (en) | Anti-fuse device and manufacturing method thereof | |
TWI441225B (zh) | 電熔絲結構 | |
KR100523919B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
TW202013464A (zh) | 半導體結構及半導體製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5712875 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |