JPH0969570A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0969570A JPH0969570A JP7224324A JP22432495A JPH0969570A JP H0969570 A JPH0969570 A JP H0969570A JP 7224324 A JP7224324 A JP 7224324A JP 22432495 A JP22432495 A JP 22432495A JP H0969570 A JPH0969570 A JP H0969570A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating film
- forming
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】回路上にヒューズを有する半導体装置におい
て、半導体装置自体の信頼性を損なわずにヒューズ溶断
の確実性を確保する。 【構成】従来ヒューズの溶融・飛散を確実にするために
設けられていた、ヒューズ３の上側の保護膜１に開口部
が無く、層間絶縁膜４と保護膜１が存在する。代わりに
ヒューズ３の下側に中空部６を設けて、飛散するヒュー
ズ材の受容部とする。 【効果】ヒューズ上側に保護膜開口部がないことによ
り、外部からの水分や汚染の侵入による回路特性の劣化
などの信頼性上の問題を回避できる。さらに中空部が飛
散物を受容することでヒューズ切断の確実性を損なうこ
ともない。
て、半導体装置自体の信頼性を損なわずにヒューズ溶断
の確実性を確保する。 【構成】従来ヒューズの溶融・飛散を確実にするために
設けられていた、ヒューズ３の上側の保護膜１に開口部
が無く、層間絶縁膜４と保護膜１が存在する。代わりに
ヒューズ３の下側に中空部６を設けて、飛散するヒュー
ズ材の受容部とする。 【効果】ヒューズ上側に保護膜開口部がないことによ
り、外部からの水分や汚染の侵入による回路特性の劣化
などの信頼性上の問題を回避できる。さらに中空部が飛
散物を受容することでヒューズ切断の確実性を損なうこ
ともない。
Description
【０００１】
【産業上の利用分野】本発明はその回路上にヒューズを
有する半導体装置、特に集積回路において、半導体装置
自体の信頼性を損なわずにヒューズ溶断の確実性を確保
する技術に関する。
有する半導体装置、特に集積回路において、半導体装置
自体の信頼性を損なわずにヒューズ溶断の確実性を確保
する技術に関する。
【０００２】
【従来の技術】半導体装置、特に集積回路において、ウ
ェハプロセス終了後の回路特性の調整や、外付け部品の
特性への合わせ込みなどの目的に、しばしばヒューズを
内蔵させることが行われる。この時ヒューズは、ポリシ
リコンや高融点金属シリサイド、またはアルミなど、半
導体において普通に配線層として用いられる材料を使っ
て、パターン形状的或いは材質上の工夫を講じて局所的
に抵抗の高い部分を溶断部分として作り込み、切断が必
要になった時に溶断部分の許容を超える電流を流すこと
でその機能を実現するのが一般的である。
ェハプロセス終了後の回路特性の調整や、外付け部品の
特性への合わせ込みなどの目的に、しばしばヒューズを
内蔵させることが行われる。この時ヒューズは、ポリシ
リコンや高融点金属シリサイド、またはアルミなど、半
導体において普通に配線層として用いられる材料を使っ
て、パターン形状的或いは材質上の工夫を講じて局所的
に抵抗の高い部分を溶断部分として作り込み、切断が必
要になった時に溶断部分の許容を超える電流を流すこと
でその機能を実現するのが一般的である。
【０００３】図４に従来のヒューズの構造の一般的な例
を平面図と断面図にて示す。図において１は保護膜、２
はアルミなどの材料を用いた配線パターン、３はポリシ
リコンなどを用いたヒューズパターン、４は配線層間絶
縁膜、５はヒューズ溶断部分の上側に設けられた保護膜
の開口部、７はコンタクトホールをそれぞれ示してい
る。
を平面図と断面図にて示す。図において１は保護膜、２
はアルミなどの材料を用いた配線パターン、３はポリシ
リコンなどを用いたヒューズパターン、４は配線層間絶
縁膜、５はヒューズ溶断部分の上側に設けられた保護膜
の開口部、７はコンタクトホールをそれぞれ示してい
る。
【０００４】ヒューズ３の中心に位置する溶断部分を流
れる許容値を超えた電流による発熱のため、ヒューズ材
の該当部分は爆発的に溶融し、周囲に飛散する。このよ
うに溶融したヒューズ材が周りに飛散して移動すること
で、ヒューズ３の中心を繋いでいた溶断部分が消滅し、
目的の回路を選択的に遮断することができる。
れる許容値を超えた電流による発熱のため、ヒューズ材
の該当部分は爆発的に溶融し、周囲に飛散する。このよ
うに溶融したヒューズ材が周りに飛散して移動すること
で、ヒューズ３の中心を繋いでいた溶断部分が消滅し、
目的の回路を選択的に遮断することができる。
【０００５】従来、ヒューズ切断の確実性を確保するた
めに、即ち、前述の飛散プロセスを確実なものとするた
めに、ヒューズ３の上に形成される種々の絶縁膜１・４
には、集積回路の最終的な保護膜１を含めて、溶断部分
の真上に開口部５を設けて開放し、ヒューズ材の飛散を
妨げないようにする構造をとるのが一般的であった。
めに、即ち、前述の飛散プロセスを確実なものとするた
めに、ヒューズ３の上に形成される種々の絶縁膜１・４
には、集積回路の最終的な保護膜１を含めて、溶断部分
の真上に開口部５を設けて開放し、ヒューズ材の飛散を
妨げないようにする構造をとるのが一般的であった。
【０００６】
【発明が解決しようとする課題】半導体装置、特に集積
回路における保護膜は、外部の環境から半導体本体を保
護するために本来必要不可欠のものである。集積回路チ
ップの外縁部に設けられるボンディングパッド上の保護
膜開口部と異なり、ヒューズ溶断部分上の開口部は、集
積回路などの能動領域の中に存在するため、外部からの
水分や汚染の侵入による回路特性の劣化など、半導体の
長期信頼性の点で極めて好ましくない。しかし、この開
口部を嫌ってヒューズの上を絶縁膜で覆った場合、ヒュ
ーズを覆う絶縁膜が溶断の際にヒューズ材の飛散の妨げ
となり、ヒューズ溶断のメカニズムがヒューズ材周囲の
絶縁膜の溶融による混合現象に依存するために、切断の
確実性が著しく劣り、さらに切断に成功しても絶縁抵抗
が比較的小さいなどの問題を含むことになる。
回路における保護膜は、外部の環境から半導体本体を保
護するために本来必要不可欠のものである。集積回路チ
ップの外縁部に設けられるボンディングパッド上の保護
膜開口部と異なり、ヒューズ溶断部分上の開口部は、集
積回路などの能動領域の中に存在するため、外部からの
水分や汚染の侵入による回路特性の劣化など、半導体の
長期信頼性の点で極めて好ましくない。しかし、この開
口部を嫌ってヒューズの上を絶縁膜で覆った場合、ヒュ
ーズを覆う絶縁膜が溶断の際にヒューズ材の飛散の妨げ
となり、ヒューズ溶断のメカニズムがヒューズ材周囲の
絶縁膜の溶融による混合現象に依存するために、切断の
確実性が著しく劣り、さらに切断に成功しても絶縁抵抗
が比較的小さいなどの問題を含むことになる。
【０００７】
【課題を解決するための手段】本発明による半導体装置
は、ヒューズを備えた半導体装置において、第１の絶縁
膜上にフォトリソ技術によりパターン形成されたヒュー
ズと、少なくとも前記ヒューズを覆うように前記ヒュー
ズと前記第１の絶縁膜上に形成された第２の絶縁膜とを
備え、前記ヒューズの溶断部分の下側の第１の絶縁膜と
の間に空間を有することを特徴とする。
は、ヒューズを備えた半導体装置において、第１の絶縁
膜上にフォトリソ技術によりパターン形成されたヒュー
ズと、少なくとも前記ヒューズを覆うように前記ヒュー
ズと前記第１の絶縁膜上に形成された第２の絶縁膜とを
備え、前記ヒューズの溶断部分の下側の第１の絶縁膜と
の間に空間を有することを特徴とする。
【０００８】また、本発明による半導体装置の製造方法
は、第１の絶縁膜を形成する第１絶縁膜形成工程と、前
記第１の絶縁膜上に導電膜を形成して所望の形状に加工
するヒューズパターン形成工程と、前記ヒューズと前記
第１の絶縁膜上に第２の絶縁膜を形成する第２絶縁膜形
成工程と、前記第２の絶縁膜を形成後、前記ヒューズ周
辺の前記第２の絶縁膜の一部と前記第１の絶縁膜の一部
をエッチングして前記ヒューズ下部に空間を形成するエ
ッチング工程と、前記エッチング工程後に前記ヒューズ
下部の空間を残して少なくとも前記ヒューズを覆うよう
に絶縁保護膜を形成する第３絶縁膜形成工程とを有する
ことを特徴とする。
は、第１の絶縁膜を形成する第１絶縁膜形成工程と、前
記第１の絶縁膜上に導電膜を形成して所望の形状に加工
するヒューズパターン形成工程と、前記ヒューズと前記
第１の絶縁膜上に第２の絶縁膜を形成する第２絶縁膜形
成工程と、前記第２の絶縁膜を形成後、前記ヒューズ周
辺の前記第２の絶縁膜の一部と前記第１の絶縁膜の一部
をエッチングして前記ヒューズ下部に空間を形成するエ
ッチング工程と、前記エッチング工程後に前記ヒューズ
下部の空間を残して少なくとも前記ヒューズを覆うよう
に絶縁保護膜を形成する第３絶縁膜形成工程とを有する
ことを特徴とする。
【０００９】
【実施例】図１に本発明によるヒューズの構造の実施例
を平面図と断面図にて示す。図において１は保護膜、２
はアルミなどの材料を用いた配線パターン、３はポリシ
リコンなどを用いたヒューズパターン、４は配線層間絶
縁膜、６はヒューズ溶断部分の下側に設けられた中空
部、７はコンタクトホールをそれぞれ示している。前述
の従来技術によるヒューズの構造との違いは、ヒューズ
３の中心に位置する溶断部分の上に開口部が無く、通常
の半導体素子と同様に層間絶縁膜４と保護膜１が存在す
ることと、そのかわりに溶断部分の下側に中空部６が設
けられた点にある。
を平面図と断面図にて示す。図において１は保護膜、２
はアルミなどの材料を用いた配線パターン、３はポリシ
リコンなどを用いたヒューズパターン、４は配線層間絶
縁膜、６はヒューズ溶断部分の下側に設けられた中空
部、７はコンタクトホールをそれぞれ示している。前述
の従来技術によるヒューズの構造との違いは、ヒューズ
３の中心に位置する溶断部分の上に開口部が無く、通常
の半導体素子と同様に層間絶縁膜４と保護膜１が存在す
ることと、そのかわりに溶断部分の下側に中空部６が設
けられた点にある。
【００１０】ヒューズ３の上の層間絶縁膜４と保護膜１
に開口部が無いことによって、既に述べた外部からの水
分や汚染の侵入による回路特性の劣化など、半導体の長
期信頼性上の問題を完璧に回避できる。また、ヒューズ
の切断時には、ヒューズ３の下側に設けた中空部６の内
部に向かって溶融したヒューズ材が飛散できるため、切
断の確実性を損なうことはない。
に開口部が無いことによって、既に述べた外部からの水
分や汚染の侵入による回路特性の劣化など、半導体の長
期信頼性上の問題を完璧に回避できる。また、ヒューズ
の切断時には、ヒューズ３の下側に設けた中空部６の内
部に向かって溶融したヒューズ材が飛散できるため、切
断の確実性を損なうことはない。
【００１１】この構造を実現するための製造方法のふた
つの実施例を図２、及び図３に示す。
つの実施例を図２、及び図３に示す。
【００１２】図２において、（ａ）は絶縁基板または絶
縁膜の上にヒューズの材料となるポリシリコンなどの導
電膜を形成し、通常用いられるフォトリソ技術とエッチ
ング技術によってパターン形成した直後の断面を表す。
ここで、ヒューズ材３は、既に図１の平面図に示すよう
な形状にエッチングされている。次に、同様にフォトリ
ソ及びエッチングを行うことによって、図２（ｂ）に示
すような中空部６を形成する。この時、ヒューズ材に対
するエッチング選択比が高く、かつ等方性のエッチング
方法を用いることによって、細いヒューズパターン３の
脇からエッチングがヒューズ材の下に回り込むように適
宜エッチング条件を選択するものとする。この時点でヒ
ューズ３の下側に溶断時の飛散物の受容部としての中空
部６が形成された。以下、層間絶縁膜４をデポして
（ｃ）の状態、コンタクトホール７を開口した後アルミ
などの配線層膜２を形成して（ｄ）の状態、配線パター
ンを形成した後、保護膜１をデポして（ｅ）の状態へと
工程を進めてゆく。通常用いられる層間絶縁膜４の厚さ
は１ミクロン弱程度であるのに対して、ヒューズ溶断部
は通常少なくとも数ミクロン程度の幅を持っているの
で、層間絶縁膜４を一般的なＣＶＤ法によって形成すれ
ば、図１のＢ−Ｂ’断面に示したように、ヒューズ溶断
部の脇は堆積する絶縁物で埋まってしまっても、ヒュー
ズ溶断部直下には十分な空間が残る。
縁膜の上にヒューズの材料となるポリシリコンなどの導
電膜を形成し、通常用いられるフォトリソ技術とエッチ
ング技術によってパターン形成した直後の断面を表す。
ここで、ヒューズ材３は、既に図１の平面図に示すよう
な形状にエッチングされている。次に、同様にフォトリ
ソ及びエッチングを行うことによって、図２（ｂ）に示
すような中空部６を形成する。この時、ヒューズ材に対
するエッチング選択比が高く、かつ等方性のエッチング
方法を用いることによって、細いヒューズパターン３の
脇からエッチングがヒューズ材の下に回り込むように適
宜エッチング条件を選択するものとする。この時点でヒ
ューズ３の下側に溶断時の飛散物の受容部としての中空
部６が形成された。以下、層間絶縁膜４をデポして
（ｃ）の状態、コンタクトホール７を開口した後アルミ
などの配線層膜２を形成して（ｄ）の状態、配線パター
ンを形成した後、保護膜１をデポして（ｅ）の状態へと
工程を進めてゆく。通常用いられる層間絶縁膜４の厚さ
は１ミクロン弱程度であるのに対して、ヒューズ溶断部
は通常少なくとも数ミクロン程度の幅を持っているの
で、層間絶縁膜４を一般的なＣＶＤ法によって形成すれ
ば、図１のＢ−Ｂ’断面に示したように、ヒューズ溶断
部の脇は堆積する絶縁物で埋まってしまっても、ヒュー
ズ溶断部直下には十分な空間が残る。
【００１３】図３の実施例においては、中空部６を形成
する工程を独立させずに、図３（ｃ）に示すように、コ
ンタクトホール７のフォトリソ・エッチング工程と同時
に行っている。このため、ヒューズ溶融部分の上側には
層間絶縁膜が除去された部分が生じ、保護膜のみが残る
形となって、最終形状が多少変化する。この点を除いて
は、図２に示した方法と基本的に同じである。
する工程を独立させずに、図３（ｃ）に示すように、コ
ンタクトホール７のフォトリソ・エッチング工程と同時
に行っている。このため、ヒューズ溶融部分の上側には
層間絶縁膜が除去された部分が生じ、保護膜のみが残る
形となって、最終形状が多少変化する。この点を除いて
は、図２に示した方法と基本的に同じである。
【００１４】
【発明の効果】以上説明した通り、本発明によれば、絶
縁膜上にフォトリソ技術によりパターン形成された導電
膜をヒューズとして有し、該導電膜の上側に絶縁性の保
護膜または配線層間絶縁膜を有する半導体装置におい
て、ヒューズ溶断部分の真上の保護膜または配線層間絶
縁膜に信頼性上問題となる開口部を設けることなく、ヒ
ューズ溶断部分の下側の絶縁膜中の中空構造によってヒ
ューズ材の溶融・飛散を妨げない、即ち、信頼性が高く
切断の確実性に優れたヒューズ内蔵半導体装置を提供す
ることが可能になる。
縁膜上にフォトリソ技術によりパターン形成された導電
膜をヒューズとして有し、該導電膜の上側に絶縁性の保
護膜または配線層間絶縁膜を有する半導体装置におい
て、ヒューズ溶断部分の真上の保護膜または配線層間絶
縁膜に信頼性上問題となる開口部を設けることなく、ヒ
ューズ溶断部分の下側の絶縁膜中の中空構造によってヒ
ューズ材の溶融・飛散を妨げない、即ち、信頼性が高く
切断の確実性に優れたヒューズ内蔵半導体装置を提供す
ることが可能になる。
【図１】本発明の一実施例である半導体装置の構造を示
す平面図、及び断面図である。
す平面図、及び断面図である。
【図２】本発明の一実施例である半導体装置の製造方法
を工程順に（ａ）から（ｅ）まで並べた断面図であり、
（ａ）はヒューズパターン形成直後、（ｂ）は中空部形
成直後、（ｃ）は第２の絶縁膜である層間絶縁膜のデポ
直後、（ｄ）は配線層膜形成直後、（ｅ）は保護膜デポ
後をそれぞれ示す。
を工程順に（ａ）から（ｅ）まで並べた断面図であり、
（ａ）はヒューズパターン形成直後、（ｂ）は中空部形
成直後、（ｃ）は第２の絶縁膜である層間絶縁膜のデポ
直後、（ｄ）は配線層膜形成直後、（ｅ）は保護膜デポ
後をそれぞれ示す。
【図３】本発明の一実施例である半導体装置の製造方法
を工程順に（ａ）から（ｅ）まで並べた断面図であり、
（ａ）はヒューズパターン形成直後、（ｂ）は第２の絶
縁膜である層間絶縁膜デポ直後、（ｃ）はコンタクトホ
ールと中空部形成直後、（ｄ）は配線層膜形成直後、
（ｅ）は第３の絶縁膜である保護膜デポ後をそれぞれ示
す。
を工程順に（ａ）から（ｅ）まで並べた断面図であり、
（ａ）はヒューズパターン形成直後、（ｂ）は第２の絶
縁膜である層間絶縁膜デポ直後、（ｃ）はコンタクトホ
ールと中空部形成直後、（ｄ）は配線層膜形成直後、
（ｅ）は第３の絶縁膜である保護膜デポ後をそれぞれ示
す。
【図４】従来の半導体装置の構造を示す平面図、及び断
面図である。
面図である。
１ 保護膜 ２ アルミなどの配線パターン ３ ポリシリコンなどのヒューズパターン ４ 層間絶縁膜 ５ ヒューズ溶断部分の上側に設けられた保護膜の開口
部 ６ ヒューズ溶断部分の下側に設けられた中空部 ７ コンタクトホール
部 ６ ヒューズ溶断部分の下側に設けられた中空部 ７ コンタクトホール
Claims (3)
- 【請求項１】 ヒューズを備えた半導体装置において、
第１の絶縁膜上にフォトリソ技術によりパターン形成さ
れたヒューズと、少なくとも前記ヒューズを覆うように
前記ヒューズと前記第１の絶縁膜上に形成された第２の
絶縁膜とを備え、前記ヒューズの溶断部分の下側の第１
の絶縁膜との間に空間を有することを特徴とする半導体
装置。 - 【請求項２】 第１の絶縁膜を形成する第１絶縁膜形成
工程と、前記第１の絶縁膜上に導電膜を形成して所望の
形状に加工するヒューズパターン形成工程と、前記ヒュ
ーズ周辺の前記第１の絶縁膜の一部をエッチングして前
記ヒューズ下部に空間を形成するエッチング工程と、前
記ヒューズと前記第１の絶縁膜上に第２の絶縁膜を形成
する第２絶縁膜形成工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項３】 第１の絶縁膜を形成する第１絶縁膜形成
工程と、前記第１の絶縁膜上に導電膜を形成して所望の
形状に加工するヒューズパターン形成工程と、前記ヒュ
ーズと前記第１の絶縁膜上に第２の絶縁膜を形成する第
２絶縁膜形成工程と、前記第２の絶縁膜を形成後、前記
ヒューズ周辺の前記第２の絶縁膜の一部と前記第１の絶
縁膜の一部をエッチングして前記ヒューズ下部に空間を
形成するエッチング工程と、前記エッチング工程後に前
記ヒューズ下部の空間を残して少なくとも前記ヒューズ
を覆うように絶縁保護膜を形成する第３絶縁膜形成工程
とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7224324A JPH0969570A (ja) | 1995-08-31 | 1995-08-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7224324A JPH0969570A (ja) | 1995-08-31 | 1995-08-31 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0969570A true JPH0969570A (ja) | 1997-03-11 |
Family
ID=16811975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7224324A Pending JPH0969570A (ja) | 1995-08-31 | 1995-08-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0969570A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396634B1 (ko) * | 2000-02-15 | 2003-09-03 | 인피니언 테크놀로지스 아게 | 반도체 소자용 퓨즈 장치 |
| EP1450406A1 (en) * | 2003-02-19 | 2004-08-25 | Cavendish Kinetics Limited | Micro fuse |
| KR100702312B1 (ko) * | 2005-06-16 | 2007-03-30 | 주식회사 하이닉스반도체 | 반도체소자의 퓨즈박스 및 그 형성방법 |
| KR100865710B1 (ko) * | 2007-08-06 | 2008-10-29 | 주식회사 하이닉스반도체 | 퓨즈 박스를 구비한 반도체 소자 및 그 제조 방법 |
| KR100979357B1 (ko) * | 2008-03-13 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| JP2013058524A (ja) * | 2011-09-07 | 2013-03-28 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
-
1995
- 1995-08-31 JP JP7224324A patent/JPH0969570A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396634B1 (ko) * | 2000-02-15 | 2003-09-03 | 인피니언 테크놀로지스 아게 | 반도체 소자용 퓨즈 장치 |
| EP1450406A1 (en) * | 2003-02-19 | 2004-08-25 | Cavendish Kinetics Limited | Micro fuse |
| WO2004075221A2 (en) * | 2003-02-19 | 2004-09-02 | Cavendish Kinetics Limited | Micro fuse |
| WO2004075221A3 (en) * | 2003-02-19 | 2005-02-10 | Cavendish Kinetics Ltd | Micro fuse |
| KR100702312B1 (ko) * | 2005-06-16 | 2007-03-30 | 주식회사 하이닉스반도체 | 반도체소자의 퓨즈박스 및 그 형성방법 |
| KR100865710B1 (ko) * | 2007-08-06 | 2008-10-29 | 주식회사 하이닉스반도체 | 퓨즈 박스를 구비한 반도체 소자 및 그 제조 방법 |
| KR100979357B1 (ko) * | 2008-03-13 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| JP2013058524A (ja) * | 2011-09-07 | 2013-03-28 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| US9024410B2 (en) | 2011-09-07 | 2015-05-05 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing semiconductor device |
| US9349685B2 (en) | 2011-09-07 | 2016-05-24 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6295721B1 (en) | Metal fuse in copper dual damascene | |
| EP0128675B1 (en) | A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening | |
| US5903041A (en) | Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap | |
| US5663590A (en) | Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps | |
| KR100374214B1 (ko) | 수직형 퓨즈 및 제조 방법 | |
| JP3268554B2 (ja) | ヒューズ構造及びその形成方法 | |
| JPS63160268A (ja) | 金属ヒューズリンクを用いた書込み可能なｍｏｓメモリ及びその製造方法 | |
| US5789794A (en) | Fuse structure for an integrated circuit element | |
| JPH06216254A (ja) | 自己整合垂直アンチフューズ | |
| US6268638B1 (en) | Metal wire fuse structure with cavity | |
| JPH0969570A (ja) | 半導体装置及びその製造方法 | |
| EP0999592B1 (en) | Fuse layout for improved fuse blow process window | |
| JP2839636B2 (ja) | 半導体装置およびその製造方法 | |
| TWI714713B (zh) | 半導體裝置 | |
| US20030109125A1 (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| JPH0521605A (ja) | 半導体装置 | |
| JP2007311372A (ja) | 半導体装置及びその製造方法 | |
| JP2576335B2 (ja) | 半導体ヒューズ素子 | |
| JPH065707A (ja) | 半導体集積回路用ヒューズ | |
| JPH01295440A (ja) | 半導体装置 | |
| US5856213A (en) | Method of fabricating a programmable function system block using two masks and a sacrificial oxide layer between the bottom metal and an amorphous silicon antifuse structure | |
| JPH05129441A (ja) | 半導体装置及びその製造方法 | |
| JP2001298093A (ja) | 半導体装置及びその製造方法 | |
| JPH0316169A (ja) | プラズマメタルエッチングを可能とする書込み可能リンク構成体 | |
| JPS5928374A (ja) | 半導体集積回路装置及びその製造方法 |