JPS5928374A - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法Info
- Publication number
- JPS5928374A JPS5928374A JP57139018A JP13901882A JPS5928374A JP S5928374 A JPS5928374 A JP S5928374A JP 57139018 A JP57139018 A JP 57139018A JP 13901882 A JP13901882 A JP 13901882A JP S5928374 A JPS5928374 A JP S5928374A
- Authority
- JP
- Japan
- Prior art keywords
- film
- fuse
- fusing
- sio2
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Read Only Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置及びその製造方法にかかり
、特にポリシリコンヒユーズを備えた半導体集積回路装
置及びその製造方法に関するものである。ポリシリコン
ヒユーズを備えた半導体集積回路装置は、具体的にはヒ
ユーズ形のリードオンリーメモリ（以下Ｒ（ＪＭと略す
）といわれ、各ビットに作られているヒユーズを誓込み
のときに記憶内容に従って過゛イ流で溶断するか否かで
情報を記憶させるもので、これに使用されるヒユーズ゛
の−例を４１図に示す。図において、半導体基板ｌ上
に形成されたシリコン酸化膜等の絶縁膜２上にヒユーズ
材料としてポリシリコン膜３を付着形成、拡散により不
純物をポリシリコンに導入する。
、特にポリシリコンヒユーズを備えた半導体集積回路装
置及びその製造方法に関するものである。ポリシリコン
ヒユーズを備えた半導体集積回路装置は、具体的にはヒ
ユーズ形のリードオンリーメモリ（以下Ｒ（ＪＭと略す
）といわれ、各ビットに作られているヒユーズを誓込み
のときに記憶内容に従って過゛イ流で溶断するか否かで
情報を記憶させるもので、これに使用されるヒユーズ゛
の−例を４１図に示す。図において、半導体基板ｌ上
に形成されたシリコン酸化膜等の絶縁膜２上にヒユーズ
材料としてポリシリコン膜３を付着形成、拡散により不
純物をポリシリコンに導入する。
その後ポリシリコン膜３の上にＣＶＤ法によりシリコン
酸化膜４を形成、ヒユーズの端子部に開孔しアルミニウ
ム等により電極５を形成する。その後表面に保護膜とし
てシリコン酸化膜６を前と同様ＣＶＬ）法により形成す
る。その後ヒユーズの溶断用細長部の中央部に開孔し開
孔７を形成する。
酸化膜４を形成、ヒユーズの端子部に開孔しアルミニウ
ム等により電極５を形成する。その後表面に保護膜とし
てシリコン酸化膜６を前と同様ＣＶＬ）法により形成す
る。その後ヒユーズの溶断用細長部の中央部に開孔し開
孔７を形成する。
このように形成したヒユーズは第１に均一な厚さに形成
されているので溶ｖｆｒするため溶断直圧を大きくする
必要があシ問題である。第２番目の問題としては溶断を
容易にするため中央部の一部を露出させると溶断はこの
部分で生じゃすくなるが、溶断と共にポリシリコンを初
めとする溶断物質が飛散し特性婬びに信頼性の低下を来
す。また溶断部を露出させておくことは飛散物の影響前
の問題としての信頼性の低下かある。また露出を防ぐた
めＣｖｌ）によりシリコン酸化膜被覆を行うことも考え
られるが、ｅｖｔ＋膜は微密さに欠け、強度があまり強
くないので溶断部に穴があき飛散物の発生や信頼性の低
下を生じ勝である。
されているので溶ｖｆｒするため溶断直圧を大きくする
必要があシ問題である。第２番目の問題としては溶断を
容易にするため中央部の一部を露出させると溶断はこの
部分で生じゃすくなるが、溶断と共にポリシリコンを初
めとする溶断物質が飛散し特性婬びに信頼性の低下を来
す。また溶断部を露出させておくことは飛散物の影響前
の問題としての信頼性の低下かある。また露出を防ぐた
めＣｖｌ）によりシリコン酸化膜被覆を行うことも考え
られるが、ｅｖｔ＋膜は微密さに欠け、強度があまり強
くないので溶断部に穴があき飛散物の発生や信頼性の低
下を生じ勝である。
本発ＥＡは以上の問題点に対処してなされたもので、溶
断電流を小さくすると共に、溶断後ヒユーズ上の層間絶
縁膜に損傷を与えることなく、信頼性の優れたヒユーズ
形のｋＬ（ＪＭ、すなわち半導体集積回路装置を提供す
るにある。水弟１の発明の要旨は、絶縁膜上に形成され
たポリシリコンヒユーズを備えた半導体集積回路装置に
おいて、前記ポリシリコンヒユーズの溶断部がポリシリ
コンヒユーズを酸化して形成したシリコン酸化膜もしく
は該シリコン酸化膜を除去し′ｆＣ後に被着された緻密
な絶縁膜で覆われていることを特徴とする半導体集積回
路装置にある。また水弟２の発明の要旨は、絶縁膜上に
形成されたポリシリコンをヒユーズ部分にパターニング
する工程と、該パターニング後浴断部以外の領域をシリ
コン窒化膜で覆う工程と、前記溶断部のポリシリコンを
酸化する工程とを含むことを特徴とする半導体集積回路
装置の製造方法にある。以下図面を参照し本発明の詳細
な説明 および第２の発明を説明するための一実施例による半導
体集積回路装置の製造工程断面図および一部の平面図で
ある。本発明の一実施ｆＩＩＫよる半導体基板ｌ上回路
装置（第５図）ｔｉ次の工程にょシ製造することができ
る。
断電流を小さくすると共に、溶断後ヒユーズ上の層間絶
縁膜に損傷を与えることなく、信頼性の優れたヒユーズ
形のｋＬ（ＪＭ、すなわち半導体集積回路装置を提供す
るにある。水弟１の発明の要旨は、絶縁膜上に形成され
たポリシリコンヒユーズを備えた半導体集積回路装置に
おいて、前記ポリシリコンヒユーズの溶断部がポリシリ
コンヒユーズを酸化して形成したシリコン酸化膜もしく
は該シリコン酸化膜を除去し′ｆＣ後に被着された緻密
な絶縁膜で覆われていることを特徴とする半導体集積回
路装置にある。また水弟２の発明の要旨は、絶縁膜上に
形成されたポリシリコンをヒユーズ部分にパターニング
する工程と、該パターニング後浴断部以外の領域をシリ
コン窒化膜で覆う工程と、前記溶断部のポリシリコンを
酸化する工程とを含むことを特徴とする半導体集積回路
装置の製造方法にある。以下図面を参照し本発明の詳細
な説明 および第２の発明を説明するための一実施例による半導
体集積回路装置の製造工程断面図および一部の平面図で
ある。本発明の一実施ｆＩＩＫよる半導体基板ｌ上回路
装置（第５図）ｔｉ次の工程にょシ製造することができ
る。
（１）半導体基板ｌ上に形成されたシリコン酸化酸２の
上に、ポリシリコン膜３を約４００ＯＡ形成する。ポリ
シリコン膜３の導電型とことなる導′亀型を呈する不純
物をポリシリコン膜３に拡散等により導入しポリシリコ
ン膿３中に端子部１２？溶断用細長部１ｌよシ構成され
るヒユーズ形のポリシリコン形−ｇｌ３をパターニング
する（第２図（ａ）（ｂ）参照）。
上に、ポリシリコン膜３を約４００ＯＡ形成する。ポリ
シリコン膜３の導電型とことなる導′亀型を呈する不純
物をポリシリコン膜３に拡散等により導入しポリシリコ
ン膿３中に端子部１２？溶断用細長部１ｌよシ構成され
るヒユーズ形のポリシリコン形−ｇｌ３をパターニング
する（第２図（ａ）（ｂ）参照）。
（２） 次にポリシリコン膜３の表面に２００〜３０
０Ａ程度の薄いシリコン酸化膜ｌ４を形成する。
０Ａ程度の薄いシリコン酸化膜ｌ４を形成する。
このシリコン酸化膜１４の上にシリコン窒化膜１５を約
１００ＯＡ付着させ次にこのシリコン窒化膜１５上にシ
リコン酸化膜を１０００〜３０００λ形成する（図示し
ていない）。その後このシリコン酸化膜をマスクとして
熱リン酸でヒユーズ溶断用細長部１１の中央のシリコン
窒化膜を選択的に除去しポリシリコン膜３又鉱シリコン
酸化酸１４の露出領域１６を形成する。以上の工程によ
りヒユーズの溶断用細長部１ｌの中央部近辺のみがシリ
コン窒化膜１５から露出した半導体集積回路装置が得ら
れる（第３図（ａ）（ｂ）参照）。
１００ＯＡ付着させ次にこのシリコン窒化膜１５上にシ
リコン酸化膜を１０００〜３０００λ形成する（図示し
ていない）。その後このシリコン酸化膜をマスクとして
熱リン酸でヒユーズ溶断用細長部１１の中央のシリコン
窒化膜を選択的に除去しポリシリコン膜３又鉱シリコン
酸化酸１４の露出領域１６を形成する。以上の工程によ
りヒユーズの溶断用細長部１ｌの中央部近辺のみがシリ
コン窒化膜１５から露出した半導体集積回路装置が得ら
れる（第３図（ａ）（ｂ）参照）。
（３）次に熱酸化を行うとシリコン窒化膜１５の開孔部
ｌ６は酸化され厚いシリコン酸化膜が形成される。この
酸化により図面より明らかな通り溶断用細長部の中央部
の溶断部１１’のみ厚いシリコン酸化膜１７が形成され
るが、その他の部分Ｆｉ酸化膜の生成がないのでヒユー
ズの抵抗は酸化膜の厚さに比例し大きくなり、溶断電流
は反対に小さくなる。これによジ浴断用細長部１１の抵
抗をさほど大きくすることなしに、溶断電流を小さく出
来るヒユーズ部分が形成されたことになる（第４図）。
ｌ６は酸化され厚いシリコン酸化膜が形成される。この
酸化により図面より明らかな通り溶断用細長部の中央部
の溶断部１１’のみ厚いシリコン酸化膜１７が形成され
るが、その他の部分Ｆｉ酸化膜の生成がないのでヒユー
ズの抵抗は酸化膜の厚さに比例し大きくなり、溶断電流
は反対に小さくなる。これによジ浴断用細長部１１の抵
抗をさほど大きくすることなしに、溶断電流を小さく出
来るヒユーズ部分が形成されたことになる（第４図）。
（４）次に表面に形成されているシリコン窒化膜１５を
熱リン酸によシエ，チング除去する。除去した表面には
ＣＶＬ）法によりシリコン酸化膜ｌ８を５０００〜８０
００Ａ付着形成し、その続コンタクト用の開孔をしアル
ミニウム電極１９＋１９’並びに配線を形成し、その後
保護膜としてＣＶＤ法によりシリコン酸化膜２０をＩＯ
ＯＯＯＡ付着形成するとヒユーズ部分が完成する（第５
図）。
熱リン酸によシエ，チング除去する。除去した表面には
ＣＶＬ）法によりシリコン酸化膜ｌ８を５０００〜８０
００Ａ付着形成し、その続コンタクト用の開孔をしアル
ミニウム電極１９＋１９’並びに配線を形成し、その後
保護膜としてＣＶＤ法によりシリコン酸化膜２０をＩＯ
ＯＯＯＡ付着形成するとヒユーズ部分が完成する（第５
図）。
以上説明したとおり水弟１の発明の実施例による半導体
集積回路は、ヒユーズの細長の溶断用の細長部が従来の
ように全域にわたシ同一でなくほぼ中央部溶断部の断面
が小さくなっているので連断箇所は核部に限定され、こ
の部分のシリコン酸化膜厚の調節により溶断電流が小さ
くできる。しかし他の部分の断面積は小さくなっていな
いので他の部分の抵抗増大はなく全体としてポリシリコ
ンヒユーズの抵抗をさほど増大させることなく溶断電流
を小さくできるものである。また本第１の発明の実施例
による半導体集積回路装置は、溶断部表面は熱酸化によ
り形成され次緻密な厚い７リコ／酸化膜により覆われて
いるので、従来の露出溶断部のヒユーズのように溶断に
よる飛散物の付着現象はなく、かつ露出並びに飛散物に
よる特性低下、信頼性の低下現象は起らない。またＣＶ
Ｌ）によるシリコン酸化膜による露出溶断部保護のとき
、よく発生した溶断部の絶縁膜に穴があく現象も発生す
ることもなかった。次に本第２の発明の一実施例による
製造方法によれば、ヒユーズのパターニング後ヒユーズ
の細長の溶断用細長部の一部をのこしシリコン窒化膜で
覆い上記窒化膜からの露゛出部を熱酸化することにより
ヒユーズの細長い比較的厚い酸化膜を形成することがで
き、その結果として容易にヒユーズの抵抗をさほど増す
ことなく溶断電流を小さくシ、かつ飛散物や絶縁膜の損
傷のないヒユーズ形の几Ｕ ＩＶｌ 、すなわち半導体
集積回路装置を製造することができる。以上説明したと
おり本発明によれば、ポリシリコンヒユーズの抵抗をさ
ほど大きくすることなく、溶断電圧を小さくすると共に
溶断後ヒユーズ上の絶縁膜に損傷を与えること＆＜、信
頼性の優れたヒユーズ形Ｒ（Ｊ Ｍ 、すなわち半導体
集積回路装置を得ることができる。
集積回路は、ヒユーズの細長の溶断用の細長部が従来の
ように全域にわたシ同一でなくほぼ中央部溶断部の断面
が小さくなっているので連断箇所は核部に限定され、こ
の部分のシリコン酸化膜厚の調節により溶断電流が小さ
くできる。しかし他の部分の断面積は小さくなっていな
いので他の部分の抵抗増大はなく全体としてポリシリコ
ンヒユーズの抵抗をさほど増大させることなく溶断電流
を小さくできるものである。また本第１の発明の実施例
による半導体集積回路装置は、溶断部表面は熱酸化によ
り形成され次緻密な厚い７リコ／酸化膜により覆われて
いるので、従来の露出溶断部のヒユーズのように溶断に
よる飛散物の付着現象はなく、かつ露出並びに飛散物に
よる特性低下、信頼性の低下現象は起らない。またＣＶ
Ｌ）によるシリコン酸化膜による露出溶断部保護のとき
、よく発生した溶断部の絶縁膜に穴があく現象も発生す
ることもなかった。次に本第２の発明の一実施例による
製造方法によれば、ヒユーズのパターニング後ヒユーズ
の細長の溶断用細長部の一部をのこしシリコン窒化膜で
覆い上記窒化膜からの露゛出部を熱酸化することにより
ヒユーズの細長い比較的厚い酸化膜を形成することがで
き、その結果として容易にヒユーズの抵抗をさほど増す
ことなく溶断電流を小さくシ、かつ飛散物や絶縁膜の損
傷のないヒユーズ形の几Ｕ ＩＶｌ 、すなわち半導体
集積回路装置を製造することができる。以上説明したと
おり本発明によれば、ポリシリコンヒユーズの抵抗をさ
ほど大きくすることなく、溶断電圧を小さくすると共に
溶断後ヒユーズ上の絶縁膜に損傷を与えること＆＜、信
頼性の優れたヒユーズ形Ｒ（Ｊ Ｍ 、すなわち半導体
集積回路装置を得ることができる。
第１図は従来の半導体集積回路のヒユーズ部分の断面図
、第２図（ａ） ｔ （ｂ）〜第５図は本発明実施例に
よる半導体集積回路装置のヒユーズ部分の製造工程断１
ｍ図並びに一部平面図である。 ｌ・・・・・・半導体基板、２・・・・・・絶縁膜（シ
リコン酸化膜）、３・・印・ポリシリコン膜、４Ｔ６１
１８１２゜・・・・・・シリコン酸化膜ｓ ５，１９
＋１９’・・・・・・アルミニウム電極、７・・・・・
・ヒユーズ溶断開孔部、１１・・・・・・ヒユーズ溶断
開孔部、１１′・・・・・・ヒユーズ溶断部、１２・・
・・・・ヒユーズ端子部、１３・・・・・・ヒ、−、”
’、１４・・・・・・薄いシリコン酸化膜、１５°゛°
°“°シリコン窒化膜、１６・・・・・・シリコン窒化
膜開孔部、１７・・・・・・ヒユーズ溶断部上の酸化膜
。 千１父 半２−＠
、第２図（ａ） ｔ （ｂ）〜第５図は本発明実施例に
よる半導体集積回路装置のヒユーズ部分の製造工程断１
ｍ図並びに一部平面図である。 ｌ・・・・・・半導体基板、２・・・・・・絶縁膜（シ
リコン酸化膜）、３・・印・ポリシリコン膜、４Ｔ６１
１８１２゜・・・・・・シリコン酸化膜ｓ ５，１９
＋１９’・・・・・・アルミニウム電極、７・・・・・
・ヒユーズ溶断開孔部、１１・・・・・・ヒユーズ溶断
開孔部、１１′・・・・・・ヒユーズ溶断部、１２・・
・・・・ヒユーズ端子部、１３・・・・・・ヒ、−、”
’、１４・・・・・・薄いシリコン酸化膜、１５°゛°
°“°シリコン窒化膜、１６・・・・・・シリコン窒化
膜開孔部、１７・・・・・・ヒユーズ溶断部上の酸化膜
。 千１父 半２−＠
Claims (2)
- （１） 絶縁膜上に形成されたポリシリコンヒユーズ
を備えた半導体集積回路装置において、前記ヒユーズの
溶断部が、該ポリシリコンヒユーズを酸化して形成した
シリコン酸化膜もしくは該シリコン酸化膜を除去した後
に被着された緻密な絶縁膜で覆われていることを特徴と
する半導体集積回路装置。 - （２）絶縁膜上に形成されたポリシリコンをヒユーズ形
状にパターニングする工程と、該パターニング後浴断部
以外の領域をシリコン窒化膜で覆う工程と、前記溶断部
のポリシリコンを酸化する工程とを含むことを特徴とす
る半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57139018A JPS5928374A (ja) | 1982-08-10 | 1982-08-10 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57139018A JPS5928374A (ja) | 1982-08-10 | 1982-08-10 | 半導体集積回路装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5928374A true JPS5928374A (ja) | 1984-02-15 |
Family
ID=15235550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57139018A Pending JPS5928374A (ja) | 1982-08-10 | 1982-08-10 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928374A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210850A (ja) * | 1984-04-04 | 1985-10-23 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
| WO2002058147A3 (en) * | 2000-12-28 | 2003-03-27 | Infineon Technologies Corp | Method and structure to reduce the damage associated with programming electrical fuses |
-
1982
- 1982-08-10 JP JP57139018A patent/JPS5928374A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210850A (ja) * | 1984-04-04 | 1985-10-23 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
| JPH0520902B2 (ja) * | 1984-04-04 | 1993-03-22 | Mitsubishi Electric Corp | |
| WO2002058147A3 (en) * | 2000-12-28 | 2003-03-27 | Infineon Technologies Corp | Method and structure to reduce the damage associated with programming electrical fuses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792835A (en) | MOS programmable memories using a metal fuse link and process for making the same | |
| JPS5847596Y2 (ja) | 半導体装置 | |
| EP0128675B1 (en) | A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening | |
| US4198744A (en) | Process for fabrication of fuse and interconnects | |
| US4272753A (en) | Integrated circuit fuse | |
| JP3268554B2 (ja) | ヒューズ構造及びその形成方法 | |
| JPS6044829B2 (ja) | 半導体装置の製造方法 | |
| US5856233A (en) | Method of forming a field programmable device | |
| KR960026749A (ko) | 집적회로 장치의 퓨즈 구조물 | |
| EP0445317B1 (en) | Semiconductor device with a fusible link and method of making a fusible link on a semiconductor substrate | |
| JPS5928374A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0969570A (ja) | 半導体装置及びその製造方法 | |
| JPH06163702A (ja) | プログラム可能コンタクト構成体及び方法 | |
| JPH01295440A (ja) | 半導体装置 | |
| JP4007912B2 (ja) | アンチフューズの製造方法および隣接し合う導電性領域を選択的に電気的接続するアンチフューズの製造方法 | |
| US6210995B1 (en) | Method for manufacturing fusible links in a semiconductor device | |
| US5856213A (en) | Method of fabricating a programmable function system block using two masks and a sacrificial oxide layer between the bottom metal and an amorphous silicon antifuse structure | |
| JPS63244647A (ja) | 電気ヒユ−ズを含む半導体装置の製造方法 | |
| JPH0316169A (ja) | プラズマメタルエッチングを可能とする書込み可能リンク構成体 | |
| JPH0350756A (ja) | 半導体集積回路の製造方法 | |
| KR100325300B1 (ko) | 퓨즈 및 그의 제조 방법 | |
| JPS59956A (ja) | ポリシリコンヒユ−ズを有する半導体装置 | |
| JPH11163144A (ja) | 半導体装置 | |
| JPH0363819B2 (ja) | ||
| JPH0344062A (ja) | 改善された可溶性リンクを有する集積回路 |