JPH01295440A

JPH01295440A - 半導体装置

Info

Publication number: JPH01295440A
Application number: JP63125083A
Authority: JP
Inventors: Tsutomu Matsushita; 松下　努
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1988-05-24
Filing date: 1988-05-24
Publication date: 1989-11-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、半導体装置に係り、特に半導体素子と同一基
板上に形成される薄膜ヒユーズに関する。

（従来の技術）従来、回路素子と同一基板上に比抵抗の高い薄膜からな
る薄膜抵抗体を形成しておき、過電流が流れた場合にこ
れを溶断させ、回路素子への電流を阻止し保護するよう
にした薄膜ヒユーズが提案されている。

これはＩＣやパワートランジスタの故障時にショート状
態になるのを防ぐため、あるいは、−時的に過電流を流
して必要な部分のみを切断して用いるＲＯＭ　（リード
・オンリー・メモリ）など、いろいろな装置で用いられ
ている。“ 例えば第７図（ａ＞および第７図（ｂ）に示すように、
所定の素子領域の形成された半導体基板１表面に酸化シ
リコン層からなる絶縁層２を介してポリシリコンパター
ンからなる薄膜抵抗体３を形成すると共に、この薄膜抵
抗体の両端を配線層５に接続し、配線層５に過電流が流
れた場合この薄膜抵抗体３が溶断するようにし、ヒユー
ズの役割を果たすようにしたものがある。すなわち、薄
膜抵抗体を配線層よりも比抵抗の大きい材料で形成し、
この薄膜抵抗体の両端に、上層に眉間絶縁膜４を介して
形成されるアルミニウム配線層５をコンタクト孔７を介
して接続し、アルミニウム配線層５に過電流が流れた場
合薄膜抵抗体３が先に発熱し溶断するようにし、回路の
保護をはかるものである。ここで６は酸化シリコン膜あ
るいは窒化シリコン膜などからなる表面保護膜である。

このようなヒユーズの場合、定格電流のたかだか数倍程
度の電流値で確実に溶断するためには、溶断点における
薄膜抵抗体の抵抗値をアルミニウム配線層の抵抗値に比
べ十分に高くする必要がある。一方、ヒユーズ全体とし
ての電気抵抗が高過ぎると、特に電力トランジスタの場
合などは電力損失が大きくなるため不利である。

そこでヒユーズ全体としての抵抗値は低く、溶断点近傍
の極く短い領域のみ局所的に電気抵抗を高くするのが望
ましい、そこで、なるべく薄膜抵抗体３の面積を大きく
とるようにし、一部分に幅の狭いくびれ領域を形成する
ことによりこれを実現している。

（発明が解決しようとする課題）シカシナがらこのような半導体装置では、薄膜抵抗体３
の面積を大きくとると、集積化の点で問題があり、薄膜
抵抗体３のＩｌ！厚を大きくし、抵抗値を低くしようと
すると、くびれ領域の幅をより小さくしなければならな
い。

通常、薄膜抵抗体はフォトリングラフィとエツチングと
により形成されるため、その幅を狭くするには加工精度
の上で限界があり、溶断部の抵抗値十分に高くすること
ができない。

従って、薄膜材料として比抵抗の大きいものを用いるし
かなく、比抵抗の大きいものを用いると、ヒユーズ全体
としての抵抗値が大きくなってしまうという問題があっ
た。

また、仮に溶けたとしても、溶断部は平坦面上にあり、
断線しないことも度々であった。

本発明は、前記実情に鑑みてなされたもので、専有面積
が小さく、信頼性の高い薄膜ヒユーズを提供することを
目的とする。

〔発明の構成〕

（課題を解決するための手段）そこで本発明では、薄膜抵抗体の下地層に、突状部を形
成し、この突状部上で膜厚の薄くなった領域が溶断部と
なるようにしている。

（作用）下地層に突状部を形成しておくことにより、この上層の
薄膜抵抗体の膜厚は、この突状部上でより薄くなる。こ
のため、この薄くなった部分を溶断部とすることにより
、抵抗値を局所的に極めて高いものとすることができる
。

このようにして突状部上に膜厚の薄い領域を持つ薄膜抵
抗体に溶断電流を流すと、この膜厚の薄い領域で薄膜抵
抗体が溶け、突状部の頂点から低い領域に流れるため確
実かつ容易にｌ！Ｉｒ線が起こる。

（実施例）以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。

この半導体装置は、第１図（ａ）および第１図（ｂ）に
示すように、所望の素子領域の形成されたシリコン基板
１の表面に２本のＶ消１０が平行に形成されており、こ
の２本の■溝１０を横断するようにポリシリコン層から
なる薄膜抵抗体３が形成され、この２本のＶ消１０の間
の突起１１上でこの薄膜抵抗体の膜厚が局所的に薄くな
ると共にパターン幅が狭くなるくびれ領域を形成するよ
うにしたものである。このシリコン基板の表面には酸化
シリコン層からなる絶縁層２が形成されており、Ｖ清１
０の内側も絶縁層２で被覆されているため、シリコン基
板１と薄膜抵抗体３との間の絶縁が達成されている。他
の部分については、第７図＜ａ）および第７図（ｂ）に
示した従来の半導体装置と同様である。同一箇所には同
一符号を付した。ここで、説明のために、表面保護膜等
を省略し、第１図（ｂ）は薄膜抵抗体とアルミニウム配
線層のみを示しな。

次に、この半導体装置の製造工程について説明する。

先ず、第２図（ａ）に示すこと（、所定の素子領域（図
示せず）の形成されたシリコン基板１上に、酸化シリコ
ン膜からなる絶縁膜１２を形成し、通常のフォトリソ法
により、基板エツチング用の窓Ｗを形成する。

次いで、第２図（ｂ）に示すごとく、この酸化シリコン
膜からなる絶縁膜１２をマスクとして、シリコン基板１
を異方性エツチングする。

そして、第２図（ｃ）に示すごとく、シリコン基板の＜
１１１＞面がでるまでエツチングを続行し、間にエツジ
のシャープな突起１１を有する２本の平行なＶ溝１０を
形成する。

そして、この絶縁膜１２を除去した後、第２図（ｄ）に
示すごとく、シリコン基板表面を酸化し、酸化シリコン
膜からなる絶縁膜２を形成する。

この後、第２図（ｅ）に示すごとく、この２本のＶ清１
０を横断するように、ＣＶＤ法によりポリシリコン層を
堆積し、フォトリソ法によりバターニングし、薄膜抵抗
体３を形成する。このとき、ＣＶＤ法により堆積された
ポリシリコン層は段差被覆性が悪いため断面形状が鋭角
となっている２本の溝の間の突起部ｌｌ上で膜厚が極め
て薄くなっている。

更に、この上層に、第２図（ｆ）に示すごとく、層間絶
縁膜４を堆積しコンタクト孔７を形成した後、このコン
タクト孔７を介して前記薄膜抵抗体３にコンタクトする
ようにアルミニウム配線層５を形成し、最後に表面保護
Ｗ！Ｘ４６としての酸化シリコン膜を形成して、第１図
に示し、たような薄膜ヒユーズを備えた半導体装！が完
成する。

このようにして形成された薄膜ヒユーズは、突起部１１
上の極めて狭い領域でのみ局所的に高抵抗とすることが
でき、薄膜ヒユーズそのものの比抵抗をあまり大きくす
る必要がない、従って、ヒユーズ全体としての抵抗値を
低くするために占有面積を大きくする必要もなく、高集
積化が可能であり、溶断臨界電流値に対して抵抗の小さ
い薄膜ヒユーズを提供することが可能である。

次に、本発明の第２の実施例について、説明する。

この半導体装置は、第３図に示すごとく、シリコン基板
１表面そのものは平坦なままで、その上に形成される厚
い酸化膜８の表面を局所的に凸状に加工して断面鋭角の
この突起２０を横断するように、ポリシリコン層からな
る薄膜抵抗体３が形成され、この突起２０上でこの薄膜
抵抗体の膜厚が局所的に薄くなると共にパターン幅が狭
くなるくびれ領域を形成するようにしたものである。ｆ
ｌ！！の部分については、第１図に示した前記実施例の
め半導体装置と同様である。同一箇所には同一符号を付
しな。

次に、この半導体装置の製造工程について説明する。

先ず、第４図（ａ）に示すごとく、所定の素子領域（図
示せず）の形成されたシリコン基板１の表面を酸化し、
厚い酸化シリコン膜８を形成する。

次いで、第４図（ｂ）に示すごとく、この酸化シリコン
膜８上に、この酸化シリコンｌ！１８をエツチングする
ためのマスクパターン９を所定の幅Ｔで帯状に形成する
。このマスクパターンの材料としては窒化シリコン膜（
Ｓｉ３Ｎ４）、フォトレジスト等を選択すると良い。

そして、第４図（Ｃ）に示すごとく、このマスクパター
ン９をマスクとして、等方性エツチングにより、シリコ
ン基板１を所定の深さまでエツチングする。このとき、
マスクパターン９下へのエツチングの回り込みにより、
マスクパターン９の中央部に断面鋭角の突起２０が残る
ようにする。

そして、第４図（ｄ）に示すごとく、このマスクパター
ン９を除去し、この突起２０の形成されたシリコン基板
表面を露呈させる。

この後は前記第１の実施例と同様である。

すなわち、第４図（ｅ）に示すごとく、この突起２０を
横断するように、ＣＶＤ法によりポリシリコン層を＃Ｉ
積し、フォトリソ法によりパターニングし、薄膜抵抗体
３を形成する。このとき、ＣＶＤ法により堆積されたポ
リシリコン層は段差被覆性が悪いため断面形状が鋭角と
なっている突起２０上で膜厚が極めて薄くなっている。

更に、この上層に、第４図（ｆ）に示すごとく、層間絶
縁膜４を堆積しコンタクト孔７を形成した後、このコン
タクト孔７を介して前記薄膜抵抗体３にコンタクトする
ようにアルミニウム配線層５を形成し、Ｉｊｔ後に表面
保護膜６としての酸化シリコン膜を形成して、第３図に
示したような薄膜ヒユーズを備えた半導体装置が完成す
る。

このようにして形成された薄膜ヒユーズが、第１の実施
例で述べた効果を持つことはいうまでもいないが、さら
に以下に示すような特徴を有している。

酸化シリコン１Ｉｉ８は、熱の不良導体であり、シリコ
ン基板１に比べ熱伝導率が一桁以１小さい、このため、
薄膜抵抗体３の膜厚が局所的に薄くなり溶断点となる突
起２０の頂部では、局所的に酸化シリコン膜の膜厚が大
きくなっており熱の放散が悪いため、薄膜抵抗体の発熱
が溶断に有効に利用され、より小さい溶断電流で溶断さ
せることができる。従って、前記第１の実施例の薄膜抵
抗体よりも、比抵抗の小さい材料を用いることができる
ため、ヒユーズ自体の持つ抵抗を小さく押さえることが
可能となる。

次に、本発明の第３の実施例について説明する。

この半導体装置は、第５図に示すごとく、シリコン基板
１に局所的にシャープな突起部２４を形成し、この突起
部２４を横断するように、ポリシリコン層からなる薄膜
抵抗体３が形成され、この突起部２４上でこの薄膜抵抗
体の膜厚が局所的に薄くなると共にパターン幅が狭くな
るくびれ領域を形成するようにしたものである。

他の部分については、第１図（ａ）および第１図（ｂ）
に示した第１の実施例の半導体装置と同様である。同一
箇所には同一符号を付した。

次に、この半導体装置の製造方法について説明する。

先ず、第６図（ａ＞に示すごとく、所定の素子領域（図
示せず）の形成されたシリコン基板１の表面の酸化シリ
コン膜２上に、素子分離用の絶縁膜を局所的酸化工程（
ＬＯＧＯ３）で形成するための窒化シリコン膜からなる
マスクパターンを形成する際に、薄膜ヒユーズ形成領域
にも開化部を有するマスクパターン２１を形成する。

次いで、第６図（ｂ）に示すごとく、このマスクパター
ンをマスクとして通常のＬＯＧＯ３工程を実施する。こ
のときマスクパターンの横方向への酸化を伴うため、こ
の工程で形成される厚い酸化シリコン膜２２は、その端
縁で尖ってマスクパターン下に延びるバーズビークと呼
ばれる尖端部２３を伴う、ここでは、この尖端部２３同
志がつながるようにこのマスクパターンの幅をｍＭする
ようにする。

そして、第６図（Ｃ）に示すごとく、このマスクパター
ン２１を除去すると共に、この薄膜ヒユーズ形成領域の
厚い酸化シリコン１ｌＲ２２のみが露呈するように他の
領域をマスクパターンく図示せず）で被覆し、この薄膜
ヒユーズ形成領域の厚い酸化シリコン膜２２をエツチン
グ除去する。これにより、シャープな突起部２４を持つ
シリコン基板表面を得ることができる。

この後については、前記第１の実施例で示した第２図（
ｄ）乃至第２図（ｆ）の工程と全く同様にすればよい。

この半導体装置によっても、第１の実施例で示した半導
体装置と同様、突起部上で局所的に薄膜抵抗体の膜厚を
薄くし、局所的に高抵抗とすることができるため、比較
的比抵抗の小さい材料を用いてもよく、占有面積を大き
くする必要もなく、高集積化が可能であり、溶断臨界電
流値に対して抵抗の小さい薄膜ヒユーズを提供すること
が可能である。

また、シリコン基板表面の突起部の形成が、同等工程を
付加する必要らなく、ＬＯＧＯ３工程と同一工程で形成
できるため、゛製造も容易である。

なお、上記実施例では、薄膜抵抗体に幅の狭いくびれ部
を形成したが、必ずしも、くびれ部を形成する必要はな
い。

また、薄膜抵抗体の材料としてはポリシリコンに限定さ
れることなく、アルミニウム層等、池の材料を用いても
良い。

〔発明の効果〕

以上説明してきたように、本発明によれば、薄膜抵抗体
を形成する下地に突状部を形成しておき、溶断点近傍の
薄膜抵抗体の膜厚を局所的に薄くするようにしているた
め、溶断点近傍での薄膜抵抗体の抵抗値を局所的に高く
することができる。従って、必要とされる溶断臨界電流
値に対し薄膜抵抗体の抵抗値を低く設定することができ
、通常使用時の抵抗値が小さく信頼性の高いかつ専有面
積の小さい薄膜ヒユーズを持つ半導体装置を提供するこ
とが可能となる。

【図面の簡単な説明】

第１図（ａ）および第１図（ｂ）は本発明の第１の実施
例の半導体装置を示す図、第２図（ａ）乃至第２図（ｆ
）図は同装置の製造工程図、第３図は本発明の第２の実
施例の半導体装置を示す図、第４図（ａ）乃至第４図（
ｆ）は同装置の製造工程図、第５図は本発明の第３の実
施例の半導体装置を示す図、第６図（ａ）乃至第６図（
Ｃ）は同装置の製造工程図、第７図（ａ）および第７図
（ｂ）は従来例の半導体装置を示す図である。１・・・半導体基板、２・・・絶縁層、３・・・薄膜抵
抗体、４・・・層間絶縁膜、５・・・アルミニウム配線
層、６・・・表面保護膜、７・・・コンタクト孔、８・
・・酸化シリコン膜、９・・・マスクパターン、１０・
・・Ｖ清、１１・・・突起、１２・・・絶縁膜、２０・
・・突起、２１・・・マスクパターン、２２・・・厚い
酸化シリコン膜、２３・・・尖端部。第１図（ａ）第１図（ｂ）第２図（ａ）第２図（ｂ）第２図（ｃ）第２図（ｄ） ′１−１芭２図（ｅ）第２図（ｆ）第５図第６図（ａ）第６図（ｃ）第７図（ｂ）

Claims

【特許請求の範囲】　配線の１部に外部からの電流によって溶断可能なよう
に形成された薄膜ヒューズを備えた半導体装置において
、前記薄膜ヒューズは下地層表面に形成された突状部を横
切るように配設され、この突状部上では膜厚が薄くなる
ようにしたことを特徴とする半導体装置。