JP2000040790A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000040790A JP2000040790A JP10206210A JP20621098A JP2000040790A JP 2000040790 A JP2000040790 A JP 2000040790A JP 10206210 A JP10206210 A JP 10206210A JP 20621098 A JP20621098 A JP 20621098A JP 2000040790 A JP2000040790 A JP 2000040790A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- film
- sectional area
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 より低い電流と電圧で破壊できるポリシリコ
ンヒューズを備えた半導体装置及びその製造方法を提供
する。 【解決手段】 本発明に係る半導体装置は、幅の狭い領
域（即ち断面積の小さい部分）２と第１及び第２の領域
（断面積の大きい部分）１Ａ，１Ｂとを有するポリシリ
コンからなる抵抗体１と、該領域１Ａ，１Ｂに形成され
た、該抵抗体１に配線を接続するための少なくとも２個
の電極領域（第１及び第２の電極）３Ａ，３Ｂであっ
て、該幅の狭い領域２の両側に配置された第１及び第２
の電極３Ａ，３Ｂと、を具備し、該電極３Ａ，３Ｂが幅
の狭い領域２から所定の距離以上離れていることを特徴
とするポリシリコンヒューズ１を備えている。これによ
り、ポリシリコンヒューズをより低い電流と電圧で破壊
できる。
ンヒューズを備えた半導体装置及びその製造方法を提供
する。 【解決手段】 本発明に係る半導体装置は、幅の狭い領
域（即ち断面積の小さい部分）２と第１及び第２の領域
（断面積の大きい部分）１Ａ，１Ｂとを有するポリシリ
コンからなる抵抗体１と、該領域１Ａ，１Ｂに形成され
た、該抵抗体１に配線を接続するための少なくとも２個
の電極領域（第１及び第２の電極）３Ａ，３Ｂであっ
て、該幅の狭い領域２の両側に配置された第１及び第２
の電極３Ａ，３Ｂと、を具備し、該電極３Ａ，３Ｂが幅
の狭い領域２から所定の距離以上離れていることを特徴
とするポリシリコンヒューズ１を備えている。これによ
り、ポリシリコンヒューズをより低い電流と電圧で破壊
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、ポリシリコン抵抗
体を有する半導体装置及びその製造方法に関するもので
ある。特には、ポリシリコン抵抗体の抵抗値の調整を低
電圧且つ低電流で可能とし、半導体回路のトリミングに
用いることができる半導体装置及びその製造方法に関す
る。
体を有する半導体装置及びその製造方法に関するもので
ある。特には、ポリシリコン抵抗体の抵抗値の調整を低
電圧且つ低電流で可能とし、半導体回路のトリミングに
用いることができる半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】半導体集積回路内で基準電圧を発生させ
るような場合、その電圧を規格範囲に入れるには、抵抗
調整（トリミング）を行うことが必要となる。半導体集
積回路におけるトリミングは、従来、ツェナーザップ、
ポリシリコンヒューズ等の手法が使われている。
るような場合、その電圧を規格範囲に入れるには、抵抗
調整（トリミング）を行うことが必要となる。半導体集
積回路におけるトリミングは、従来、ツェナーザップ、
ポリシリコンヒューズ等の手法が使われている。
【０００３】ここで、ポリシリコンヒューズを電気的に
破壊する方法としては、ポリシリコンで形成された抵抗
体に過電流を流してポリシリコン抵抗体を融点以上に加
熱することにより、ポリシリコン抵抗体を溶断するもの
である。
破壊する方法としては、ポリシリコンで形成された抵抗
体に過電流を流してポリシリコン抵抗体を融点以上に加
熱することにより、ポリシリコン抵抗体を溶断するもの
である。
【０００４】図６は、従来の半導体装置に用いられてい
るポリシリコンヒューズを示す平面図である。このポリ
シリコンヒューズは、ポリシリコンからなる抵抗体部分
（ポリシリコン抵抗体）１０１及び抵抗体１０１の両端
上に形成された電極１０３から構成されている。この電
極３は、ポリシリコン抵抗体１０１と金属配線（図示せ
ず）とを電気的に接続するためのコンタクトを形成する
ものである。電極１０３の上部には該金属配線が接続さ
れており、ポリシリコン抵抗体１０１の下部には図示せ
ぬ絶縁膜が形成されている。ポリシリコン抵抗体１０１
及び金属配線の上部には図示せぬ絶縁膜が形成されてい
る。即ち、ポリシリコンヒューズの上下は絶縁膜によっ
て囲まれている。
るポリシリコンヒューズを示す平面図である。このポリ
シリコンヒューズは、ポリシリコンからなる抵抗体部分
（ポリシリコン抵抗体）１０１及び抵抗体１０１の両端
上に形成された電極１０３から構成されている。この電
極３は、ポリシリコン抵抗体１０１と金属配線（図示せ
ず）とを電気的に接続するためのコンタクトを形成する
ものである。電極１０３の上部には該金属配線が接続さ
れており、ポリシリコン抵抗体１０１の下部には図示せ
ぬ絶縁膜が形成されている。ポリシリコン抵抗体１０１
及び金属配線の上部には図示せぬ絶縁膜が形成されてい
る。即ち、ポリシリコンヒューズの上下は絶縁膜によっ
て囲まれている。
【０００５】
【発明が解決しようとする課題】ところで、ポリシリコ
ンヒューズは低電圧及び低電流で破壊できることが望ま
しい。しかし、上記従来のポリシリコンヒューズを破壊
するには、通常の回路で使われる電圧（例えば５Ｖ）よ
りも高い電圧（例えば１５Ｖ程度）及び大きい電流（例
えば２０ｍＡ程度）が必要となる。
ンヒューズは低電圧及び低電流で破壊できることが望ま
しい。しかし、上記従来のポリシリコンヒューズを破壊
するには、通常の回路で使われる電圧（例えば５Ｖ）よ
りも高い電圧（例えば１５Ｖ程度）及び大きい電流（例
えば２０ｍＡ程度）が必要となる。
【０００６】一般に、ポリシリコンヒューズの破壊に必
要な臨界電流（破壊電流）は、ポリシリコンヒューズの
幅及び厚さ（即ち断面積）に比例し、抵抗率にほぼ反比
例する傾向がある。そのため、より低い電流で破壊させ
るためにはポリシリコンヒューズの断面積を小さくする
必要がある。一方、ポリシリコンヒューズの断面積を小
さくすると、ポリシリコンヒューズの抵抗値が高くなる
ため、破壊に必要な電圧（破壊電圧）も高くなってしま
う。つまり、破壊電流を低くするにはポリシリコンヒュ
ーズの断面積を小さくする必要があるのに対して、破壊
電圧を低くするには逆にポリシリコンヒューズの断面積
を大きくする必要があるという問題がある。
要な臨界電流（破壊電流）は、ポリシリコンヒューズの
幅及び厚さ（即ち断面積）に比例し、抵抗率にほぼ反比
例する傾向がある。そのため、より低い電流で破壊させ
るためにはポリシリコンヒューズの断面積を小さくする
必要がある。一方、ポリシリコンヒューズの断面積を小
さくすると、ポリシリコンヒューズの抵抗値が高くなる
ため、破壊に必要な電圧（破壊電圧）も高くなってしま
う。つまり、破壊電流を低くするにはポリシリコンヒュ
ーズの断面積を小さくする必要があるのに対して、破壊
電圧を低くするには逆にポリシリコンヒューズの断面積
を大きくする必要があるという問題がある。
【０００７】また、ポリシリコンヒューズ自体の抵抗値
は低いほど、非破壊状態のヒューズがショート状態に近
くなるので好ましい。この点では、ポリシリコンヒュー
ズの断面積を大きくする必要がある。また、ポリシリコ
ンヒューズの断面積が同一であるなら、その抵抗値は低
いほど、破壊電圧も低くできるので好ましい。
は低いほど、非破壊状態のヒューズがショート状態に近
くなるので好ましい。この点では、ポリシリコンヒュー
ズの断面積を大きくする必要がある。また、ポリシリコ
ンヒューズの断面積が同一であるなら、その抵抗値は低
いほど、破壊電圧も低くできるので好ましい。
【０００８】ここで、ポリシリコンヒューズの抵抗値
は、ヒューズ本体部分（図６に示すポリシリコン抵抗体
１０１）の抵抗と、金属配線とポリシリコン抵抗体１０
１とのコンタクト部分（電極１０３）の抵抗とによって
決まる。ヒューズ本体部分の抵抗値は、該本体部分の抵
抗率と該本体部分の厚さ、幅、長さによって決まり、そ
の厚さが厚い程、幅が広い程、長さが短い程、抵抗値は
低くなる。コンタクト部分の抵抗値は、コンタクト部の
電極１０３の面積によって決まり、その面積が広い程、
抵抗値は低くなる。
は、ヒューズ本体部分（図６に示すポリシリコン抵抗体
１０１）の抵抗と、金属配線とポリシリコン抵抗体１０
１とのコンタクト部分（電極１０３）の抵抗とによって
決まる。ヒューズ本体部分の抵抗値は、該本体部分の抵
抗率と該本体部分の厚さ、幅、長さによって決まり、そ
の厚さが厚い程、幅が広い程、長さが短い程、抵抗値は
低くなる。コンタクト部分の抵抗値は、コンタクト部の
電極１０３の面積によって決まり、その面積が広い程、
抵抗値は低くなる。
【０００９】しかし、ポリシリコンヒューズの厚さと幅
を広げることは、該ヒューズの断面積を大きくすること
になり、これにより破壊電流が増加してしまうので好ま
しくない。また、該ヒューズの長さは電極（コンタクト
部）１０３の間隔によって決まるが、この間隔を短くす
ると、コンタクト部の温度が上昇してしまい、それによ
りコンタクト部でアルミニウム−シリコンの共晶が作ら
れる（但し、金属配線としてアルミニウム配線を用いた
場合である）。このため、該ヒューズの長さ（即ちコン
タクト間隔）を極端に狭くすることはできない。
を広げることは、該ヒューズの断面積を大きくすること
になり、これにより破壊電流が増加してしまうので好ま
しくない。また、該ヒューズの長さは電極（コンタクト
部）１０３の間隔によって決まるが、この間隔を短くす
ると、コンタクト部の温度が上昇してしまい、それによ
りコンタクト部でアルミニウム−シリコンの共晶が作ら
れる（但し、金属配線としてアルミニウム配線を用いた
場合である）。このため、該ヒューズの長さ（即ちコン
タクト間隔）を極端に狭くすることはできない。
【００１０】このような事情により、ポリシリコンヒュ
ーズの破壊に必要な電流を低くすることは、破壊に必要
な電圧を高くすることにつながり、破壊電流と破壊電圧
の双方を低くすることができるポリシリコンヒューズの
開発が望まれていた。
ーズの破壊に必要な電流を低くすることは、破壊に必要
な電圧を高くすることにつながり、破壊電流と破壊電圧
の双方を低くすることができるポリシリコンヒューズの
開発が望まれていた。
【００１１】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、より低い電流と電圧で破
壊できるポリシリコンヒューズを備えた半導体装置及び
その製造方法を提供することにある。
れたものであり、その目的は、より低い電流と電圧で破
壊できるポリシリコンヒューズを備えた半導体装置及び
その製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、断面積の小さい部分と
断面積の大きい部分とを有するポリシリコンからなる抵
抗体と、該断面積の大きい部分に形成された、該抵抗体
に配線を接続するための少なくとも２個の電極領域であ
って、該断面積の小さい部分の両側に配置された電極領
域と、を具備し、上記電極領域が上記断面積の小さい部
分から所定の距離以上離れていることを特徴とするポリ
シリコンヒューズを備えている。
め、本発明に係る半導体装置は、断面積の小さい部分と
断面積の大きい部分とを有するポリシリコンからなる抵
抗体と、該断面積の大きい部分に形成された、該抵抗体
に配線を接続するための少なくとも２個の電極領域であ
って、該断面積の小さい部分の両側に配置された電極領
域と、を具備し、上記電極領域が上記断面積の小さい部
分から所定の距離以上離れていることを特徴とするポリ
シリコンヒューズを備えている。
【００１３】上記半導体装置では、ポリシリコンからな
る抵抗体に破壊電流を流してポリシリコンヒューズを溶
断する際、断面積の小さい部分に電流が集中するので、
この領域にポリシリコンヒューズの発熱を集中させるこ
とができる。このため、ヒューズの破壊電流を低くする
ことができる。また、抵抗体は断面積の大きい部分を有
しているため、該抵抗体の抵抗値を低くすることができ
る。これにより、ポリシリコンヒューズそのものの抵抗
値を十分低くすることができる。ポリシリコンヒューズ
の破壊に必要な電圧及び電流を低くすることができる。
また、電極領域を断面積の小さい部分から所定の距離以
上離して形成している。このため、断面積が小さい領域
で発生した熱が電極領域を介して配線に逃げる量を減ら
すことができる。
る抵抗体に破壊電流を流してポリシリコンヒューズを溶
断する際、断面積の小さい部分に電流が集中するので、
この領域にポリシリコンヒューズの発熱を集中させるこ
とができる。このため、ヒューズの破壊電流を低くする
ことができる。また、抵抗体は断面積の大きい部分を有
しているため、該抵抗体の抵抗値を低くすることができ
る。これにより、ポリシリコンヒューズそのものの抵抗
値を十分低くすることができる。ポリシリコンヒューズ
の破壊に必要な電圧及び電流を低くすることができる。
また、電極領域を断面積の小さい部分から所定の距離以
上離して形成している。このため、断面積が小さい領域
で発生した熱が電極領域を介して配線に逃げる量を減ら
すことができる。
【００１４】また、上記所定の距離は、ポリシリコンヒ
ューズに破壊電流を流した際、上記断面積の小さい部分
に発生する熱によって上記電極領域にポリシリコンと配
線材料の共晶が作られることのない距離であることが好
ましい。また、上記断面積の小さい部分は、抵抗率が高
い物質によって挟まれていることも可能である。また、
上記断面積の小さい部分は、その幅が０．０５μｍ以上
３．０μｍ以下であり、その長さが０．０５μｍ以上
５．０μｍ以下であることが好ましい。
ューズに破壊電流を流した際、上記断面積の小さい部分
に発生する熱によって上記電極領域にポリシリコンと配
線材料の共晶が作られることのない距離であることが好
ましい。また、上記断面積の小さい部分は、抵抗率が高
い物質によって挟まれていることも可能である。また、
上記断面積の小さい部分は、その幅が０．０５μｍ以上
３．０μｍ以下であり、その長さが０．０５μｍ以上
５．０μｍ以下であることが好ましい。
【００１５】また、上記ポリシリコンヒューズは、抵抗
体に電圧又は電流を印加する事で、抵抗体の抵抗値が著
しく変化するものであることが好ましい。また、この抵
抗値の著しい変化は、初期状態の１／１０以下あるいは
１０倍以上であることが好ましい。
体に電圧又は電流を印加する事で、抵抗体の抵抗値が著
しく変化するものであることが好ましい。また、この抵
抗値の著しい変化は、初期状態の１／１０以下あるいは
１０倍以上であることが好ましい。
【００１６】また、上記所定の距離は、０．３μｍ以上
であることが好ましい。これにより、上記断面積が小さ
い領域で発生した熱が電極領域を介して配線に逃げるこ
とを防ぐことができる。
であることが好ましい。これにより、上記断面積が小さ
い領域で発生した熱が電極領域を介して配線に逃げるこ
とを防ぐことができる。
【００１７】また、上記抵抗体を形成しているポリシリ
コン膜と同一膜で形成されたエミッタ又はベースを有す
るバイポ−ラトランジスタをさらに含むことも可能であ
る。
コン膜と同一膜で形成されたエミッタ又はベースを有す
るバイポ−ラトランジスタをさらに含むことも可能であ
る。
【００１８】また、本発明に係る半導体装置の製造方法
は、第１の絶縁膜の上にポリシリコン膜を堆積する工程
と、該ポリシリコン膜に不純物を導入する工程と、該ポ
リシリコン膜をエッチングすることにより、断面積の小
さい部分と断面積の大きい部分とを有するポリシリコン
からなる抵抗体を形成する工程と、該抵抗体の上に第２
の絶縁膜を堆積する工程と、該第２の絶縁膜をエッチン
グすることにより、該断面積の大きい部分上であって該
断面積の小さい部分の両側から所定の距離以上離した位
置に電極領域を形成する工程と、該電極領域上に配線を
形成する工程と、を具備することを特徴とする。
は、第１の絶縁膜の上にポリシリコン膜を堆積する工程
と、該ポリシリコン膜に不純物を導入する工程と、該ポ
リシリコン膜をエッチングすることにより、断面積の小
さい部分と断面積の大きい部分とを有するポリシリコン
からなる抵抗体を形成する工程と、該抵抗体の上に第２
の絶縁膜を堆積する工程と、該第２の絶縁膜をエッチン
グすることにより、該断面積の大きい部分上であって該
断面積の小さい部分の両側から所定の距離以上離した位
置に電極領域を形成する工程と、該電極領域上に配線を
形成する工程と、を具備することを特徴とする。
【００１９】また、本発明に係る半導体装置の製造方法
は、第１の絶縁膜の上にポリシリコン膜を堆積する工程
と、該ポリシリコン膜に第１導電型の不純物を導入する
工程と、該ポリシリコン膜の上に、面積の小さい領域と
面積の大きい領域とを有するマスク膜を形成する工程
と、該ポリシリコン膜の上面に対する垂直方向に対して
傾斜した方向から該マスク膜をマスクとして第２導電型
の不純物をイオン注入する工程と、を具備することを特
徴とする。
は、第１の絶縁膜の上にポリシリコン膜を堆積する工程
と、該ポリシリコン膜に第１導電型の不純物を導入する
工程と、該ポリシリコン膜の上に、面積の小さい領域と
面積の大きい領域とを有するマスク膜を形成する工程
と、該ポリシリコン膜の上面に対する垂直方向に対して
傾斜した方向から該マスク膜をマスクとして第２導電型
の不純物をイオン注入する工程と、を具備することを特
徴とする。
【００２０】また、上記ポリシリコン膜の上に第２の絶
縁膜を堆積する工程と、該第２の絶縁膜をエッチングす
ることにより、上記マスク膜の面積の大きい領域の下部
のポリシリコン膜上であって上記マスク膜の面積の小さ
い領域の下部のポリシリコン膜両側から所定の距離以上
離した位置に、電極領域を形成する工程と、該電極領域
上に配線を形成する工程と、をさらに含むことが好まし
い。
縁膜を堆積する工程と、該第２の絶縁膜をエッチングす
ることにより、上記マスク膜の面積の大きい領域の下部
のポリシリコン膜上であって上記マスク膜の面積の小さ
い領域の下部のポリシリコン膜両側から所定の距離以上
離した位置に、電極領域を形成する工程と、該電極領域
上に配線を形成する工程と、をさらに含むことが好まし
い。
【００２１】また、上記イオン注入する工程の後に、上
記ポリシリコン膜の上面に対する垂直方向に対して傾斜
した方向から上記マスク膜をマスクとして第２導電型の
不純物をイオン注入する工程をさらに含むことが好まし
い。
記ポリシリコン膜の上面に対する垂直方向に対して傾斜
した方向から上記マスク膜をマスクとして第２導電型の
不純物をイオン注入する工程をさらに含むことが好まし
い。
【００２２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の第１の実施の形
態による半導体装置に用いられているポリシリコンヒュ
ーズを示す概略平面図である。図１では、ポリシリコン
ヒューズ５のみを示しているが、この半導体装置はバイ
ポーラトランジスタ、ＭＯＳトランジスタ、抵抗、容量
等の素子も備えている。このポリシリコンヒューズ５
は、これらの素子を接続して形成された回路特性のトリ
ミングを行うために用いるものである。
施の形態を説明する。図１は、本発明の第１の実施の形
態による半導体装置に用いられているポリシリコンヒュ
ーズを示す概略平面図である。図１では、ポリシリコン
ヒューズ５のみを示しているが、この半導体装置はバイ
ポーラトランジスタ、ＭＯＳトランジスタ、抵抗、容量
等の素子も備えている。このポリシリコンヒューズ５
は、これらの素子を接続して形成された回路特性のトリ
ミングを行うために用いるものである。
【００２３】上記ポリシリコンヒューズ５は、ポリシリ
コンからなる抵抗体部分（ポリシリコン抵抗体）１及び
この抵抗体１の両端上に形成された第１及び第２の電極
３Ａ，３Ｂから構成されている。ポリシリコン抵抗体１
は、第１の電極３Ａと第２の電極３Ｂとの間に位置する
局所的に幅の狭い領域（即ち断面積の小さい部分）２を
有している。第１及び第２の電極３Ａ，３Ｂは、上記幅
の細い領域２からほぼ同心円状に一定距離を隔てた位置
に形成されている。
コンからなる抵抗体部分（ポリシリコン抵抗体）１及び
この抵抗体１の両端上に形成された第１及び第２の電極
３Ａ，３Ｂから構成されている。ポリシリコン抵抗体１
は、第１の電極３Ａと第２の電極３Ｂとの間に位置する
局所的に幅の狭い領域（即ち断面積の小さい部分）２を
有している。第１及び第２の電極３Ａ，３Ｂは、上記幅
の細い領域２からほぼ同心円状に一定距離を隔てた位置
に形成されている。
【００２４】すなわち、ポリシリコン抵抗体１は、２個
の幅の広い領域（即ち断面積の大きい部分、第１及び第
２の領域１Ａ，１Ｂ）と幅の狭い領域（第３の領域）２
から構成されている。第１の領域１Ａと第２の領域１Ｂ
とは第３の領域２によって連結されている。第１の領域
１Ａの上には第１の電極３Ａが形成されており、第２の
領域１Ｂの上には第２の電極３Ｂが形成されている。第
１及び第２の電極３Ａ，３Ｂは、ともに平面形状が略長
方形から１つの辺の一部を直径とする略半円がくり貫か
れた形状を有している。このくり貫かれた略半円は、幅
の狭い領域２に最も近い側に位置している。従って、第
１及び第２の電極３Ａ，３Ｂは、幅の細い領域２からほ
ぼ同心円状に一定距離を隔てた位置に形成されたことと
なる。
の幅の広い領域（即ち断面積の大きい部分、第１及び第
２の領域１Ａ，１Ｂ）と幅の狭い領域（第３の領域）２
から構成されている。第１の領域１Ａと第２の領域１Ｂ
とは第３の領域２によって連結されている。第１の領域
１Ａの上には第１の電極３Ａが形成されており、第２の
領域１Ｂの上には第２の電極３Ｂが形成されている。第
１及び第２の電極３Ａ，３Ｂは、ともに平面形状が略長
方形から１つの辺の一部を直径とする略半円がくり貫か
れた形状を有している。このくり貫かれた略半円は、幅
の狭い領域２に最も近い側に位置している。従って、第
１及び第２の電極３Ａ，３Ｂは、幅の細い領域２からほ
ぼ同心円状に一定距離を隔てた位置に形成されたことと
なる。
【００２５】上記第１及び第２の電極３Ａ，３Ｂは、ポ
リシリコン抵抗体１と金属配線（図示せず）とを電気的
に接続するためのコンタクトを形成するものである。第
１及び第２の電極３Ａ，３Ｂそれぞれの上部には金属配
線が接続されており、ポリシリコン抵抗体１の下部には
図示せぬ絶縁膜が形成されている。ポリシリコン抵抗体
１及び金属配線の上部には図示せぬ絶縁膜が形成されて
いる。即ち、ポリシリコンヒューズの上下は絶縁膜によ
って囲まれている。
リシリコン抵抗体１と金属配線（図示せず）とを電気的
に接続するためのコンタクトを形成するものである。第
１及び第２の電極３Ａ，３Ｂそれぞれの上部には金属配
線が接続されており、ポリシリコン抵抗体１の下部には
図示せぬ絶縁膜が形成されている。ポリシリコン抵抗体
１及び金属配線の上部には図示せぬ絶縁膜が形成されて
いる。即ち、ポリシリコンヒューズの上下は絶縁膜によ
って囲まれている。
【００２６】上記第１の実施の形態によれば、ポリシリ
コンヒューズ５に破壊電流を流して該ヒューズ５を溶断
する際、幅の狭い領域２に電流が集中するので、この領
域２にポリシリコンヒューズ５の発熱を集中させること
ができる。このため、ポリシリコンヒューズ５の破壊電
流を低くすることができる。したがって、ポリシリコン
ヒューズの溶断に必要な電圧を半導体集積回路の動作電
圧以下に抑えることができる。これにより、半導体集積
回路の抵抗のトリミングなどによる基準電圧を容易に且
つ精度良く発生させることができる。
コンヒューズ５に破壊電流を流して該ヒューズ５を溶断
する際、幅の狭い領域２に電流が集中するので、この領
域２にポリシリコンヒューズ５の発熱を集中させること
ができる。このため、ポリシリコンヒューズ５の破壊電
流を低くすることができる。したがって、ポリシリコン
ヒューズの溶断に必要な電圧を半導体集積回路の動作電
圧以下に抑えることができる。これにより、半導体集積
回路の抵抗のトリミングなどによる基準電圧を容易に且
つ精度良く発生させることができる。
【００２７】また、上記の局部的に電流が集中する幅の
狭い領域２は、半導体製造工程においてポリシリコンを
加工できる最小寸法で、その長さ及び幅を加工すること
により形成することも可能である。したがって、幅の狭
い領域２を例えば幅０．５μｍ、長さ０．５μｍという
相当な微細寸法で形成することができる。これにより、
ポリシリコンヒューズ５の破壊電流を非常に低くするこ
とができる。
狭い領域２は、半導体製造工程においてポリシリコンを
加工できる最小寸法で、その長さ及び幅を加工すること
により形成することも可能である。したがって、幅の狭
い領域２を例えば幅０．５μｍ、長さ０．５μｍという
相当な微細寸法で形成することができる。これにより、
ポリシリコンヒューズ５の破壊電流を非常に低くするこ
とができる。
【００２８】また、上記幅の狭い領域２とコンタクト電
極（第１及び第２の電極）３Ａ，３Ｂとの間隔を例えば
３μｍ程度あけることにより、該領域２で発生した熱が
コンタクト電極３Ａ，３Ｂを介して金属配線に逃げるこ
とを防ぐことができる。
極（第１及び第２の電極）３Ａ，３Ｂとの間隔を例えば
３μｍ程度あけることにより、該領域２で発生した熱が
コンタクト電極３Ａ，３Ｂを介して金属配線に逃げるこ
とを防ぐことができる。
【００２９】また、ポリシリコン抵抗体１における第１
及び第２の領域１Ａ，１Ｂそれぞれの幅を十分太く形成
することは可能であり、例えば１０μｍ程度の幅とする
ことが可能である。これにより、ポリシリコン抵抗体１
のシート抵抗を例えば１００Ω／□程度の低抵抗とする
ことができる。こうすれば、ポリシリコンヒューズその
ものの抵抗値を十分低く設定することができ、例えば２
００Ω程度とすることができる。ポリシリコンヒューズ
の破壊に必要な電圧及び電流を例えば３Ｖ、５ｍＡとい
う低い値にすることが可能となる。
及び第２の領域１Ａ，１Ｂそれぞれの幅を十分太く形成
することは可能であり、例えば１０μｍ程度の幅とする
ことが可能である。これにより、ポリシリコン抵抗体１
のシート抵抗を例えば１００Ω／□程度の低抵抗とする
ことができる。こうすれば、ポリシリコンヒューズその
ものの抵抗値を十分低く設定することができ、例えば２
００Ω程度とすることができる。ポリシリコンヒューズ
の破壊に必要な電圧及び電流を例えば３Ｖ、５ｍＡとい
う低い値にすることが可能となる。
【００３０】また、コンタクト電極３Ａ，３Ｂを第１及
び第２の領域の上面全体に渡って形成するが、幅の狭い
領域２から該電極３Ａ，３Ｂまでは一定の距離を有する
構造にしている。これにより、コンタクト部分の抵抗
と、幅の狭い領域２からコンタクト電極３Ａ，３Ｂまで
の抵抗を低くすることができ、その結果、ヒューズの溶
断に必要な電圧も低くすることができる。
び第２の領域の上面全体に渡って形成するが、幅の狭い
領域２から該電極３Ａ，３Ｂまでは一定の距離を有する
構造にしている。これにより、コンタクト部分の抵抗
と、幅の狭い領域２からコンタクト電極３Ａ，３Ｂまで
の抵抗を低くすることができ、その結果、ヒューズの溶
断に必要な電圧も低くすることができる。
【００３１】図２は、図１に示すポリシリコンヒューズ
の変形例を示す平面図である。図２に示すポリシリコン
ヒューズ６は、４個のコンタクト電極３，３Ａ，３Ｂ，
３Ｃと３個の幅の狭い領域（即ち断面積の小さい部分、
局部的な電流集中領域）２Ａ，２Ｂ，２Ｃを有し、ヒュ
ーズ３本分の機能を備えている。
の変形例を示す平面図である。図２に示すポリシリコン
ヒューズ６は、４個のコンタクト電極３，３Ａ，３Ｂ，
３Ｃと３個の幅の狭い領域（即ち断面積の小さい部分、
局部的な電流集中領域）２Ａ，２Ｂ，２Ｃを有し、ヒュ
ーズ３本分の機能を備えている。
【００３２】すなわち、ポリシリコン抵抗体１は、４個
の幅の広い領域（即ち断面積の大きい部分）１Ａ，１
Ｂ，１Ｃ，１Ｄと３個の幅の狭い領域２Ａ，２Ｂ，２Ｃ
から構成されている。該抵抗体１の中心にある四角形の
幅の広い領域１Ｄは、該領域２Ａによって該領域１Ａに
連結され、該領域２Ｂによって該領域１Ｂに連結され、
該領域２Ｃによって該領域１Ｃに連結されている。幅の
広い領域１Ｄの上にはコンタクト電極３が形成され、幅
の広い領域１Ａの上にはコンタクト電極３Ａが形成さ
れ、幅の広い領域１Ｂの上にはコンタクト電極３Ｂが形
成され、幅の広い領域１Ｃの上にはコンタクト電極３Ｃ
が形成されている。３個のコンタクト電極３Ａ，３Ｂ，
３Ｃは、図１に示す電極３Ａ，３Ｂと同じ平面形状を有
する。
の幅の広い領域（即ち断面積の大きい部分）１Ａ，１
Ｂ，１Ｃ，１Ｄと３個の幅の狭い領域２Ａ，２Ｂ，２Ｃ
から構成されている。該抵抗体１の中心にある四角形の
幅の広い領域１Ｄは、該領域２Ａによって該領域１Ａに
連結され、該領域２Ｂによって該領域１Ｂに連結され、
該領域２Ｃによって該領域１Ｃに連結されている。幅の
広い領域１Ｄの上にはコンタクト電極３が形成され、幅
の広い領域１Ａの上にはコンタクト電極３Ａが形成さ
れ、幅の広い領域１Ｂの上にはコンタクト電極３Ｂが形
成され、幅の広い領域１Ｃの上にはコンタクト電極３Ｃ
が形成されている。３個のコンタクト電極３Ａ，３Ｂ，
３Ｃは、図１に示す電極３Ａ，３Ｂと同じ平面形状を有
する。
【００３３】一方、コンタクト電極３の平面形状は、他
の電極と異なり、平面形状が略長方形から３つの辺それ
ぞれの一部を直径とする略半円がくり貫かれた形状を有
している。このくり貫かれた略半円それぞれは、幅の狭
い領域２Ａ，２Ｂ，２Ｃに最も近い側に位置している。
従って、４個のコンタクト電極３，３Ａ，３Ｂ，３Ｃ
は、幅の細い領域２Ａ，２Ｂ，２Ｃからほぼ同心円状に
一定距離を隔てた位置に形成されたこととなる。上記４
個のコンタクト電極３，３Ａ，３Ｂ，３Ｃは、ポリシリ
コン抵抗体１と金属配線（図示せず）とを電気的に接続
するためのコンタクトを形成するものである。
の電極と異なり、平面形状が略長方形から３つの辺それ
ぞれの一部を直径とする略半円がくり貫かれた形状を有
している。このくり貫かれた略半円それぞれは、幅の狭
い領域２Ａ，２Ｂ，２Ｃに最も近い側に位置している。
従って、４個のコンタクト電極３，３Ａ，３Ｂ，３Ｃ
は、幅の細い領域２Ａ，２Ｂ，２Ｃからほぼ同心円状に
一定距離を隔てた位置に形成されたこととなる。上記４
個のコンタクト電極３，３Ａ，３Ｂ，３Ｃは、ポリシリ
コン抵抗体１と金属配線（図示せず）とを電気的に接続
するためのコンタクトを形成するものである。
【００３４】上記変形例においても第１の実施の形態と
同様の効果を得ることができる。また、ヒューズ３本分
の機能を備えるためには、通常の独立したポリシリコン
ヒューズでは６個のコンタクト電極が必要となる。これ
に対して、上記ポリシリコンヒューズ６では、４個のコ
ンタクト電極３，３Ａ，３Ｂ，３Ｃによってヒューズ３
本分の機能を備えることができるので、ヒューズ部分の
占有面積を削減できる効果がある。
同様の効果を得ることができる。また、ヒューズ３本分
の機能を備えるためには、通常の独立したポリシリコン
ヒューズでは６個のコンタクト電極が必要となる。これ
に対して、上記ポリシリコンヒューズ６では、４個のコ
ンタクト電極３，３Ａ，３Ｂ，３Ｃによってヒューズ３
本分の機能を備えることができるので、ヒューズ部分の
占有面積を削減できる効果がある。
【００３５】図３は、本発明の第２の実施の形態による
ポリシリコンヒューズの概略を示す平面図であり、図１
と同一部分には同一符号を付し、異なる部分についての
み説明する。
ポリシリコンヒューズの概略を示す平面図であり、図１
と同一部分には同一符号を付し、異なる部分についての
み説明する。
【００３６】局部的な電流集中領域（幅の狭い領域、即
ち断面積の小さい部分）２は高抵抗領域４に挟まれてい
る。言い換えると、電流集中領域２と第１及び第２の領
域（即ち断面積が大きい部分）１Ａ，１Ｂに囲まれた部
分には高抵抗領域４が形成されている。
ち断面積の小さい部分）２は高抵抗領域４に挟まれてい
る。言い換えると、電流集中領域２と第１及び第２の領
域（即ち断面積が大きい部分）１Ａ，１Ｂに囲まれた部
分には高抵抗領域４が形成されている。
【００３７】上記第２の実施の形態においても第１の実
施の形態と同様の効果を得ることができる。
施の形態と同様の効果を得ることができる。
【００３８】また、上記のような構造とすることによ
り、ポリシリコン抵抗体１自体に極細領域（図１に示す
幅の狭い領域２）を設けなくても、高抵抗領域４を形成
する際の加工寸法で電流集中領域２の幅を決めることが
できる。この加工寸法は、後述する製造方法のように、
斜め方向からのイオン注入技術を用いることにより、フ
ォトリソグラフィー技術の最小加工寸法よりも短くする
ことができる。このため、局部的な電流集中領域２の幅
を第１の実施の形態より細くすることができ、より低い
破壊電流でポリシリコンヒューズ７の溶断が可能とな
る。
り、ポリシリコン抵抗体１自体に極細領域（図１に示す
幅の狭い領域２）を設けなくても、高抵抗領域４を形成
する際の加工寸法で電流集中領域２の幅を決めることが
できる。この加工寸法は、後述する製造方法のように、
斜め方向からのイオン注入技術を用いることにより、フ
ォトリソグラフィー技術の最小加工寸法よりも短くする
ことができる。このため、局部的な電流集中領域２の幅
を第１の実施の形態より細くすることができ、より低い
破壊電流でポリシリコンヒューズ７の溶断が可能とな
る。
【００３９】図４（Ａ）〜（Ｆ）は、図１に示すポリシ
リコンヒューズの製造方法を示す断面図である。
リコンヒューズの製造方法を示す断面図である。
【００４０】まず、図４（Ａ）に示すように、半導体基
板１０の上に二酸化シリコン（ＳｉＯ2 ）よりなる絶縁
膜１１を堆積する。次に、減圧ＣＶＤ(Chemical Vapor
Deposition）法により、この絶縁膜１１の上に厚さ１５
０ｎｍ程度のポリシリコン膜１２を堆積する。
板１０の上に二酸化シリコン（ＳｉＯ2 ）よりなる絶縁
膜１１を堆積する。次に、減圧ＣＶＤ(Chemical Vapor
Deposition）法により、この絶縁膜１１の上に厚さ１５
０ｎｍ程度のポリシリコン膜１２を堆積する。
【００４１】次に、図４（Ｂ）に示すように、ポリシリ
コン膜１２の上にフォトレジスト膜（図示せず）を形成
する。このフォトレジスト膜をマスクとしてポリシリコ
ン膜１２におけるポリシリコンヒューズを形成する領域
に、ボロン（Ｂ+ ）を選択的にイオン注入する。この時
のイオン注入条件は、加速度が１５ｋｅＶ、ドーズ量が
４×１０15／ｃｍ2 とする。その後、上記フォトレジス
ト膜を、酸素（Ｏ2 ）プラズマ中でアッシング処理を行
った後、硫酸と過酸化水素水の混合液などで除去する。
コン膜１２の上にフォトレジスト膜（図示せず）を形成
する。このフォトレジスト膜をマスクとしてポリシリコ
ン膜１２におけるポリシリコンヒューズを形成する領域
に、ボロン（Ｂ+ ）を選択的にイオン注入する。この時
のイオン注入条件は、加速度が１５ｋｅＶ、ドーズ量が
４×１０15／ｃｍ2 とする。その後、上記フォトレジス
ト膜を、酸素（Ｏ2 ）プラズマ中でアッシング処理を行
った後、硫酸と過酸化水素水の混合液などで除去する。
【００４２】次に、図４（Ｃ）に示すように、ポリシリ
コン膜１２の上にフォトレジスト膜（図示せず）を形成
する。このフォトレジスト膜をマスクとしてポリシリコ
ン膜１２をＲＩＥ(Reactive Ion Etching)法により選択
的にエッチングする。これにより、絶縁膜１１の上には
ポリシリコン抵抗体１が形成される。
コン膜１２の上にフォトレジスト膜（図示せず）を形成
する。このフォトレジスト膜をマスクとしてポリシリコ
ン膜１２をＲＩＥ(Reactive Ion Etching)法により選択
的にエッチングする。これにより、絶縁膜１１の上には
ポリシリコン抵抗体１が形成される。
【００４３】このポリシリコン抵抗体１の平面形状は、
図１に示したポリシリコン抵抗体１と同じ形状である。
すなわち、ポリシリコン抵抗体１は、２個の幅の広い領
域（第１及び第２の領域１Ａ，１Ｂ）と幅の狭い領域
（第３の領域）２から構成されている。２個の幅の広い
領域１Ａ，１Ｂは幅の狭い領域２によって連結されてい
る。幅の狭い領域２は例えば幅０．５μｍ、長さ０．５
μｍの正方形の平面形状を有している。このようにポリ
シリコン抵抗体１は、破壊電流を流した際に局部的に電
流を集中させる幅の狭い領域２を有する。また、幅の広
い領域１Ａ，１Ｂは例えば幅１０μｍ、長さ１０μｍの
正方形の平面形状を有している。
図１に示したポリシリコン抵抗体１と同じ形状である。
すなわち、ポリシリコン抵抗体１は、２個の幅の広い領
域（第１及び第２の領域１Ａ，１Ｂ）と幅の狭い領域
（第３の領域）２から構成されている。２個の幅の広い
領域１Ａ，１Ｂは幅の狭い領域２によって連結されてい
る。幅の狭い領域２は例えば幅０．５μｍ、長さ０．５
μｍの正方形の平面形状を有している。このようにポリ
シリコン抵抗体１は、破壊電流を流した際に局部的に電
流を集中させる幅の狭い領域２を有する。また、幅の広
い領域１Ａ，１Ｂは例えば幅１０μｍ、長さ１０μｍの
正方形の平面形状を有している。
【００４４】その後、図４（Ｄ）に示すように、ポリシ
リコン抵抗体１及び絶縁膜１１の上に二酸化シリコン
（ＳｉＯ2 ）１３を形成する。
リコン抵抗体１及び絶縁膜１１の上に二酸化シリコン
（ＳｉＯ2 ）１３を形成する。
【００４５】次に、図４（Ｅ）に示すように、二酸化シ
リコン１３の上にフォトレジスト膜（図示せず）を形成
し、このフォトレジスト膜をマスクとして二酸化シリコ
ン１３をＲＩＥ法により選択的にエッチングする。これ
により、ポリシリコン抵抗体１上にコンタクト電極領域
３Ａ，３Ｂを形成する。コンタクト電極領域３Ａ，３Ｂ
はポリシリコン抵抗体１と後記金属配線１４とを電気的
に接続するための領域である。
リコン１３の上にフォトレジスト膜（図示せず）を形成
し、このフォトレジスト膜をマスクとして二酸化シリコ
ン１３をＲＩＥ法により選択的にエッチングする。これ
により、ポリシリコン抵抗体１上にコンタクト電極領域
３Ａ，３Ｂを形成する。コンタクト電極領域３Ａ，３Ｂ
はポリシリコン抵抗体１と後記金属配線１４とを電気的
に接続するための領域である。
【００４６】上記コンタクト電極領域３Ａ，３Ｂの平面
形状は、図１に示した第１及び第２の電極３Ａ，３Ｂと
同じ形状である。具体的には、コンタクト電極領域３
Ａ，３Ｂの端部は、ポリシリコン抵抗体１の上面端部か
らは例えば１μｍ内側に配置され、幅の狭い領域２の端
部からは例えば３μｍ離れるように配置される。このよ
うにすることにより、コンタクト電極と幅の狭い領域と
の間に一定の距離を保ちつつ、コンタクト電極の面積を
最大にすることが可能となる。このため、破壊電流を流
した際、局部的に細くした幅の狭い領域２に電流が集中
することで発生した熱がコンタクト電極を通って放熱す
る量を最小にすることができ、更にコンタクト抵抗も最
小にすることができる。
形状は、図１に示した第１及び第２の電極３Ａ，３Ｂと
同じ形状である。具体的には、コンタクト電極領域３
Ａ，３Ｂの端部は、ポリシリコン抵抗体１の上面端部か
らは例えば１μｍ内側に配置され、幅の狭い領域２の端
部からは例えば３μｍ離れるように配置される。このよ
うにすることにより、コンタクト電極と幅の狭い領域と
の間に一定の距離を保ちつつ、コンタクト電極の面積を
最大にすることが可能となる。このため、破壊電流を流
した際、局部的に細くした幅の狭い領域２に電流が集中
することで発生した熱がコンタクト電極を通って放熱す
る量を最小にすることができ、更にコンタクト抵抗も最
小にすることができる。
【００４７】次に、それぞれの厚さが３０／７０／５０
０ｎｍ程度のＴｉ／ＴｉＯＮ／ＡｌＳｉからなるバリア
メタル配線をスパッタリング法により上記コンタクト電
極領域３Ａ，３Ｂに堆積する。そして、配線として用い
る以外の部分についてはフォトレジストマスクを用いて
ＲＩＥ法によりエッチング除去する。その後は、通常の
プロセスフローに従い、必要に応じて多層配線等を行う
ことで、図４（Ｆ）に示すようにコンタクト電極領域に
金属配線１４を形成する。
０ｎｍ程度のＴｉ／ＴｉＯＮ／ＡｌＳｉからなるバリア
メタル配線をスパッタリング法により上記コンタクト電
極領域３Ａ，３Ｂに堆積する。そして、配線として用い
る以外の部分についてはフォトレジストマスクを用いて
ＲＩＥ法によりエッチング除去する。その後は、通常の
プロセスフローに従い、必要に応じて多層配線等を行う
ことで、図４（Ｆ）に示すようにコンタクト電極領域に
金属配線１４を形成する。
【００４８】次に、図３のポリシリコンヒューズの製造
方法について、図４及び図５を参照しつつ説明する。図
５は、図３に示すポリシリコンヒューズの製造方法を説
明するための図である。図５（Ａ）は、図４（Ｂ）に示
す工程の次の工程を示す平面図である。図５（Ｂ）は、
図５（Ａ）に示す５Ｂ−５Ｂ線に沿った断面図であって
図５（Ａ）の次の工程を示す図である。図５（Ｃ）は、
図５（Ａ）に示す５Ｂ−５Ｂ線に沿った断面図であって
図５（Ｂ）の次の工程を示す図である。図５（Ｄ）は、
図５（Ｃ）の工程終了後の状態を示す平面図である。図
５（Ｅ）は、図５（Ｄ）の次の工程を示す平面図であ
る。
方法について、図４及び図５を参照しつつ説明する。図
５は、図３に示すポリシリコンヒューズの製造方法を説
明するための図である。図５（Ａ）は、図４（Ｂ）に示
す工程の次の工程を示す平面図である。図５（Ｂ）は、
図５（Ａ）に示す５Ｂ−５Ｂ線に沿った断面図であって
図５（Ａ）の次の工程を示す図である。図５（Ｃ）は、
図５（Ａ）に示す５Ｂ−５Ｂ線に沿った断面図であって
図５（Ｂ）の次の工程を示す図である。図５（Ｄ）は、
図５（Ｃ）の工程終了後の状態を示す平面図である。図
５（Ｅ）は、図５（Ｄ）の次の工程を示す平面図であ
る。
【００４９】まず、図４（Ａ）〜（Ｂ）に示す製造工程
を施す。即ち、半導体基板１０上に絶縁膜１１を堆積
し、この絶縁膜１１上にポリシリコン膜１２を堆積し、
ポリシリコン膜１２におけるポリシリコンヒューズを形
成する領域に、ボロンを選択的にイオン注入する。
を施す。即ち、半導体基板１０上に絶縁膜１１を堆積
し、この絶縁膜１１上にポリシリコン膜１２を堆積し、
ポリシリコン膜１２におけるポリシリコンヒューズを形
成する領域に、ボロンを選択的にイオン注入する。
【００５０】次に、図５（Ａ）に示すように、ポリシリ
コン膜１２の上にフォトレジスト膜１５を形成する。こ
のフォトレジスト膜１５は、ポリシリコン抵抗体１を形
成する領域上を選択的に覆っている。フォトレジスト膜
１５の幅の狭い部分１５ａは、幅の狭い領域（即ち断面
積の小さい部分）２上を覆っている。
コン膜１２の上にフォトレジスト膜１５を形成する。こ
のフォトレジスト膜１５は、ポリシリコン抵抗体１を形
成する領域上を選択的に覆っている。フォトレジスト膜
１５の幅の狭い部分１５ａは、幅の狭い領域（即ち断面
積の小さい部分）２上を覆っている。
【００５１】その後、図５（Ｂ）に示すように、フォト
レジスト膜１５をマスクとして、ポリシリコン膜１２に
斜めイオン注入を行うことにより、燐（Ｐ+ ）又はひ素
（Ａｓ+ ）のＮ型不純物がポリシリコン膜１２の領域１
２ａに導入される。この斜めイオン注入は、ポリシリコ
ン膜１２（又はポリシリコン抵抗体１）の上面に対する
垂直方向に対して斜め方向にイオン注入を行うことであ
る。
レジスト膜１５をマスクとして、ポリシリコン膜１２に
斜めイオン注入を行うことにより、燐（Ｐ+ ）又はひ素
（Ａｓ+ ）のＮ型不純物がポリシリコン膜１２の領域１
２ａに導入される。この斜めイオン注入は、ポリシリコ
ン膜１２（又はポリシリコン抵抗体１）の上面に対する
垂直方向に対して斜め方向にイオン注入を行うことであ
る。
【００５２】次に、図５（Ｃ）に示すように、フォトレ
ジスト膜１５をマスクとして、ポリシリコン膜１２に斜
めイオン注入を行うことにより、燐（Ｐ+ ）又はひ素
（Ａｓ+ ）のＮ型不純物が導入される。この際のイオン
注入は、図５（Ｂ）の斜めとはクロスするような方向
（逆の斜め方向）に行う。これにより、フォトレジスト
膜１５の幅の狭い部分１５ａの下部に存在するポリシリ
コン膜１２にはＮ型不純物が導入されていない領域１２
ｄが形成され、それ以外の領域１２ｂ，１２ｃにはＮ型
不純物が導入される。このようにＮ型不純物が導入され
た領域１２ｂ，１２ｃは、３価と５価の不純物が交じり
合うことにより上記領域１２ｄに比べて抵抗率を上げる
ことができる。
ジスト膜１５をマスクとして、ポリシリコン膜１２に斜
めイオン注入を行うことにより、燐（Ｐ+ ）又はひ素
（Ａｓ+ ）のＮ型不純物が導入される。この際のイオン
注入は、図５（Ｂ）の斜めとはクロスするような方向
（逆の斜め方向）に行う。これにより、フォトレジスト
膜１５の幅の狭い部分１５ａの下部に存在するポリシリ
コン膜１２にはＮ型不純物が導入されていない領域１２
ｄが形成され、それ以外の領域１２ｂ，１２ｃにはＮ型
不純物が導入される。このようにＮ型不純物が導入され
た領域１２ｂ，１２ｃは、３価と５価の不純物が交じり
合うことにより上記領域１２ｄに比べて抵抗率を上げる
ことができる。
【００５３】したがって、図５（Ｄ）に示すように、Ｎ
型不純物が導入されていない領域１２ｄには、ボロンだ
けがイオン注入された局部的に細い領域が形成される。
この局部的に細い領域が図３に示す幅の狭い領域２に相
当する。この局部的に細い領域１２ｄの抵抗率は、その
周囲のＮ型不純物が導入された領域１２ｂ，１２ｃに比
べて低くなる。このため、第２の実施の形態でも説明し
たように、ポリシリコンヒューズ７に流す破壊電流を上
記領域１２ｄに集中させることができる。
型不純物が導入されていない領域１２ｄには、ボロンだ
けがイオン注入された局部的に細い領域が形成される。
この局部的に細い領域が図３に示す幅の狭い領域２に相
当する。この局部的に細い領域１２ｄの抵抗率は、その
周囲のＮ型不純物が導入された領域１２ｂ，１２ｃに比
べて低くなる。このため、第２の実施の形態でも説明し
たように、ポリシリコンヒューズ７に流す破壊電流を上
記領域１２ｄに集中させることができる。
【００５４】また、上述したように斜め方向に２回イオ
ン注入を行うことにより、フォトレジスト膜１５の幅の
狭い部分１５ａのさらに内側にＮ型不純物を導入するこ
とができる。このようにして幅の狭い領域２を形成して
いるので、この領域２の幅を幅の狭い部分１５ａのパタ
ーン寸法より更に狭くすることができる。つまり、破壊
電流を集中させる領域２の幅を、製作可能なフォトレジ
ストパターンの最小寸法より更に細くすることができ
る。これにより、ポリシリコンヒューズの溶断に必要な
電流をより減らすことが可能となる。
ン注入を行うことにより、フォトレジスト膜１５の幅の
狭い部分１５ａのさらに内側にＮ型不純物を導入するこ
とができる。このようにして幅の狭い領域２を形成して
いるので、この領域２の幅を幅の狭い部分１５ａのパタ
ーン寸法より更に狭くすることができる。つまり、破壊
電流を集中させる領域２の幅を、製作可能なフォトレジ
ストパターンの最小寸法より更に細くすることができ
る。これにより、ポリシリコンヒューズの溶断に必要な
電流をより減らすことが可能となる。
【００５５】次に、図５（Ｅ）に示すように、フォトレ
ジスト膜１５は除去される。その後は、図４（Ｃ），
（Ｄ）と同様の製造工程が施される。
ジスト膜１５は除去される。その後は、図４（Ｃ），
（Ｄ）と同様の製造工程が施される。
【００５６】
【発明の効果】以上説明したように本発明によれば、よ
り低い電流と電圧で破壊できるポリシリコンヒューズを
備えた半導体装置及びその製造方法を提供することがで
きる。
り低い電流と電圧で破壊できるポリシリコンヒューズを
備えた半導体装置及びその製造方法を提供することがで
きる。
【図１】本発明の第１の実施の形態による半導体装置に
用いられているポリシリコンヒューズを示す概略平面図
である。
用いられているポリシリコンヒューズを示す概略平面図
である。
【図２】図１に示すポリシリコンヒューズの変形例を示
す平面図である。
す平面図である。
【図３】本発明の第２の実施の形態によるポリシリコン
ヒューズの概略を示す平面図である。
ヒューズの概略を示す平面図である。
【図４】図４（Ａ）〜（Ｆ）は、図１に示すポリシリコ
ンヒューズの製造方法を示す断面図である。
ンヒューズの製造方法を示す断面図である。
【図５】図３に示すポリシリコンヒューズの製造方法を
説明するための図である。
説明するための図である。
【図６】従来の半導体装置に用いられているポリシリコ
ンヒューズを示す平面図である。
ンヒューズを示す平面図である。
１…ポリシリコン抵抗体、１Ａ…幅の広い領域（第１の
領域）、１Ｂ…幅の広い領域（第２の領域）、１Ｃ…幅
の広い領域、１Ｄ…幅の広い領域、２…幅の狭い領域
（第３の領域）、２Ａ…幅の狭い領域、２Ｂ…幅の狭い
領域、２Ｃ…幅の狭い領域、３…コンタクト電極、３Ａ
…第１の電極（コンタクト電極）、３Ｂ…第２の電極
（コンタクト電極）、３Ｃ…コンタクト電極、４…高抵
抗領域、５，６，７…ポリシリコンヒューズ、１０…半
導体基板、１１…絶縁膜（二酸化シリコン）、１２…ポ
リシリコン膜、１２ａ〜１２ｃ…Ｎ型不純物が導入され
た領域、１２ｄ…Ｎ型不純物が導入されていない領域、
１３…二酸化シリコン（ＳｉＯ2、１４…金属配線、１
５…フォトレジスト膜、１５ａ…幅の狭い部分、１０１
…ポリシリコン抵抗体、１０３…電極。
領域）、１Ｂ…幅の広い領域（第２の領域）、１Ｃ…幅
の広い領域、１Ｄ…幅の広い領域、２…幅の狭い領域
（第３の領域）、２Ａ…幅の狭い領域、２Ｂ…幅の狭い
領域、２Ｃ…幅の狭い領域、３…コンタクト電極、３Ａ
…第１の電極（コンタクト電極）、３Ｂ…第２の電極
（コンタクト電極）、３Ｃ…コンタクト電極、４…高抵
抗領域、５，６，７…ポリシリコンヒューズ、１０…半
導体基板、１１…絶縁膜（二酸化シリコン）、１２…ポ
リシリコン膜、１２ａ〜１２ｃ…Ｎ型不純物が導入され
た領域、１２ｄ…Ｎ型不純物が導入されていない領域、
１３…二酸化シリコン（ＳｉＯ2、１４…金属配線、１
５…フォトレジスト膜、１５ａ…幅の狭い部分、１０１
…ポリシリコン抵抗体、１０３…電極。
Claims (10)
- 【請求項１】 断面積の小さい部分と断面積の大きい部
分とを有するポリシリコンからなる抵抗体と、 該断面積の大きい部分に形成された、該抵抗体に配線を
接続するための少なくとも２個の電極領域であって、該
断面積の小さい部分の両側に配置された電極領域と、 を具備し、 上記電極領域が上記断面積の小さい部分から所定の距離
以上離れていることを特徴とするポリシリコンヒューズ
を備えた半導体装置。 - 【請求項２】 上記所定の距離は、ポリシリコンヒュー
ズに破壊電流を流した際、上記断面積の小さい部分に発
生する熱によって上記電極領域にポリシリコンと配線材
料の共晶が作られることのない距離であることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 上記断面積の小さい部分は、抵抗率が高
い物質によって挟まれていることを特徴とする請求項１
記載の半導体装置。 - 【請求項４】 上記断面積の小さい部分は、その幅が
０．０５μｍ以上３．０μｍ以下であり、その長さが
０．０５μｍ以上５．０μｍ以下であることを特徴とす
る請求項１記載の半導体装置。 - 【請求項５】 上記所定の距離は、０．３μｍ以上であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項６】 上記抵抗体を形成しているポリシリコン
膜と同一膜で形成されたエミッタ又はベースを有するバ
イポ−ラトランジスタをさらに含むことを特徴とする請
求項１記載の半導体装置。 - 【請求項７】 第１の絶縁膜の上にポリシリコン膜を堆
積する工程と、 該ポリシリコン膜に不純物を導入する工程と、 該ポリシリコン膜をエッチングすることにより、断面積
の小さい部分と断面積の大きい部分とを有するポリシリ
コンからなる抵抗体を形成する工程と、 該抵抗体の上に第２の絶縁膜を堆積する工程と、 該第２の絶縁膜をエッチングすることにより、該断面積
の大きい部分上であって該断面積の小さい部分の両側か
ら所定の距離以上離した位置に電極領域を形成する工程
と、 該電極領域上に配線を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項８】 第１の絶縁膜の上にポリシリコン膜を堆
積する工程と、 該ポリシリコン膜に第１導電型の不純物を導入する工程
と、 該ポリシリコン膜の上に、面積の小さい領域と面積の大
きい領域とを有するマスク膜を形成する工程と、 該ポリシリコン膜の上面に対する垂直方向に対して傾斜
した方向から該マスク膜をマスクとして第２導電型の不
純物をイオン注入する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項９】 上記ポリシリコン膜の上に第２の絶縁膜
を堆積する工程と、該第２の絶縁膜をエッチングするこ
とにより、上記マスク膜の面積の大きい領域の下部のポ
リシリコン膜上であって上記マスク膜の面積の小さい領
域の下部のポリシリコン膜両側から所定の距離以上離し
た位置に、電極領域を形成する工程と、該電極領域上に
配線を形成する工程と、をさらに含むことを特徴とする
請求項８記載の半導体装置の製造方法。 - 【請求項１０】 上記イオン注入する工程の後に、上記
ポリシリコン膜の上面に対する垂直方向に対して傾斜し
た方向から上記マスク膜をマスクとして第２導電型の不
純物をイオン注入する工程をさらに含むことを特徴とす
る請求項８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10206210A JP2000040790A (ja) | 1998-07-22 | 1998-07-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10206210A JP2000040790A (ja) | 1998-07-22 | 1998-07-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000040790A true JP2000040790A (ja) | 2000-02-08 |
Family
ID=16519602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10206210A Abandoned JP2000040790A (ja) | 1998-07-22 | 1998-07-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000040790A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282751B2 (en) | 2003-08-07 | 2007-10-16 | Nec Electronics Corporation | Semiconductor device |
| US7378718B2 (en) | 2004-06-29 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Fuse element with adjustable resistance |
| US20110147886A1 (en) * | 2007-12-27 | 2011-06-23 | Hynix Semiconductor Inc. | Semiconductor device with fuse and method for fabricating the same |
-
1998
- 1998-07-22 JP JP10206210A patent/JP2000040790A/ja not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282751B2 (en) | 2003-08-07 | 2007-10-16 | Nec Electronics Corporation | Semiconductor device |
| US7994544B2 (en) | 2003-08-07 | 2011-08-09 | Renesas Electronics Corporation | Semiconductor device having a fuse element |
| US8362524B2 (en) | 2003-08-07 | 2013-01-29 | Renesas Electronics Corporation | Semiconductor device having a fuse element |
| US8610178B2 (en) | 2003-08-07 | 2013-12-17 | Renesas Electronics Corporation | Semiconductor device having a fuse element |
| US9177912B2 (en) | 2003-08-07 | 2015-11-03 | Renesas Electronics Corporation | Semiconductor device having a fuse element |
| US9620449B2 (en) | 2003-08-07 | 2017-04-11 | Renesas Electronics Corporation | Semiconductor device having a fuse element |
| US7378718B2 (en) | 2004-06-29 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Fuse element with adjustable resistance |
| US20110147886A1 (en) * | 2007-12-27 | 2011-06-23 | Hynix Semiconductor Inc. | Semiconductor device with fuse and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5550400A (en) | Semiconductor device equipped with antifuse elements and a method for manufacturing an FPGA | |
| US5663590A (en) | Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps | |
| US20060102964A1 (en) | Passive device and method for forming the same | |
| JPH10270566A (ja) | レーザ溶断導線を有する固体回路とその固体回路の製造方法 | |
| US20050158919A1 (en) | Semiconductor fuses and semiconductor devices containing the same | |
| JP2828597B2 (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
| JPH056963A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6815264B2 (en) | Antifuses | |
| JP2000040790A (ja) | 半導体装置及びその製造方法 | |
| EP0146688B1 (en) | An integrated circuit with a fusible link structure | |
| US6613612B2 (en) | Fuse in semiconductor device and fabricating method thereof | |
| US5396105A (en) | Semiconductor device | |
| JP3627617B2 (ja) | 高融点金属の加工方法及びこの金属を用いた半導体装置の製造方法 | |
| JPH0621228A (ja) | 半導体装置 | |
| JP2004335608A (ja) | 半導体装置 | |
| JPH01295440A (ja) | 半導体装置 | |
| JP2007128947A (ja) | ポリシリコンヒューズおよび半導体装置 | |
| US6087675A (en) | Semiconductor device with an insulation film having emitter contact windows filled with polysilicon film | |
| JP2001176977A (ja) | 半導体装置及びその製造方法 | |
| JP2719751B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS61107742A (ja) | 半導体装置 | |
| JPH07130861A (ja) | 半導体集積回路装置の製造方法 | |
| EP0264309A1 (en) | Self-aligned base shunt for transistor | |
| JPH01204473A (ja) | 薄膜トランジスタ | |
| JP2003078013A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050310 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080305 |