JP2003078013A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003078013A JP2003078013A JP2001269192A JP2001269192A JP2003078013A JP 2003078013 A JP2003078013 A JP 2003078013A JP 2001269192 A JP2001269192 A JP 2001269192A JP 2001269192 A JP2001269192 A JP 2001269192A JP 2003078013 A JP2003078013 A JP 2003078013A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- film
- trimming
- heater resistor
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 フューズの溶断を容易にし、信頼性の高いト
リミングを可能にした半導体装置を提供する。 【解決手段】 半導体基板上に、第１の絶縁膜を介して
導電性膜から形成されたヒータ抵抗部２７と、このヒー
タ抵抗部２７上に第２の絶縁膜を介してヒータ抵抗部２
７とは電気的に分離して形成された導電性膜からなるフ
ューズ部Ｆとにより構成されたトリミング素子２２を有
して成る。
リミングを可能にした半導体装置を提供する。 【解決手段】 半導体基板上に、第１の絶縁膜を介して
導電性膜から形成されたヒータ抵抗部２７と、このヒー
タ抵抗部２７上に第２の絶縁膜を介してヒータ抵抗部２
７とは電気的に分離して形成された導電性膜からなるフ
ューズ部Ｆとにより構成されたトリミング素子２２を有
して成る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にその所要素子のトリミングに供されるトリミン
グ素子の構造に関する。
し、特にその所要素子のトリミングに供されるトリミン
グ素子の構造に関する。
【０００２】
【従来の技術】半導体集積回路（ＩＣ）の高精度化技術
として、レーザカット、アルミニウム（Ａｌ）膜や多結
晶シリコン膜によるフューズ、ツェナザップ、ダイオー
ド等を用いたトリミング技術が知られている。フューズ
によるトリミングは、トランジスタ、抵抗等ＩＣに搭載
される素子を形成する工程の兼用でフューズが同時形成
できること、現有の素子測定装置でフューズの溶断が可
能であること等から有用なトリミング技術として採用さ
れている。
として、レーザカット、アルミニウム（Ａｌ）膜や多結
晶シリコン膜によるフューズ、ツェナザップ、ダイオー
ド等を用いたトリミング技術が知られている。フューズ
によるトリミングは、トランジスタ、抵抗等ＩＣに搭載
される素子を形成する工程の兼用でフューズが同時形成
できること、現有の素子測定装置でフューズの溶断が可
能であること等から有用なトリミング技術として採用さ
れている。
【０００３】図５〜図７は、多結晶シリコン膜で形成し
たフューズによる簡単な抵抗トリミング方法の一例を示
す。図５は半導体装置、いわゆる半導体集積回路に搭載
されている抵抗素子Ｒに対してトリミング用のフューズ
ｆ〔ｆ1 、ｆ2 〕を接続したトリミング回路である。抵
抗素子Ｒは、主抵抗部ｒ1 とトリミングに供される複
数、この例では２つの調整用抵抗部ｒ2 、ｒ3 とからな
り、例えば多結晶シリコン膜で形成される。各調整用抵
抗部ｒ2 、ｒ3 に並列に多結晶シリコンで形成されたフ
ューズｆ1 、ｆ2 が接続され、各フューズｆ1 、ｆ2 の
両端に対応してトリミング用パッド３、４及び５が接続
される。なお、主抵抗部ｒ1 の他端は半導体集積回路に
おける他の素子、例えばトランジスタ等の素子に接続さ
れる。
たフューズによる簡単な抵抗トリミング方法の一例を示
す。図５は半導体装置、いわゆる半導体集積回路に搭載
されている抵抗素子Ｒに対してトリミング用のフューズ
ｆ〔ｆ1 、ｆ2 〕を接続したトリミング回路である。抵
抗素子Ｒは、主抵抗部ｒ1 とトリミングに供される複
数、この例では２つの調整用抵抗部ｒ2 、ｒ3 とからな
り、例えば多結晶シリコン膜で形成される。各調整用抵
抗部ｒ2 、ｒ3 に並列に多結晶シリコンで形成されたフ
ューズｆ1 、ｆ2 が接続され、各フューズｆ1 、ｆ2 の
両端に対応してトリミング用パッド３、４及び５が接続
される。なお、主抵抗部ｒ1 の他端は半導体集積回路に
おける他の素子、例えばトランジスタ等の素子に接続さ
れる。
【０００４】フューズｆ〔ｆ1 、ｆ2 〕は、図６及び図
７に示すように、抵抗素子Ｒが形成された半導体基板１
１上に形成される。即ち、半導体基板１１の一主面上に
例えば酸化シリコン膜１２を介して所定の大きさにパタ
ーニングされたフューズ本体となる多結晶シリコン膜１
３が形成される。多結晶シリコン膜１３は、中央部に幅
狭部（ポイント部）Ｚを有して形成される。この多結晶
シリコン膜１３を被覆するように絶縁膜、例えば窒化シ
リコン（Ｓｉ3 Ｎ4 ）膜１４が形成され、窒化シリコン
膜１４に形成したコンタクト孔１５を介して多結晶シリ
コン膜１３の両端部に電極、例えばＡｌ電極１６、１７
が接続される。このＡｌ電極１６及び１７は、図５のフ
ューズｆ1 、ｆ2 の各両端子に相当する。この様にし
て、多結晶シリコン膜によるフューズｆ1 、ｆ2 が構成
される。
７に示すように、抵抗素子Ｒが形成された半導体基板１
１上に形成される。即ち、半導体基板１１の一主面上に
例えば酸化シリコン膜１２を介して所定の大きさにパタ
ーニングされたフューズ本体となる多結晶シリコン膜１
３が形成される。多結晶シリコン膜１３は、中央部に幅
狭部（ポイント部）Ｚを有して形成される。この多結晶
シリコン膜１３を被覆するように絶縁膜、例えば窒化シ
リコン（Ｓｉ3 Ｎ4 ）膜１４が形成され、窒化シリコン
膜１４に形成したコンタクト孔１５を介して多結晶シリ
コン膜１３の両端部に電極、例えばＡｌ電極１６、１７
が接続される。このＡｌ電極１６及び１７は、図５のフ
ューズｆ1 、ｆ2 の各両端子に相当する。この様にし
て、多結晶シリコン膜によるフューズｆ1 、ｆ2 が構成
される。
【０００５】このフューズｆ1 ，ｆ2 を用いて抵抗素子
Ｒのトリミングが行われる。トリミングを行う場合、例
えば抵抗Ｒ＝ｒ1 ＋ｒ2 ＋ｒ3 とするときには、トリミ
ングパッド３、４及び４、５を用いて所要の電極を印加
し、調整用抵抗部ｒ1 、ｒ2に夫々並列接続されたフュ
ーズｆ1 、ｆ2 に電流を流して溶断する。溶断されたフ
ューズｆ1 、ｆ2 は永久的にオープン状態になる。従っ
て、電流はフューズｆ 1 、ｆ2 には流れなくなり、Ｒ＝
ｒ1 ＋ｒ2 ＋ｒ3 とすることができる。
Ｒのトリミングが行われる。トリミングを行う場合、例
えば抵抗Ｒ＝ｒ1 ＋ｒ2 ＋ｒ3 とするときには、トリミ
ングパッド３、４及び４、５を用いて所要の電極を印加
し、調整用抵抗部ｒ1 、ｒ2に夫々並列接続されたフュ
ーズｆ1 、ｆ2 に電流を流して溶断する。溶断されたフ
ューズｆ1 、ｆ2 は永久的にオープン状態になる。従っ
て、電流はフューズｆ 1 、ｆ2 には流れなくなり、Ｒ＝
ｒ1 ＋ｒ2 ＋ｒ3 とすることができる。
【０００６】
【発明が解決しようとする課題】ところで、図６，図７
に示した従来のフューズｆ1 、ｆ2 では、多結晶シリコ
ン膜１３のパターニング工程における例えば露光条件等
で、パターニング後のポイント部Ｚの寸法がばらつく
と、溶断させるのに必要な印加電圧、電流がばらつき、
トリミング歩留りが悪くなるという問題があった。
に示した従来のフューズｆ1 、ｆ2 では、多結晶シリコ
ン膜１３のパターニング工程における例えば露光条件等
で、パターニング後のポイント部Ｚの寸法がばらつく
と、溶断させるのに必要な印加電圧、電流がばらつき、
トリミング歩留りが悪くなるという問題があった。
【０００７】本発明は、上述の点に鑑み、フューズの溶
断を容易にし、信頼性の高いトリミングを可能にした半
導体装置を提供するものである。
断を容易にし、信頼性の高いトリミングを可能にした半
導体装置を提供するものである。
【０００８】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体基板上に、第１の絶縁膜を介して導電性膜か
ら形成されたヒータ抵抗部と、このヒータ抵抗部上に第
２の絶縁膜を介してヒータ抵抗部とは電気的に分離して
形成された導電性膜からなるフューズ部とにより構成さ
れたトリミング素子を有して成る。
は、半導体基板上に、第１の絶縁膜を介して導電性膜か
ら形成されたヒータ抵抗部と、このヒータ抵抗部上に第
２の絶縁膜を介してヒータ抵抗部とは電気的に分離して
形成された導電性膜からなるフューズ部とにより構成さ
れたトリミング素子を有して成る。
【０００９】本発明の半導体装置では、トリミング素子
がフューズ部の直下にヒータ抵抗部を設けた構成である
ので、トリミング時にヒータ抵抗部からの発熱を利用
し、この発熱とフューズ部での通電とが相俟ってフュー
ズ部が安定に且つ容易に溶断される。また、ヒータ抵抗
部からの発熱のみでフューズ部を容易に溶断することも
できる。
がフューズ部の直下にヒータ抵抗部を設けた構成である
ので、トリミング時にヒータ抵抗部からの発熱を利用
し、この発熱とフューズ部での通電とが相俟ってフュー
ズ部が安定に且つ容易に溶断される。また、ヒータ抵抗
部からの発熱のみでフューズ部を容易に溶断することも
できる。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。
施の形態を説明する。
【００１１】図１は、本発明の半導体装置、いわゆる半
導体集積回路のトリミング回路の一実施の形態を示す。
本例では半導体集積回路に搭載されている抵抗素子のト
リミングに適用した場合である。図２〜図４は、本発明
に係るトリミング素子の一実施の形態を示す。
導体集積回路のトリミング回路の一実施の形態を示す。
本例では半導体集積回路に搭載されている抵抗素子のト
リミングに適用した場合である。図２〜図４は、本発明
に係るトリミング素子の一実施の形態を示す。
【００１２】図１のトリミング回路２１において、抵抗
素子Ｒは、主抵抗部ｒ1 とトリミングに供される複数、
本例では前述と同様に２つの調整用抵抗部ｒ2 、ｒ3 と
からなり、多結晶シリコン膜で形成される。各調整用抵
抗部ｒ2 、ｒ3 には、これらに並列に後述するフューズ
部Ｆ〔Ｆ1 、Ｆ2 〕とヒータ抵抗部からなる本発明のト
リミング素子２２〔２２1 、２２2 〕が接続され、各フ
ューズ部Ｆ1 、Ｆ2 の両端に対応してトリミング用パッ
ド２３、２４及び２５が接続される。なお、主抵抗部ｒ
1 の他端は半導体集積回路における他の素子、例えばト
ランジスタ等の素子に接続される。
素子Ｒは、主抵抗部ｒ1 とトリミングに供される複数、
本例では前述と同様に２つの調整用抵抗部ｒ2 、ｒ3 と
からなり、多結晶シリコン膜で形成される。各調整用抵
抗部ｒ2 、ｒ3 には、これらに並列に後述するフューズ
部Ｆ〔Ｆ1 、Ｆ2 〕とヒータ抵抗部からなる本発明のト
リミング素子２２〔２２1 、２２2 〕が接続され、各フ
ューズ部Ｆ1 、Ｆ2 の両端に対応してトリミング用パッ
ド２３、２４及び２５が接続される。なお、主抵抗部ｒ
1 の他端は半導体集積回路における他の素子、例えばト
ランジスタ等の素子に接続される。
【００１３】本実施の形態に係るトリミング素子２２
は、図２〜図４に示すように、多結晶シリコン膜を用い
たフューズＦ〔Ｆ1 、Ｆ2 〕と、このフューズ部Ｆ〔Ｆ
1 、Ｆ 2 〕直下に形成したヒータ抵抗部２７〔２７1 、
２７2 〕とから構成される。
は、図２〜図４に示すように、多結晶シリコン膜を用い
たフューズＦ〔Ｆ1 、Ｆ2 〕と、このフューズ部Ｆ〔Ｆ
1 、Ｆ 2 〕直下に形成したヒータ抵抗部２７〔２７1 、
２７2 〕とから構成される。
【００１４】即ち、抵抗素子Ｒが形成された半導体基板
３１の一主面上に絶縁膜３２を形成し、その後、ヒータ
抵抗部を構成するための導電性膜３３を形成する。本例
ではｐ型シリコン半導体基板３１上に９００℃〜１００
０℃程度のスチーム酸化により膜厚６００ｎｍ〜８００
ｎｍ程度の酸化シリコン（ＳｉＯ2 ）膜３２を形成す
る。その後、ＣＶＤ（化学気相成長）法により、１００
ｎｍ〜２００ｎｍ程度の多結晶シリコン膜３３を成膜す
る。次に既存のフォトリソグラフィ技術及びイオンイン
プランテーション技術を用いて、各ヒータ抵抗部２
７1 、２７2 に対応してその抵抗本体領域３３Ａとその
両端のコンタクト領域３３Ｂ1 、３３Ｂ2 に所要ドーズ
量のシリコン（Ｓｉ）をイオン注入し、続いて所要ドー
ズ量の第１導電型不純物をイオン注入する。本例では１
×１０15〜５×１０15ｃｍ- 2 程度のＳｉをイオン注入
し、続いて１×１０15〜５×１０15ｃｍ- 2 程度のボロ
ン（Ｂ+）をイオン注入する。
３１の一主面上に絶縁膜３２を形成し、その後、ヒータ
抵抗部を構成するための導電性膜３３を形成する。本例
ではｐ型シリコン半導体基板３１上に９００℃〜１００
０℃程度のスチーム酸化により膜厚６００ｎｍ〜８００
ｎｍ程度の酸化シリコン（ＳｉＯ2 ）膜３２を形成す
る。その後、ＣＶＤ（化学気相成長）法により、１００
ｎｍ〜２００ｎｍ程度の多結晶シリコン膜３３を成膜す
る。次に既存のフォトリソグラフィ技術及びイオンイン
プランテーション技術を用いて、各ヒータ抵抗部２
７1 、２７2 に対応してその抵抗本体領域３３Ａとその
両端のコンタクト領域３３Ｂ1 、３３Ｂ2 に所要ドーズ
量のシリコン（Ｓｉ）をイオン注入し、続いて所要ドー
ズ量の第１導電型不純物をイオン注入する。本例では１
×１０15〜５×１０15ｃｍ- 2 程度のＳｉをイオン注入
し、続いて１×１０15〜５×１０15ｃｍ- 2 程度のボロ
ン（Ｂ+）をイオン注入する。
【００１５】次に、フォトレジストマスクを除去した
後、再度フォトリソグラフィ技術及び例えばＲＩＥ（反
応性イオンエッチング）等の既存のエッチング技術を用
いて、多結晶シリコン膜３３をパターニングし、各トリ
ミング素子２２1 、２２2 に対応するように抵抗本体領
域３３Ａとコンタクト領域３３Ｂ1 、３３Ｂ2 を有する
ヒータ抵抗部２７1 、２７2 を形成する。
後、再度フォトリソグラフィ技術及び例えばＲＩＥ（反
応性イオンエッチング）等の既存のエッチング技術を用
いて、多結晶シリコン膜３３をパターニングし、各トリ
ミング素子２２1 、２２2 に対応するように抵抗本体領
域３３Ａとコンタクト領域３３Ｂ1 、３３Ｂ2 を有する
ヒータ抵抗部２７1 、２７2 を形成する。
【００１６】続いて、フォトレジストマスクを除去した
後、絶縁膜３４を形成して熱処理を行う。本例ではＣＶ
Ｄ法により３００ｎｍ程度の窒化シリコン（Ｓｉ
3 Ｎ4 ）膜３４を形成し、更に９００℃〜９５０℃程度
の熱処理を行う。次に、フォトリソグラフィ技術及びＲ
ＩＥ等のエチング技術を用いて窒化シリコン膜３４にコ
ンタクト領域３３Ｂ1 、３３Ｂ2 を臨ましめるコンタク
ト孔３４ａを形成する。次いで、フォトレジストマスク
を除去した後、例えばＡｌ等の金属膜をスパッタリン
グ、蒸着等により被着形成し、更に、フォトリソグラフ
ィ技術及びＲＩＥ等のエッチング技術を用いて、金属膜
をパターニングし、ヒータ抵抗部２７1 、２７2の各コ
ンタクト領域３３Ｂ1 及び３３Ｂ2 に接続する第１の電
極３５を形成する。この第１の電極３５は、図４では図
示せざるも、内部配線を介して他のトリミング用パッド
に接続される。
後、絶縁膜３４を形成して熱処理を行う。本例ではＣＶ
Ｄ法により３００ｎｍ程度の窒化シリコン（Ｓｉ
3 Ｎ4 ）膜３４を形成し、更に９００℃〜９５０℃程度
の熱処理を行う。次に、フォトリソグラフィ技術及びＲ
ＩＥ等のエチング技術を用いて窒化シリコン膜３４にコ
ンタクト領域３３Ｂ1 、３３Ｂ2 を臨ましめるコンタク
ト孔３４ａを形成する。次いで、フォトレジストマスク
を除去した後、例えばＡｌ等の金属膜をスパッタリン
グ、蒸着等により被着形成し、更に、フォトリソグラフ
ィ技術及びＲＩＥ等のエッチング技術を用いて、金属膜
をパターニングし、ヒータ抵抗部２７1 、２７2の各コ
ンタクト領域３３Ｂ1 及び３３Ｂ2 に接続する第１の電
極３５を形成する。この第１の電極３５は、図４では図
示せざるも、内部配線を介して他のトリミング用パッド
に接続される。
【００１７】本実施の形態では、フューズ部Ｆ〔Ｆ1 、
Ｆ2 〕をＡｌ等の金属膜を用いて形成する。従って、上
記金属膜のパターニングによりヒータ抵抗部２７〔２７
1 、２７2 〕の電極３５を形成する時、このパターニン
グで同時にヒータ抵抗部２７の直上に窒化シリコン膜３
４を介して、上記金属膜によるフューズ、いわゆるフュ
ーズ本体領域３７Ａ（図２の斜線部分）とコンタクト領
域３７Ｂ1 、３７Ｂ2からなるフューズ膜３７を形成す
る。フューズ膜３７を構成する導電性膜としては、低融
解点の導電性膜を用いることが好ましく、従って金属膜
ではＡｌ膜が適している。フューズ本体領域３７Ａは、
中央に幅狭部３７Ｃが形成される。
Ｆ2 〕をＡｌ等の金属膜を用いて形成する。従って、上
記金属膜のパターニングによりヒータ抵抗部２７〔２７
1 、２７2 〕の電極３５を形成する時、このパターニン
グで同時にヒータ抵抗部２７の直上に窒化シリコン膜３
４を介して、上記金属膜によるフューズ、いわゆるフュ
ーズ本体領域３７Ａ（図２の斜線部分）とコンタクト領
域３７Ｂ1 、３７Ｂ2からなるフューズ膜３７を形成す
る。フューズ膜３７を構成する導電性膜としては、低融
解点の導電性膜を用いることが好ましく、従って金属膜
ではＡｌ膜が適している。フューズ本体領域３７Ａは、
中央に幅狭部３７Ｃが形成される。
【００１８】次に、フォトレジストマスクを除去した
後、全面に絶縁膜、例えば酸化シリコン（ＳｉＯ2 ）膜
３８を形成し、フォトリソグラフィ技術及びＲＩＥ等の
エチング技術を用いて酸化シリコン膜３８にフューズ膜
３７のコンタクト領域３７Ｂ1、３７Ｂ2 を臨ましめる
コンタクト孔３８ａを形成する。次いで、フォトレジス
トマスクを除去した後、例えばＡｌ等の金属膜をスパッ
タリング、蒸着等により被着形成し、更に、フォトリソ
グラフィ技術及びＲＩＥ等のエッチング技術を用いて、
金属膜をパターニングし、フューズ部Ｆ〔Ｆ1 、Ｆ2 〕
の各コンタクト領域３７Ｂ1 及び３７Ｂ2 に接続する第
２の電極３９、４０を形成する。この電極３９、４０
は、図１のフューズ部Ｆ〔Ｆ1 、Ｆ2 〕の各両端子に相
当し、内部配線を通じてトリミング用パッド２３、２４
及び２４、２５に接続される。最後にフォトレジストマ
スクを除去し、本実施の形態に係るフューズ部Ｆ
〔Ｆ1 、Ｆ2〕とその直下のヒータ抵抗部２７〔２
７1 、２７2 〕とから成るトリミング素子２２〔２
２1 、２２2 〕を形成する。
後、全面に絶縁膜、例えば酸化シリコン（ＳｉＯ2 ）膜
３８を形成し、フォトリソグラフィ技術及びＲＩＥ等の
エチング技術を用いて酸化シリコン膜３８にフューズ膜
３７のコンタクト領域３７Ｂ1、３７Ｂ2 を臨ましめる
コンタクト孔３８ａを形成する。次いで、フォトレジス
トマスクを除去した後、例えばＡｌ等の金属膜をスパッ
タリング、蒸着等により被着形成し、更に、フォトリソ
グラフィ技術及びＲＩＥ等のエッチング技術を用いて、
金属膜をパターニングし、フューズ部Ｆ〔Ｆ1 、Ｆ2 〕
の各コンタクト領域３７Ｂ1 及び３７Ｂ2 に接続する第
２の電極３９、４０を形成する。この電極３９、４０
は、図１のフューズ部Ｆ〔Ｆ1 、Ｆ2 〕の各両端子に相
当し、内部配線を通じてトリミング用パッド２３、２４
及び２４、２５に接続される。最後にフォトレジストマ
スクを除去し、本実施の形態に係るフューズ部Ｆ
〔Ｆ1 、Ｆ2〕とその直下のヒータ抵抗部２７〔２
７1 、２７2 〕とから成るトリミング素子２２〔２
２1 、２２2 〕を形成する。
【００１９】本実施の形態のトリミング素子２２を用い
た抵抗素子Ｒのトリミング方法を説明する。ヒータ抵抗
部２７の両端の第１の電極３５に所要電圧、例えば９Ｖ
程度の電圧を印加する。ヒータ抵抗部２７の抵抗値が所
要の値、例えば１００Ωの場合、ヒータ抵抗部２７に流
れる電流は９０ｍＡとなる。従って、ヒータ抵抗部２７
に印加された電力は約０．８Ｗとなる。経験的に０．８
Ｗ程度の電力印加によって、ヒータ部２７上の窒化シリ
コン膜３４表面の温度は、１０００℃程度になることが
分かっている。Ａｌの融解点は約６６０℃（公称値）程
度であるので、図２に示すフューズ部Ｆにおけるフュー
ズ本体領域３７Ａ（斜線部分）が溶解し、フューズ部Ｆ
の溶断が可能になり、容易にトリミングを実現できる。
更に、トリミング用パッド（図示せず）を通じてヒータ
抵抗部２７の両端の第１の電極３５に所要電圧、例えば
９Ｖ程度の電圧を印加し、ヒータ抵抗部２７を発熱させ
た状態で、図１のトリミング用パッド２３及び２４、あ
るいはトリミング用パッド２４及び２５を通じてフュー
ズ部Ｆに両端の第２の電極３９、４０を通じて所要電
流、例えば１ｍＡ程度の電流を印加することにより、ヒ
ータ抵抗部２７からの発熱との相乗効果によりフューズ
本体領域３７ＡにおけるＡｌ原子のエレクトロマイグレ
ーションで容易に且つ安定したトリミングを実現するこ
とができる。
た抵抗素子Ｒのトリミング方法を説明する。ヒータ抵抗
部２７の両端の第１の電極３５に所要電圧、例えば９Ｖ
程度の電圧を印加する。ヒータ抵抗部２７の抵抗値が所
要の値、例えば１００Ωの場合、ヒータ抵抗部２７に流
れる電流は９０ｍＡとなる。従って、ヒータ抵抗部２７
に印加された電力は約０．８Ｗとなる。経験的に０．８
Ｗ程度の電力印加によって、ヒータ部２７上の窒化シリ
コン膜３４表面の温度は、１０００℃程度になることが
分かっている。Ａｌの融解点は約６６０℃（公称値）程
度であるので、図２に示すフューズ部Ｆにおけるフュー
ズ本体領域３７Ａ（斜線部分）が溶解し、フューズ部Ｆ
の溶断が可能になり、容易にトリミングを実現できる。
更に、トリミング用パッド（図示せず）を通じてヒータ
抵抗部２７の両端の第１の電極３５に所要電圧、例えば
９Ｖ程度の電圧を印加し、ヒータ抵抗部２７を発熱させ
た状態で、図１のトリミング用パッド２３及び２４、あ
るいはトリミング用パッド２４及び２５を通じてフュー
ズ部Ｆに両端の第２の電極３９、４０を通じて所要電
流、例えば１ｍＡ程度の電流を印加することにより、ヒ
ータ抵抗部２７からの発熱との相乗効果によりフューズ
本体領域３７ＡにおけるＡｌ原子のエレクトロマイグレ
ーションで容易に且つ安定したトリミングを実現するこ
とができる。
【００２０】上述の本実施の形態によれば、トリミング
素子２２として、フューズ部Ｆの直下にヒータ抵抗部２
７を具備した構成とすることにより、フューズ部Ｆの通
電とヒータ抵抗部２７からの発熱利用との相乗効果によ
りフューズ部Ｆを溶断し、安定且つ容易にトリミングす
ることができる。、あるいはヒータ抵抗部２７からの発
熱のみでフューズ部Ｆを溶断し、容易にトリミングする
ことも可能になる。従って信頼性の高いトリミングを実
現することができ、信頼性の高い半導体装置を提供でき
る。
素子２２として、フューズ部Ｆの直下にヒータ抵抗部２
７を具備した構成とすることにより、フューズ部Ｆの通
電とヒータ抵抗部２７からの発熱利用との相乗効果によ
りフューズ部Ｆを溶断し、安定且つ容易にトリミングす
ることができる。、あるいはヒータ抵抗部２７からの発
熱のみでフューズ部Ｆを溶断し、容易にトリミングする
ことも可能になる。従って信頼性の高いトリミングを実
現することができ、信頼性の高い半導体装置を提供でき
る。
【００２１】ヒータ抵抗部２７はフューズ部Ｆの下に設
けられ、且つ多結晶シリコン膜で形成されるので、多結
晶シリコン膜による抵抗素子、その他の素子の多結晶シ
リコン膜で形成された構成領域と同時に形成することが
でき、製造工程の簡略化が図れる。なお、不純物濃度は
適宜選択される。フューズ部Ｆとヒータ抵抗部２７の第
１電極３９、４０を同じ金属膜、例えばＡｌ膜を用いる
ときは、同時に形成することができるので、製造工程の
簡略化を図ることができる。
けられ、且つ多結晶シリコン膜で形成されるので、多結
晶シリコン膜による抵抗素子、その他の素子の多結晶シ
リコン膜で形成された構成領域と同時に形成することが
でき、製造工程の簡略化が図れる。なお、不純物濃度は
適宜選択される。フューズ部Ｆとヒータ抵抗部２７の第
１電極３９、４０を同じ金属膜、例えばＡｌ膜を用いる
ときは、同時に形成することができるので、製造工程の
簡略化を図ることができる。
【００２２】上例では、ヒータ抵抗部２７を多結晶シリ
コン膜で形成し、フューズ部ＦをＡｌ膜により形成した
が、その他、例えばヒータ抵抗部２７及びフューズ部Ｆ
を共に多結晶シリコン膜で形成することも可能である。
この場合、ヒータ抵抗部２７での多結晶シリコン膜の抵
抗値を大きくし、フューズ部Ｆでの多結晶シリコン膜の
抵抗値を小さくする。このフューズ部Ｆを多結晶シリコ
ン膜で形成するときは、他の素子の多結晶シリコン層と
同時形成が可能になり、製造工程の簡略化が図れる。
コン膜で形成し、フューズ部ＦをＡｌ膜により形成した
が、その他、例えばヒータ抵抗部２７及びフューズ部Ｆ
を共に多結晶シリコン膜で形成することも可能である。
この場合、ヒータ抵抗部２７での多結晶シリコン膜の抵
抗値を大きくし、フューズ部Ｆでの多結晶シリコン膜の
抵抗値を小さくする。このフューズ部Ｆを多結晶シリコ
ン膜で形成するときは、他の素子の多結晶シリコン層と
同時形成が可能になり、製造工程の簡略化が図れる。
【００２３】
【発明の効果】本発明に係る半導体装置によれば、フュ
ーズ部の直下にヒータ抵抗部を有するトリミング素子を
有し、トリミング時にヒータ抵抗部からの発熱を利用し
てフューズ部を溶断する構成とすることにより、信頼性
の高いトリミングを実現することができ、半導体装置の
信頼性を向上することができる。ヒータ抵抗部を多結晶
シリコン膜で形成し、フューズ部をアルミニウム膜で形
成するときは、ヒータ抵抗部を他の素子の構成要素と同
時に形成可能となり、また、フューズ部をヒータ抵抗部
の電極、内部配線と同時に形成可能となり、製造工程の
簡略化を図ることができる。ヒータ抵抗部を多結晶シリ
コン膜で形成し、フューズ部を多結晶シリコン膜で形成
するときは、フューズ部を他の素子の構成要素と同時に
形成可能となり、製造工程の簡略化を図ることができ
る。
ーズ部の直下にヒータ抵抗部を有するトリミング素子を
有し、トリミング時にヒータ抵抗部からの発熱を利用し
てフューズ部を溶断する構成とすることにより、信頼性
の高いトリミングを実現することができ、半導体装置の
信頼性を向上することができる。ヒータ抵抗部を多結晶
シリコン膜で形成し、フューズ部をアルミニウム膜で形
成するときは、ヒータ抵抗部を他の素子の構成要素と同
時に形成可能となり、また、フューズ部をヒータ抵抗部
の電極、内部配線と同時に形成可能となり、製造工程の
簡略化を図ることができる。ヒータ抵抗部を多結晶シリ
コン膜で形成し、フューズ部を多結晶シリコン膜で形成
するときは、フューズ部を他の素子の構成要素と同時に
形成可能となり、製造工程の簡略化を図ることができ
る。
【図１】本発明に係るトリミング回路の一実施の形態を
示す回路図である。
示す回路図である。
【図２】本発明に係るトリミング素子の一実施の形態を
示す構成図である。
示す構成図である。
【図３】図２のＡーＡ線上の断面図である。
【図４】図２のＢーＢ線上の断面図である。
【図５】従来のトリミング回路の例を示す回路図であ
る。
る。
【図６】従来の多結晶シリコンによるフューズの構成図
である。
である。
【図７】図６の断面図である。
２１・・・トリミング回路、２２〔２２1 、２２2 〕・
・・トリミング素子、２３、２４、２５・・・トリミン
グ用パッド、２７〔２７1 、２７2 〕・・・ヒータ抵抗
部、３１・・・半導体基板、３２・・・絶縁膜、３３・
・・多結晶シリコン膜、３３Ａ・・・抵抗本体領域、３
３Ｂ1 、３３Ｂ2 ・・・コンタクト領域、３４・・・絶
縁膜、３５・・・第１の電極、Ｆ〔Ｆ1 、Ｆ2 〕・・・
フューズ部、３７・・・フューズ膜、３７Ａ・・・フュ
ーズ本体領域、３７Ｂ1 、３７Ｂ 2 ・・・コンタクト領
域、３８・・・絶縁膜、３９、４０・・・第２の電極
・・トリミング素子、２３、２４、２５・・・トリミン
グ用パッド、２７〔２７1 、２７2 〕・・・ヒータ抵抗
部、３１・・・半導体基板、３２・・・絶縁膜、３３・
・・多結晶シリコン膜、３３Ａ・・・抵抗本体領域、３
３Ｂ1 、３３Ｂ2 ・・・コンタクト領域、３４・・・絶
縁膜、３５・・・第１の電極、Ｆ〔Ｆ1 、Ｆ2 〕・・・
フューズ部、３７・・・フューズ膜、３７Ａ・・・フュ
ーズ本体領域、３７Ｂ1 、３７Ｂ 2 ・・・コンタクト領
域、３８・・・絶縁膜、３９、４０・・・第２の電極
Claims (3)
- 【請求項１】 半導体基板上に、 第１の絶縁膜を介して導電性膜から形成されたヒータ抵
抗部と、 該ヒータ抵抗部上に第２の絶縁膜を介して前記ヒータ抵
抗部とは電気的に分離して形成された導電性膜からなる
フューズ部とにより構成されたトリミング素子を有して
成ることを特徴とする半導体装置。 - 【請求項２】 前記ヒータ抵抗部を形成する前記導電性
膜が多結晶シリコン膜であり、前記フューズ部を形成す
る前記導電性膜がアルミニウム膜であることを特徴とす
る請求項１記載の半導体装置。 - 【請求項３】 前記ヒータ抵抗部を形成する前記導電性
膜が多結晶シリコン膜であり、前記フューズ部を形成す
る前記導電性膜が多結晶シリコン膜であることを特徴と
する請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001269192A JP2003078013A (ja) | 2001-09-05 | 2001-09-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001269192A JP2003078013A (ja) | 2001-09-05 | 2001-09-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003078013A true JP2003078013A (ja) | 2003-03-14 |
Family
ID=19095054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001269192A Pending JP2003078013A (ja) | 2001-09-05 | 2001-09-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003078013A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856318B1 (ko) * | 2007-06-25 | 2008-09-03 | 주식회사 동부하이텍 | 반도체 소자용 퓨즈 |
| JP2015109305A (ja) * | 2013-12-03 | 2015-06-11 | 富士電機株式会社 | ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 |
-
2001
- 2001-09-05 JP JP2001269192A patent/JP2003078013A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856318B1 (ko) * | 2007-06-25 | 2008-09-03 | 주식회사 동부하이텍 | 반도체 소자용 퓨즈 |
| JP2015109305A (ja) * | 2013-12-03 | 2015-06-11 | 富士電機株式会社 | ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139878B1 (ko) | 안티퓨즈소자를 갖춘 반도체장치 및 에프피지에이의 제조방법 | |
| US6746947B2 (en) | Post-fuse blow corrosion prevention structure for copper fuses | |
| TWI449156B (zh) | 半導體裝置及其形成方法 | |
| KR960026749A (ko) | 집적회로 장치의 퓨즈 구조물 | |
| JP2828597B2 (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
| JP2003078013A (ja) | 半導体装置 | |
| US20090108400A1 (en) | Anti-fuse structure including a sense pad contact region and methods for fabrication and programming thereof | |
| US11152300B2 (en) | Electrical fuse with metal line migration | |
| JP2004228369A (ja) | 半導体装置およびフューズ溶断方法 | |
| JP2004281918A (ja) | 半導体装置及びその製造方法 | |
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| JP2004335608A (ja) | 半導体装置 | |
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2001177093A (ja) | 絶縁ゲート型半導体装置 | |
| JPH01295440A (ja) | 半導体装置 | |
| JPH04365351A (ja) | 半導体集積回路装置 | |
| US11942388B2 (en) | Temperature-assisted device with integrated thin-film heater | |
| JPH058578B2 (ja) | ||
| JPS62172739A (ja) | 半導体集積回路 | |
| JP2000040790A (ja) | 半導体装置及びその製造方法 | |
| JP3372109B2 (ja) | 半導体装置 | |
| TW439242B (en) | Method for forming a thin-film, electrically blowable fuse with a reproducible blowing wattage | |
| JP3633492B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004343011A (ja) | 半導体装置 | |
| JPH0479137B2 (ja) |