KR100856318B1 - 반도체 소자용 퓨즈 - Google Patents

반도체 소자용 퓨즈 Download PDF

Info

Publication number
KR100856318B1
KR100856318B1 KR1020070061964A KR20070061964A KR100856318B1 KR 100856318 B1 KR100856318 B1 KR 100856318B1 KR 1020070061964 A KR1020070061964 A KR 1020070061964A KR 20070061964 A KR20070061964 A KR 20070061964A KR 100856318 B1 KR100856318 B1 KR 100856318B1
Authority
KR
South Korea
Prior art keywords
fuse
test
current
size
semiconductor device
Prior art date
Application number
KR1020070061964A
Other languages
English (en)
Inventor
안정호
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070061964A priority Critical patent/KR100856318B1/ko
Priority to US12/142,913 priority patent/US20080315354A1/en
Priority to CN2008101278146A priority patent/CN101335259B/zh
Priority to TW097123814A priority patent/TW200913205A/zh
Application granted granted Critical
Publication of KR100856318B1 publication Critical patent/KR100856318B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

실시예에 따른 반도체 소자용 퓨즈는 비대칭 구조를 이루는 다수의 컨택 패드; 및 길이와 폭의 비율이 3.7 내지 4.0이고, 상기 컨택 패드들을 연결하며, 1500 uA 내지 2500 uA의 전류가 인가되는 경우 절단 특성을 가지는 퓨즈 라인을 포함한다.
실시예에 의하면, 최소 인가전류 기준과 최소 크기 기준을 동시에 충족하고, 일관된 절단 특성이 유지되는 반도체 소자용 퓨즈를 제작할 수 있는 효과가 있다. 또한, 반도체 소자의 설계 변경에 대한 유연성과 용이성을 확보할 수 있으며, 따라서 설계 시 소요되는 시간과 비용을 절감할 수 있는 효과가 있다.

Description

반도체 소자용 퓨즈{Fuse for semiconductor device}
도 1은 실시예에 따른 반도체 소자용 퓨즈의 최적의 형태 및 사이즈를 찾기 위한 테스트용 퓨즈의 종류를 도시한 도면.
도 2는 테스트용 퓨즈가 테스트 장치에 설치된 형태를 개략적으로 도시한 도면.
도 3은 테스트용 퓨즈가 테스트 장치에 설치된 경우의 등가 회로를 도시한 도면.
도 4는 테스트용 퓨즈의 종류별 사이즈 및 드라이빙 트랜지스터의 특성을 도시한 도면.
도 5는 테스트 장치에 인가되는 전류를 측정한 그래프이다.
도 6은 테스트용 퓨즈의 크기가 약 3.7인 경우 인가 전류에 대한 테스트용 퓨즈의 저항 수치를 측정한 그래프.
도 7은 테스트용 퓨즈의 크기가 약 5.5인 경우 전류에 대한 테스트용 퓨즈의 저항 수치를 측정한 그래프.
도 8은 테스트용 퓨즈의 크기가 약 7.3인 경우 전류에 대한 테스트용 퓨즈의 저항 수치를 측정한 그래프.
도 9는 약 2000uA의 전류가 인가된 경우 테스트용 퓨즈의 크기에 대한 저항 수치를 측정한 그래프.
도 10은 제1 대칭형 퓨즈의 전류별 저항 수치를 측정한 그래프.
도 11은 제4 비대칭형 퓨즈의 전류별 저항 수치를 측정한 그래프.
실시예는 반도체 소자용 퓨즈에 관하여 개시한다.
반도체 복합 소자나 메모리 소자를 구성하는 수많은 미세 셀(cell) 중에서 결함이 한 개라도 있으면 메모리로서의 구실을 하지 못하므로 불량품으로 처리된다. 그러나, 미리 설치해둔 예비 메모리 셀을 이용하여 불량 셀을 대체함으로써 수율 향상을 이룰 수 있다.
웨이퍼 가공 완료후 테스트를 통하여 불량 메모리 셀이 파악되면 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 반도체 회로에 적용한다. 따라서, 불량 라인에 연결된 퓨즈가 절단되고, 예비 라인으로 연결이 변경된다. 이러한 프로그램 방식의 예로, 레이저 빔으로 퓨즈를 태워서 끊어버리는 방식이 있다.
또한, 정교한 저항을 요구하는 로직 회로를 제작함에 있어서, 공정 환경에 따라 필요한 저항을 제작하기 어려운 경우가 있다. 이때에도 퓨즈 기술이 이용될 수 있는데, 다수의 퓨즈를 연결한 후 요구되는 저항 수치에 해당되는 연결 부위를 절단함으로써 정교한 저항을 실현할 수 있다.
이처럼, 퓨즈를 사용하면 회로의 재배치로 인한 반도체 설계의 효율을 향상시킬 수 있고, 칩기능을 다양하게 변경할 수 있다.
퓨즈를 절단하기 위하여 레이저 빔을 사용하는 경우 별도의 레이저 절단 장비를 이용하여 정교한 작업을 행해야 하고, 퓨즈 위의 산화막 두께를 조절해야하는 등 공정 조건이 까다로운 단점이 있다. 이러한 이유로, 퓨즈에 기준 수치 이상의 전류를 인가함으로써 원하는 연결 부위가 스스로 절단(Blowing)되도록 하는 전기적 절단 방법이 많이 사용된다.
전기적 절단 방법을 이용하기 위하여, 반도체 회로 사이에 전기적 연결을 위한 패드들이 형성되고, 패드들 사이에 다수의 전기형 퓨즈(e-fuse; electrical fuse)들이 연결된다. 이때, 퓨즈의 원하는 연결부위를 끊기 위해서는 회로 변경 프로그램을 적용하여 해당 패드에 일정 전압(Bias)을 직접적으로 인가하여야 한다.
따라서 정확한 퓨즈 규격, 전기 규격, 안정적인 절단 특성, 전기적, 열적 스트레스에 대한 대항성 등의 요인을 충족하는 퓨즈가 요구된다.
실시예는 최소 전류가 인가되더라도 안정적인 절단 특성을 유지할 수 있는 반도체 소자용 퓨즈를 제공한다.
실시예에 따른 반도체 소자용 퓨즈는 비대칭 구조를 이루는 다수의 컨택 패드; 및 길이와 폭의 비율이 3.7 내지 4.0이고, 상기 컨택 패드들을 연결하며, 1500 uA 내지 2500 uA의 전류가 인가되는 경우 절단 특성을 가지는 퓨즈 라인을 포함한 다.
이하에서 첨부된 도면을 참조하여 실시예에 따른 반도체 소자용 퓨즈에 대하여 상세히 설명한다.
실시예에 따른 반도체 소자용 퓨즈는, 형태 및 사이즈의 두가지 측면에서 개선됨으로써, 최소 전류에 대한 안정적인 절단 특성을 갖출 수 있다.
상기 반도체 소자용 퓨즈의 최적의 형태 및 사이즈는 수학적 원리와 같은 이론에 근거하여 얻어지는 것이 아니라, 다양한 형태 및 사이즈를 가지는 테스트용 퓨즈를 여러 조건에서 테스트함으로써 얻어질 수 있다.
따라서, 첨부된 도면을 참조하여 반도체 소자용 퓨즈의 테스트 조건과 과정, 테스트 결과의 분석에 대하여 설명한다.
도 1은 실시예에 따른 반도체 소자용 퓨즈의 최적의 형태 및 사이즈를 찾기 위한 테스트용 퓨즈의 종류를 도시한 도면이다.
도 1을 참조하면, 실시예에서 사용된 테스트용 퓨즈는, 제1 대칭형 퓨즈(10), 제2 대칭형 퓨즈(20), 제1 비대칭형 퓨즈(30), 제2 비대칭형 퓨즈(40), 제3 비대칭형 퓨즈(50), 제4 비대칭형 퓨즈(60)의 6가지의 종류로 구분될 수 있다.
도 1에 도시된 것처럼, 반도체 소자용 퓨즈(10~60)들은, 기판에 실장되는 경우 기판 패드와 연결되는 2개의 컨택 패드 및 상기 컨택 패드 사이를 연결하고 과전류가 인가되는 경우 절단되는 퓨즈 라인으로 구성된다.
상기 컨택 패드는 퓨즈 라인에 비하여 넓게 형성되며, 기판에 형성된 회로 패드와의 통전성을 좋게 하기 위하여 내부에 다수개의 컨택을 포함할 수 있다.
상기 컨택 패드의 사이즈, 형태, 컨택의 개수 등은 테스트 조건에 포함되며, 이들 조건은 테스트용 퓨즈가 대칭형과 비대칭형으로 구분되는 기준이 된다.
상기 제1 대칭형 퓨즈(10)는 2개의 컨택 패드가 사각 형태를 가지며, 그 크기가 동일하다. 상기 제2 대칭형 퓨즈(20)은 제1 대칭형 퓨즈(10)와 유사한 대칭 구조를 가지나, 컨택 패드의 사이즈가 다른 점이 상이하다.
상기 제1 대칭형 퓨즈(10)는 컨택 패드 내부에 3개의 컨택을 포함하고 제2 대칭형 퓨즈(20)는 6개의 컨택을 포함하므로, 제2 대칭형 퓨즈(20)의 컨택 패드가 제2 대칭형 퓨즈(10)의 컨택 패드보다 큰 사이즈를 가진다.
상기 제1 비대칭형 퓨즈(30)는 일측의 컨택 패드가 3개의 컨택을 가지고 타측의 컨택 패드가 6개의 컨택을 가지므로, 컨택 패드의 사이즈가 상이한 점에서 비대칭의 구조를 가진다.
상기 제3 비대칭형 퓨즈(50)는 일측의 컨택 패드가 6개의 컨택을 가지고 타측의 컨택 패드가 10개의 컨택을 가지므로, 컨택 패드의 사이즈가 상이한 점에서 비대칭의 구조를 가진다. 상기 제1 비대칭형 퓨즈(30)와 제3 비대칭형 퓨즈(50)의 컨택 패드는 모두 사각 형태를 이룬다.
또한, 상기 제2 비대칭형 퓨즈(40)와 제4 비대칭형 퓨즈(60)는 일측의 컨택 패드와 타측의 컨택 패드가 형태와 사이즈 측면에서 모두 상이한 점에서 비대칭의 구조를 가진다.
즉, 상기 제2 비대칭형 퓨즈(40)와 제4 비대칭형 퓨즈(60)의 일측의 컨택 패드는 삼각형 형태의 패드 부분을 포함하고, 타측의 컨택 패드는 사각 형태를 이룬 다.
상기 제2 비대칭형 퓨즈(40)와 제4 비대칭형 퓨즈(60)의 일측의 컨택 패드는 6개의 컨택을 포함한다. 또한, 제2 비대칭형 퓨즈(40)의 타측의 컨택 패드는 3개의 컨택을 포함하고, 제4 비대칭형 퓨즈(60)의 타측의 컨택 패드는 6개의 컨택을 포함한다.
실시예에서 행해진 테스트에서, 이보다 더 다양하고 많은 개수의 테스트용 퓨즈가 테스트 대상이 되었으나, 분석 결과에서 확연한 차이를 가지는 상기 6종류의 테스트용 퓨즈만을 간추려 설명한다.
도 2는 테스트용 퓨즈(10~60)가 테스트 장치에 설치된 형태를 개략적으로 도시한 도면이고, 도 3은 테스트용 퓨즈(10~60)가 테스트 장치에 설치된 경우의 등가 회로를 도시한 도면이다.
도 2에 도시된 것처럼, 테스트 장치는 테스트용 퓨즈(10~60)에 다양한 전류를 공급할 수 있는 드라이빙 트랜지스터(110)를 포함한다. 상기 드라이빙 트랜지스터(110)는, 가령 NMOSFET(N-channel Metal-Oxide Field-Effect Transistor)로 구비될 수 있다.
테스트용 퓨즈(10~60)의 일측 컨택 패드는 전원 단자(Vdd)와 연결되고, 타측 컨택 패드는 드라이빙 트랜지스터(110)의 드레인(Drain) 단자와 연결된다.
상기 드라이빙 트랜지스터(110)의 소스(Source) 단자는 접지 단자로 이용되고, 게이트(Gate) 단자는 제어용 단자로 이용된다.
상기 드라이빙 트랜지스터(110)는 핑거 형태의 폴리 게이트 영역(112)과 기 판 상의 액티브 영역(114)을 포함하여 이루어지며, 핑거의 개수가 조절됨으로써 테스트용 퓨즈(10~60)에 인가되는 전류량을 제어할 수 있다.
도 3을 참조하면, 저항 성분의 테스트용 퓨즈(10~60) 및 드라이빙 트랜지스터(110)로 구성된 퓨즈 테스트 장치의 등가회로가 도시되어 있는데, 드라이빙 트랜지스터(200)의 드레인 라인은 테스트용 퓨즈(10~60)와 연결되어 있고, 소스 라인은 그라운드(Vss) 단자로 사용되고 있음을 알 수 있다. 게이트 라인을 통하여 제어신호가 입력되면, 상기 드라이빙 트랜지스터(10~60)가 동작되고, 테스트용 퓨즈(10~60)로 전류가 인가된다.
도 4는 테스트용 퓨즈(10~60)의 종류별 사이즈 및 드라이빙 트랜지스터(110)의 특성을 도시한 도면이다.
도 4를 참조하여, 테스트 조건에 대하여 설명하면 다음과 같다.
첫째, 상기 테스트용 퓨즈(10~60)는 폴리실리콘 재질의 전기형 퓨즈(Polysilicon e-fuse)이고, CMOS공정을 통하여 제작될 수 있다.
둘째, 상기 테스트용 퓨즈(10~60)는 도 1에서 설명된 바와 같이, 컨택 패드의 형태 및 크기에 따라 6가지로 구분되고, 각각의 테스트용 패드(10~60)는 퓨즈 라인의 크기에 따라 다시 6종류로 세분화된다.
상기 퓨즈 라인의 폭(Width)은 약 0.12 um 내지 0.14 um의 범위 내에서 세분화되었고, 길이(Length)는 약 0.44um 내지 1.02um의 범위 내에서 세분화되었다. 상기 퓨즈 라인의 두께는 약 1840Å으로 일정하며, 이렇게 두께가 테스트 조건에서 제외된 것은 전류에 미치는 영향이 극히 미미하기 때문이다.
상기 퓨즈 라인의 크기는 테스트를 위하여 설정된 것이며, 전류수치에 따른 절단 특성은 퓨즈 라인의 길이와 폭의 비율에 따라 일반화될 수 있다.
상기 퓨즈 라인의 길이와 폭의 비율(sq.; square)은 길이를 폭으로 나눈 값으로 표시될 수 있으며, 테스트용 퓨즈는 약 2.0 내지 8.0의 수치를 갖는다(도 9의 X축 참조).
따라서, 이하, 퓨즈 라인의 크기는 길이와 폭의 비율로 언급하기로 한다.
또한, "테스트용 퓨즈의 크기"는 퓨즈 라인의 크기인 것으로 한다.
실시예에서 시행된 테스트에서, 도 4에 도시된 것보다 다양한 수치의 퓨즈 라인을 가지는 테스트용 퓨즈가 테스트되었으나, 분석 결과 확연한 차이를 가지는 6종류의 크기(3.7, 3.74, 5.5, 5.57, 7.3, 7.39)에 한정하여 설명하기로 한다.
셋째, 전술한 대로 드라이빙 트랜지스터(110)는 다양한 전류를 인가하기 위하여 멀티 핑거 타입으로 구비되며, 핑거의 개수가 1개, 3개, 5개, 7개, 9개, 11개인 경우에 따라 6가지 종류로 구분될 수 있다.
또한, 상기 드라이빙 트랜지스터(110)의 핑거들은 모두 약 0.319um의 길이와 약 4.5um의 폭을 가지며, 따라서, 핑거의 개수가 1개인 경우(4.5um)보다 3개인 경우(4.5um×3) 그 폭이 3배가 되므로, 전류량 역시 3배로 증가된다. 따라서, 테스트용 퓨즈(10~60)에 전달되는 전류량이 제어될 수 있다.
도 5는 테스트 장치에 인가되는 전류를 측정한 그래프이다.
도 5를 참조하여, 실시예에 따른 테스트 과정에 대하여 설명하면 다음과 같다.
첫째, 테스트 장치에 테스트용 퓨즈가 설치되면, 0.3usec 동안 전원 단자(Vdd)에 동작 전압 3.3V를 인가한다.
둘째, 동작 전압 3.3V가 인가된 후 0.1 usec 내지 0.2usec 동안 제어 전압 3.3V를 드라이빙 트랜지스터(110)의 게이트 단자에 인가한다. 이때, 소스 단자는 0V의 그라운드 상태가 유지된다.
이렇게, 포화(Saturation) 전압 영역의 동작 전압과 제어 전압이 동시에 인가되는 동안 트랜지스터(110)의 채널이 열리고, 트랜지스터(110)를 통하여 흐를 수 있는 최대 전류가 테스트용 퓨즈(10~60)로 공급될 수 있다.
셋째, 이후, 전원 단자(Vdd))에 약 50mV의 전류를 인가하고, 전원 단자(Vdd)와 드레인(Drain) 사이의 저항을 측정한다.
측정된 저항은 테스트 퓨즈(10~60)의 컨택 패드에 따른 종류, 퓨즈 라인의 크기에 따른 종류, 그리고 테스트시 인가된 전류의 종류에 따라 상이하게 측정된다. 참고로, 상기 인가된 전류의 종류는 드라이빙 트랜지스터(110)의 종류와 같은 의미이다.
이하, 테스트용 퓨즈의 테스트 분석 결과에 대하여 설명한다.
도 6은 테스트용 퓨즈의 크기가 약 3.7인 경우 인가 전류에 대한 테스트용 퓨즈(10~60)의 저항 수치를 측정한 그래프이고, 도 7은 테스트용 퓨즈(10~60)의 크기가 약 5.5인 경우 전류에 대한 테스트용 퓨즈(10~60)의 저항 수치를 측정한 그래프이다.
또한, 도 8은 테스트용 퓨즈(10~60)의 크기가 약 7.3인 경우 전류에 대한 테 스트용 퓨즈(10~60)의 저항 수치를 측정한 그래프이고, 도 9는 약 2000uA의 전류가 인가된 경우 테스트용 퓨즈(10~60)의 크기에 대한 저항 수치를 측정한 그래프이다.
도 6 내지 도 8에서, X축은 테스트용 퓨즈(10~60)에 인가된 전류(uA)를 의미하고, Y축은 테스트 후 측정된 퓨즈(10~60)의 저항 수치(Ω)를 의미한다. Y축의 "1.E+03"와 같은 표기는 "103"을 의미한다.
또한, 실시예에의 측정 그래프(도 6 내지 도 9)에서, 기호 "□"는 제1 대칭형 퓨즈(10)의 측정 수치를 표시한 것이고, 기호 "○", "△", "×", "＋", "▣"는 각각, 제2 대칭형 퓨즈(20), 제1 비대칭형 퓨즈(30), 제2 비대칭형 퓨즈(40), 제3 비대칭형 퓨즈(50), 제4 비대칭형 퓨즈(60)의 측정 수치를 표시한 것이다. 그리고, 기호 "⊙"는 테스트용 퓨즈(10~60)의 초기 저항 수치를 표시한 것이다.
또한, 상기 기호들이 표시된 6개의 지점은 드라이빙 트랜지스터(110)의 핑거 개수(1, 3, 5, 7, 9, 11)에 따라 차별화된 전류를 기준으로 한 것이다.
도 6을 참조하면, 전류가 인가된 후 테스트용 퓨즈(10~60)의 저항 수치들은 초기 저항 수치, 즉 전류가 인가되지 않은 상태에서의 저항 수치 보다 높게 측정되었다.
X축의 약 1400 옴(c)을 기준으로 하여, 테스트 후 퓨즈의 저항 수치가 기준(c)보다 높으면 퓨즈가 절단된 것으로 해석할 수 있고, 기준(c)보다 낮으면 퓨즈가 아직 절단되지 않은 것으로 해석할 수 있다.
이와 같은 기준을 적용하여 도 6의 그래프를 해석하면, 약 1500 uA(a) 이하 의 전류가 인가된 경우 6종류의 테스트용 퓨즈(10~60)는 모두 절단되지 않으며, 약 1500 uA(a) 내지 2500 uA(b) 사이의 전류가 인가된 경우 테스트용 퓨즈(10~60)들 사이에 차이가 발생된다.
즉, 약 1500 uA(a) 내지 2500 uA(a) 사이의 전류가 인가된 경우, 제2 비대칭형 퓨즈(40)와 제4 비대칭형 퓨즈(60)가 절단되고, 나머지 종류의 테스트용 퓨즈(10, 20, 30, 50)는 절단되지 않는다. 또한, 2500 uA(b) 이상의 전류가 인가된 경우 6종류의 테스트용 퓨즈(10~60)는 모두 절단되었다.
따라서, 제2 비대칭형 퓨즈(40)와 제4 비대칭형 퓨즈(60)만이, 적정한 전류 범위(a 내지 b)에서 다른 종류의 테스트용 퓨즈(10, 20, 30, 50)와 차별화되는 절단 특성을 보임을 알 수 있다.
도 7 및 도 8에 도시된 것처럼, 테스트용 퓨즈(10~60)의 크기가 약 5.5인 경우와 약 7.3인 경우의 측정된 저항 수치를 보면, 인가되는 전류에 상관없이 6종류의 테스트용 퓨즈(10~60) 모두 유사한 절단 특성을 보임을 알 수 있다.
즉, 테스트용 퓨즈(10~60)의 크기가 일정 수치 보다 커지면, 퓨즈의 형태별 종류(도 1 참조)와 인가 전류의 종류에 따른 차별화가 성립되지 않는다.
이상의 해석 결과에 따르면, 크기와 형태가 개선됨으로써 퓨즈가 최소 전류에서 안정적인 절단 특성을 갖도록 하기 위해서는, 테스트용 퓨즈(10~60)의 크기가 일정 범위를 충족하여야 하고, 일정 범위의 전류가 인가되어야 함을 알 수 있다.
상기 일정 범위의 전류는 약 1500 uA(a) 내지 2500 uA(b) 사이의 전류이다.
이하, 도 9를 참조하여, 상기 퓨즈 크기의 일정 범위를 분석한다.
도 9에서, X축은 테스트용 퓨즈(10~60)의 크기(길이 대 폭의 비율)를 의미하고, Y축은 테스트 후 측정된 퓨즈의 저항 수치(Ω)를 의미한다.
도 6에서 해석된 것처럼, 약 1500 uA(a) 내지 2500 uA(b) 사이의 전류가 인가된 경우 그리고 3.7의 크기를 가지는 경우, 제2 비대칭형 퓨즈(40)와 제4 비대칭형 퓨즈(60)만이 절단 특성을 보인다. 이때, 퓨즈 크기에 따라 차별화되는 절단 특성은 도 9에 의하여 알 수 있다.
도 9를 참조하면, 상기 전류 범위 중 약 2000uA의 전류가 인가된 상태에서, 퓨즈의 크기가 약 3.7 내지 4.0인 경우, 제2 비대칭형 퓨즈(40)와 제4 비대칭형 퓨즈(60)만이 절단된다.
퓨즈의 크기가 3.7보다 작으면 6종류의 테스트용 퓨즈(10~60) 모두 절단되지 않고, 퓨즈의 크기가 4.0보다 크면 6종류의 테스트용 퓨즈(10~60) 모두 절단된다.
따라서, 상기 퓨즈 크기의 일정 범위는 약 3.7 내지 4.0로 정해질 수 있다.
도 10은 제1 대칭형 퓨즈(10)의 전류별 저항 수치를 측정한 그래프이고, 도 11은 제4 비대칭형 퓨즈(60)의 전류별 저항 수치를 측정한 그래프이다.
상기 도 10 및 도 11에서, 기호 "□"는 제1 대칭형 퓨즈(10)와 제4 비대칭형 퓨즈(60)의 크기가 3.7인 경우의 측정 수치를 표시한 것이고, 기호 "○", "△"는 각각, 크기가 5.5인 경우, 7.3인 경우의 제1 대칭형 퓨즈(10)와 제4 비대칭형 퓨즈(60)의 측정 수치를 표시한 것이다.
도 10을 참조하면, 약 1500 uA(a) 이하의 전류가 인가된 경우, 세가지 크기의 제1 대칭형 퓨즈(10)는 모두 절단되지 않는다. 또한, 2500 uA(b) 이상의 전류가 인가된 경우, 세가지 크기의 제1 대칭형 퓨즈(10) 모두 절단된다.
반면, 약 1500 uA(a) 내지 2500 uA(b) 사이의 전류가 인가된 경우, 3.7 크기의 제1 대칭형 퓨즈(10)는 절단되지 않는 반면, 5.5 크기와 7.3 크기의 제1 대칭형 퓨즈(10)는 절단된다.
이와 같이, 제1 대칭형 퓨즈(10)를 포함한 대칭형 퓨즈는 크기에 따라 안정적인 절단 특성을 보이지 않는다.
도 11을 참조하면, 약 1500 uA(a) 이하의 전류가 인가된 경우, 세가지 크기의 제4 비대칭형 퓨즈(60)는 모두 절단되지 않는다. 또한, 1500 uA(a) 이상의 전류가 인가된 경우, 세가지 크기의 제4 비대칭형 퓨즈(60) 모두 절단된다.
이와 같이, 제4 비대칭형 퓨즈(60)를 포함한 비대칭형 퓨즈는 크기에 상관없이 동일한 절단 특성을 보인다.
따라서, 비대칭형 퓨즈를 사용하면 크기에 따른 절단 특성이 동일하므로, 회로 설계의 유연성이 확보될 수 있다.
이상과 같은 테스트용 퓨즈의 분석에 따르면 다음과 같은 결론을 도출할 수 있다.
첫째, 반도체 소자용 퓨즈는 비대칭형인 경우 일관된 절단 특성을 가지며, 특히 컨택 패드의 크기 뿐만 아니라 형태가 상이한 경우, 즉 제2 비대칭형 퓨즈(40)와 제4 비대칭형 퓨즈(60)의 경우 절단 특성의 일관성이 향상된다.
둘째, 약 1500 um 내지 2500 um의 전류를 인가하는 경우에 한하여, 컨택 패드의 종류, 퓨즈 라인의 크기와 같은 기준에 따라 절단 특성이 우수한 퓨즈를 판별 할 수 있다.
셋재, 상기 전류 인가 범위에서, 3.7 내지 4.0의 크기를 가지는 제2 비대칭형 퓨즈(40)와 제4 비대칭형 퓨즈(60)만이 절단 특성을 갖는다.
상기의 결론에 따라, 실시예에 따른 반도체 소자용 퓨즈는, 길이 대 폭의 비율이 3.7 내지 4.0이고, 컨택 패드들의 형태와 크기가 상이하도록 제조되며, 1500 um 내지 2000 um의 전류가 인가되는 반도체 소자에 적용되는 경우 최적의 절단 특성을 가질 수 있다.
이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시예에 의하면, 최소 인가전류 기준과 최소 크기 기준을 동시에 충족하고, 일관된 절단 특성이 유지되는 반도체 소자용 퓨즈를 제작할 수 있는 효과가 있다.
실시예에 의하면, 반도체 소자의 설계 변경에 대한 유연성과 용이성을 확보할 수 있으며, 따라서 설계 시 소요되는 시간과 비용을 절감할 수 있는 효과가 있다.

Claims (8)

  1. 비대칭 구조를 이루는 다수의 컨택 패드; 및
    길이와 폭의 비율이 3.7 내지 4.0이고, 상기 컨택 패드들을 연결하며, 1500 uA 내지 2500 uA의 전류가 인가되는 경우 절단 특성을 가지는 퓨즈 라인을 포함하는 반도체 소자용 퓨즈.
  2. 제1항에 있어서,
    폴리실리콘 재질을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자용 퓨즈.
  3. 제1항에 있어서, 상기 컨택 패드는
    크기, 형태, 내부에 포함된 컨택의 개수 중 하나 이상의 요인에 의하여 비대칭 구조를 이루는 반도체 소자용 퓨즈.
  4. 제1항에 있어서, 상기 컨택 패드 중
    상기 퓨즈 라인에 연결되는 일측의 컨택 패드는 삼각 형태 또는 사각 형태를 이루고,
    상기 퓨즈 라인에 연결되는 타측의 컨택 패드는 삼각 형태 및 사각 형태가 결합된 다각형 형태를 이루는 반도체 소자용 퓨즈.
  5. 제1항에 있어서, 상기 컨택 패드는
    삼각 형태 또는 사각 형태를 이루는 반도체 소자용 퓨즈.
  6. 제1항에 있어서, 상기 컨택 패드는
    삼각 형태 및 사각 형태가 결합된 다각형 형태를 이루는 반도체 소자용 퓨즈.
  7. 제4항에 있어서, 상기 퓨즈 라인에 연결되는 타측의 컨택 패드는
    상기 퓨즈 라인과 연결되는 부분이 삼각 형태를 이루는 반도체 소자용 퓨즈.
  8. 삭제
KR1020070061964A 2007-06-25 2007-06-25 반도체 소자용 퓨즈 KR100856318B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070061964A KR100856318B1 (ko) 2007-06-25 2007-06-25 반도체 소자용 퓨즈
US12/142,913 US20080315354A1 (en) 2007-06-25 2008-06-20 Fuse for semiconductor device
CN2008101278146A CN101335259B (zh) 2007-06-25 2008-06-25 用于半导体器件的保险丝
TW097123814A TW200913205A (en) 2007-06-25 2008-06-25 Fuse for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070061964A KR100856318B1 (ko) 2007-06-25 2007-06-25 반도체 소자용 퓨즈

Publications (1)

Publication Number Publication Date
KR100856318B1 true KR100856318B1 (ko) 2008-09-03

Family

ID=40022341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070061964A KR100856318B1 (ko) 2007-06-25 2007-06-25 반도체 소자용 퓨즈

Country Status (4)

Country Link
US (1) US20080315354A1 (ko)
KR (1) KR100856318B1 (ko)
CN (1) CN101335259B (ko)
TW (1) TW200913205A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033191A (ja) * 2017-08-09 2019-02-28 富士電機株式会社 半導体装置
US10964708B2 (en) * 2018-06-26 2021-03-30 Micron Technology, Inc. Fuse-array element
KR102284263B1 (ko) 2019-10-29 2021-07-30 주식회사 키 파운드리 이-퓨즈 셀 및 이를 포함하는 비휘발성 메모리 장치
US11145379B2 (en) * 2019-10-29 2021-10-12 Key Foundry Co., Ltd. Electronic fuse cell array structure

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622892A (en) 1994-06-10 1997-04-22 International Business Machines Corporation Method of making a self cooling electrically programmable fuse
KR20010082656A (ko) * 2000-02-15 2001-08-30 추후제출 반도체 소자용 퓨즈 장치
JP2002299445A (ja) * 2001-04-04 2002-10-11 Seiko Epson Corp ヒューズ素子構造及びその製造方法
JP2002343223A (ja) * 2001-05-10 2002-11-29 Koa Corp ヒューズ素子
JP2003078013A (ja) * 2001-09-05 2003-03-14 Sony Corp 半導体装置
JP2003151425A (ja) * 2001-11-09 2003-05-23 Koa Corp チップ型電流ヒューズ及びその製造方法
JP2003264230A (ja) * 2002-03-11 2003-09-19 Ricoh Co Ltd 半導体装置及びその製造方法
KR20050022620A (ko) * 2003-08-29 2005-03-08 삼성전자주식회사 정교하게 절당 가능한 퓨즈 구조
KR20050063138A (ko) * 2003-12-22 2005-06-28 주식회사 하이닉스반도체 반도체장치의 퓨즈부
KR20050109585A (ko) * 2003-03-31 2005-11-21 소니 가부시끼 가이샤 반도체장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661330A (en) * 1995-03-14 1997-08-26 International Business Machines Corporation Fabrication, testing and repair of multichip semiconductor structures having connect assemblies with fuses
US6337507B1 (en) * 1995-09-29 2002-01-08 Intel Corporation Silicide agglomeration fuse device with notches to enhance programmability
US6277674B1 (en) * 1998-10-02 2001-08-21 Micron Technology, Inc. Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same
US6624499B2 (en) * 2002-02-28 2003-09-23 Infineon Technologies Ag System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient
US6661330B1 (en) * 2002-07-23 2003-12-09 Texas Instruments Incorporated Electrical fuse for semiconductor integrated circuits
US20050285222A1 (en) * 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
US7732898B2 (en) * 2007-02-02 2010-06-08 Infineon Technologies Ag Electrical fuse and associated methods

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622892A (en) 1994-06-10 1997-04-22 International Business Machines Corporation Method of making a self cooling electrically programmable fuse
KR20010082656A (ko) * 2000-02-15 2001-08-30 추후제출 반도체 소자용 퓨즈 장치
JP2002299445A (ja) * 2001-04-04 2002-10-11 Seiko Epson Corp ヒューズ素子構造及びその製造方法
JP2002343223A (ja) * 2001-05-10 2002-11-29 Koa Corp ヒューズ素子
JP2003078013A (ja) * 2001-09-05 2003-03-14 Sony Corp 半導体装置
JP2003151425A (ja) * 2001-11-09 2003-05-23 Koa Corp チップ型電流ヒューズ及びその製造方法
JP2003264230A (ja) * 2002-03-11 2003-09-19 Ricoh Co Ltd 半導体装置及びその製造方法
KR20050109585A (ko) * 2003-03-31 2005-11-21 소니 가부시끼 가이샤 반도체장치
KR20050022620A (ko) * 2003-08-29 2005-03-08 삼성전자주식회사 정교하게 절당 가능한 퓨즈 구조
KR20050063138A (ko) * 2003-12-22 2005-06-28 주식회사 하이닉스반도체 반도체장치의 퓨즈부

Also Published As

Publication number Publication date
CN101335259A (zh) 2008-12-31
TW200913205A (en) 2009-03-16
CN101335259B (zh) 2010-12-08
US20080315354A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
US9335365B2 (en) Split gate structure and method of using same
US6038168A (en) Hot-electron programmable latch for integrated circuit fuse applications and method of programming therefor
CN102117793B (zh) 电熔丝巨集
KR100856318B1 (ko) 반도체 소자용 퓨즈
DE102006017480A1 (de) Schaltungsanordnung mit einer nicht-flüchtigen Speicherzelle und Verfahren
JP3689154B2 (ja) 電子回路の製造方法、半導体材料ウエハー及び集積回路
JP4727796B2 (ja) 半導体集積回路
KR100904827B1 (ko) 퓨즈 테스트 장치
US8492798B1 (en) Electrical fuse with sacrificial contact
KR100673002B1 (ko) 트랜지스터의 누설전류 패스를 이용한 이-퓨즈 회로
US6949423B1 (en) MOSFET-fused nonvolatile read-only memory cell (MOFROM)
JP5476611B2 (ja) 半導体装置
US20060061378A1 (en) Semiconductor device with test circuit disconnected from power supply connection
JP2015225990A (ja) 半導体装置及びその評価方法
KR20160003454A (ko) 이-퓨즈 테스트 장치
US6593590B1 (en) Test structure apparatus for measuring standby current in flash memory devices
JP5418147B2 (ja) 素子制御回路、スイッチング素子及び素子制御方法
KR100821834B1 (ko) 폴리 퓨즈를 구비한 테스트 패턴
TWI799041B (zh) 在具有熔絲元件之半導體晶圓上的基準測試裝置及其操作方法
KR100953349B1 (ko) 퓨즈 테스트를 위한 반도체 소자
CN204271042U (zh) 一种电熔丝测试结构
US11876044B2 (en) Method for activating backup unit through fuse element
KR101017775B1 (ko) 병렬 연결 안티퓨즈
KR100824879B1 (ko) 퓨즈를 가지는 반도체 소자
US11521695B1 (en) Digital bit generators for trim circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee